JPH0865262A - 無瞬断切替方式 - Google Patents
無瞬断切替方式Info
- Publication number
- JPH0865262A JPH0865262A JP6201676A JP20167694A JPH0865262A JP H0865262 A JPH0865262 A JP H0865262A JP 6201676 A JP6201676 A JP 6201676A JP 20167694 A JP20167694 A JP 20167694A JP H0865262 A JPH0865262 A JP H0865262A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission line
- pointer
- transmission
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 Ｎ：１冗長構成をとるＳＤＨ伝送方式におい
て伝送路切替実行時に信号の瞬断を防ぐこと。 【構成】 送信側では、伝送路切替選択回路１によりＮ
本の回線のうち１本を選択して予備伝送路に送出する。
受信側では、現用伝送路にそれぞれ、固定遅延を与える
ための遅延回路２−１〜２−３とＡＵポインタの付替に
より各伝送路のＳＴＭフレ−ム位相を同一にするＡＵポ
インタ付替回路３−１〜３−３と予備伝送路と現用伝送
路とを切り替える伝送路切替回路６−１〜６−３とを設
けている。選択回路４により送信側で現在予備伝送路に
信号を載せている伝送路のＡＵポインタの値が選択さ
れ、遅延調整回路５に入力される。該遅延調整回路は、
前記ＡＵポインタ付替回路の出力であるＳＴＭフレ−ム
位相と同一のフレ−ム位相を持ち、かつ前記選択回路に
よって選択されたＡＵポインタの値と同一のＡＵポイン
タ値となるように信号の出力位相を調整する。
て伝送路切替実行時に信号の瞬断を防ぐこと。 【構成】 送信側では、伝送路切替選択回路１によりＮ
本の回線のうち１本を選択して予備伝送路に送出する。
受信側では、現用伝送路にそれぞれ、固定遅延を与える
ための遅延回路２−１〜２−３とＡＵポインタの付替に
より各伝送路のＳＴＭフレ−ム位相を同一にするＡＵポ
インタ付替回路３−１〜３−３と予備伝送路と現用伝送
路とを切り替える伝送路切替回路６−１〜６−３とを設
けている。選択回路４により送信側で現在予備伝送路に
信号を載せている伝送路のＡＵポインタの値が選択さ
れ、遅延調整回路５に入力される。該遅延調整回路は、
前記ＡＵポインタ付替回路の出力であるＳＴＭフレ−ム
位相と同一のフレ−ム位相を持ち、かつ前記選択回路に
よって選択されたＡＵポインタの値と同一のＡＵポイン
タ値となるように信号の出力位相を調整する。
Description
【０００１】
【産業上の利用分野】本発明はＮＮＩ（同期インタフェ
ース）で規定された信号を伝送するＳＤＨ伝送システム
の冗長系切替方式に関し、特にＮ：１の冗長系を構成す
る伝送システムの無瞬断切替方式に関する。
ース）で規定された信号を伝送するＳＤＨ伝送システム
の冗長系切替方式に関し、特にＮ：１の冗長系を構成す
る伝送システムの無瞬断切替方式に関する。
【０００２】
【従来の技術】従来のＮ：１伝送路における伝送路切替
方式の一例を図２に示す。図２は現用伝送路３本に対し
て予備伝送路１本を有する３：１伝送路冗長構成をとる
場合を示している。送信側では、伝送路切替選択回路１
１により３本の現用伝送路のうちのどれを予備伝送路へ
載せるかの選択を行う。現用伝送路と予備伝送路とでは
遅延時間が同一であることはないので、受信側では伝送
路切替実行に伴い、後段装置でフレ−ム位相のジャンプ
が発生しないように、切替前にフレ−ム位相を揃える必
要がある。
方式の一例を図２に示す。図２は現用伝送路３本に対し
て予備伝送路１本を有する３：１伝送路冗長構成をとる
場合を示している。送信側では、伝送路切替選択回路１
１により３本の現用伝送路のうちのどれを予備伝送路へ
載せるかの選択を行う。現用伝送路と予備伝送路とでは
遅延時間が同一であることはないので、受信側では伝送
路切替実行に伴い、後段装置でフレ−ム位相のジャンプ
が発生しないように、切替前にフレ−ム位相を揃える必
要がある。
【０００３】ＳＤＨ伝送方式では、ＳＴＭのフレ−ム位
相に対して内部のペイロード位相は固定されておらず、
ＡＵポインタを用いてＳＴＭフレ−ムとペイロード先頭
との相対的な位置関係を指示する方式をとっている。Ｓ
ＴＭフレ−ム位相合わせは、ＡＵポインタ値を変更して
ＳＴＭフレ−ム位相を変更することにより行っている。
受信側では、現用伝送路３本及び予備伝送路に個別にＡ
Ｕポインタ付替回路１２−１〜１２−４を有すると共
に、現用伝送路３本にそれぞれ伝送路切替回路１３−１
〜１３−３を有し、これらのＡＵポインタ付替回路１２
−１〜１２−４によりＮ＋１本のすべての伝送路のＳＴ
Ｍフレ−ム位相を同一位相に合わせている。伝送路切替
を行う時は、伝送路切替回路１３−１〜１３−３により
送信側で予備伝送路に載せた回線を元の回線出力先に接
続して切替を実行している。
相に対して内部のペイロード位相は固定されておらず、
ＡＵポインタを用いてＳＴＭフレ−ムとペイロード先頭
との相対的な位置関係を指示する方式をとっている。Ｓ
ＴＭフレ−ム位相合わせは、ＡＵポインタ値を変更して
ＳＴＭフレ−ム位相を変更することにより行っている。
受信側では、現用伝送路３本及び予備伝送路に個別にＡ
Ｕポインタ付替回路１２−１〜１２−４を有すると共
に、現用伝送路３本にそれぞれ伝送路切替回路１３−１
〜１３−３を有し、これらのＡＵポインタ付替回路１２
−１〜１２−４によりＮ＋１本のすべての伝送路のＳＴ
Ｍフレ−ム位相を同一位相に合わせている。伝送路切替
を行う時は、伝送路切替回路１３−１〜１３−３により
送信側で予備伝送路に載せた回線を元の回線出力先に接
続して切替を実行している。
【０００４】図３にＡＵポインタ付替の原理図を示す。
図３（ａ）は送信信号を示し、この信号は伝送路を経て
受信側で図３（ｂ）に示すような予備伝送路信号、現用
伝送路信号となる。現用伝送路と予備伝送路とでは遅延
時間が異なるので、ＳＴＭフレ−ム先頭とペイロード先
頭の位置が異なっている。ＡＵポインタ付替回路の出力
信号は図３（ｃ）に示すようになり、ＳＴＭフレ−ム先
頭が揃えられる。
図３（ａ）は送信信号を示し、この信号は伝送路を経て
受信側で図３（ｂ）に示すような予備伝送路信号、現用
伝送路信号となる。現用伝送路と予備伝送路とでは遅延
時間が異なるので、ＳＴＭフレ−ム先頭とペイロード先
頭の位置が異なっている。ＡＵポインタ付替回路の出力
信号は図３（ｃ）に示すようになり、ＳＴＭフレ−ム先
頭が揃えられる。
【０００５】
【発明が解決しようとする課題】この従来の伝送路切替
方式では、伝送路切替回路の入力部で現用伝送路から受
信した信号と予備伝送路から受信した信号との間でＳＴ
Ｍフレ−ムの位相がそろえられている。そして、伝送路
切替回路の出力は切替前と切替後でフレ−ム位相が変化
することはないため、後段の装置でフレ−ム同期がはず
れることはない。しかし、ＳＴＭフレ−ム位相を合わせ
るためにＡＵポインタ値を変更しているので、図３
（ｃ）に示すように、ペイロード位相は時間Ｔａだけず
れている。このため、伝送路切替前に後段の装置でペイ
ロ−ド信号に瞬断が発生するという問題点があった。
方式では、伝送路切替回路の入力部で現用伝送路から受
信した信号と予備伝送路から受信した信号との間でＳＴ
Ｍフレ−ムの位相がそろえられている。そして、伝送路
切替回路の出力は切替前と切替後でフレ−ム位相が変化
することはないため、後段の装置でフレ−ム同期がはず
れることはない。しかし、ＳＴＭフレ−ム位相を合わせ
るためにＡＵポインタ値を変更しているので、図３
（ｃ）に示すように、ペイロード位相は時間Ｔａだけず
れている。このため、伝送路切替前に後段の装置でペイ
ロ−ド信号に瞬断が発生するという問題点があった。
【０００６】このような問題点に鑑み、本発明は、Ｎ：
１冗長構成をとるＳＤＨ伝送方式において伝送路切替実
行時に信号の瞬断を防ぐことを課題とする。
１冗長構成をとるＳＤＨ伝送方式において伝送路切替実
行時に信号の瞬断を防ぐことを課題とする。
【０００７】
【課題を解決するための手段】本発明による無瞬断切替
方式は、ＮＮＩで規定された同期信号の伝送を行い、現
用伝送路Ｎ本に対して予備伝送路１本を持つＮ：１の伝
送路冗長構成をとるＳＤＨ伝送システムにおいて、送信
側には、Ｎ本の回線のうち１本を選択して予備伝送路に
送出する伝送路切替選択回路を設け、Ｎ本の現用伝送路
の受信側にはそれぞれ、固定遅延を与える遅延回路とＡ
Ｕポインタの付替により各伝送路のＳＴＭフレ−ム位相
を同一にするＡＵポインタ付替回路と予備伝送路と現用
伝送路とを切り替える伝送路切替回路とを設け、前記Ｎ
本の現用伝送路の受信側に共通に、前記ＡＵポインタ付
替回路によって設定されたポインタ値情報Ｎ本の内の１
本を選択する選択回路を設け、予備伝送路の受信側に
は、前記ＡＵポインタ付替回路の出力ＳＴＭフレ−ム位
相と同一のフレ−ム位相を持ち、かつ前記選択回路によ
って選択されたＡＵポインタの値と同一のＡＵポインタ
値となるように信号の出力位相を調整する遅延調整回路
を設けたことを特徴とする。
方式は、ＮＮＩで規定された同期信号の伝送を行い、現
用伝送路Ｎ本に対して予備伝送路１本を持つＮ：１の伝
送路冗長構成をとるＳＤＨ伝送システムにおいて、送信
側には、Ｎ本の回線のうち１本を選択して予備伝送路に
送出する伝送路切替選択回路を設け、Ｎ本の現用伝送路
の受信側にはそれぞれ、固定遅延を与える遅延回路とＡ
Ｕポインタの付替により各伝送路のＳＴＭフレ−ム位相
を同一にするＡＵポインタ付替回路と予備伝送路と現用
伝送路とを切り替える伝送路切替回路とを設け、前記Ｎ
本の現用伝送路の受信側に共通に、前記ＡＵポインタ付
替回路によって設定されたポインタ値情報Ｎ本の内の１
本を選択する選択回路を設け、予備伝送路の受信側に
は、前記ＡＵポインタ付替回路の出力ＳＴＭフレ−ム位
相と同一のフレ−ム位相を持ち、かつ前記選択回路によ
って選択されたＡＵポインタの値と同一のＡＵポインタ
値となるように信号の出力位相を調整する遅延調整回路
を設けたことを特徴とする。
【０００８】本発明によればまた、前記遅延調整回路
が、前記ＡＵポインタ付替回路に遅延時間調整用のバッ
ファメモリを付加したものであることを特徴とする無瞬
断切替方式が得られる。
が、前記ＡＵポインタ付替回路に遅延時間調整用のバッ
ファメモリを付加したものであることを特徴とする無瞬
断切替方式が得られる。
【０００９】なお、前記遅延回路による遅延量は、前記
現用伝送路を経由して送信側の入力から受信側の前記Ａ
Ｕポインタ付替回路の入力部までに至る信号の遅延時間
が、前記予備伝送路を経由した場合の送信側の入力から
受信側の前記遅延時間調整回路の入力部までの遅延時間
よりも長くなるように設定される。
現用伝送路を経由して送信側の入力から受信側の前記Ａ
Ｕポインタ付替回路の入力部までに至る信号の遅延時間
が、前記予備伝送路を経由した場合の送信側の入力から
受信側の前記遅延時間調整回路の入力部までの遅延時間
よりも長くなるように設定される。
【００１０】
【作用】現用伝送路には、遅延回路により固定遅延が与
えられる。各遅延回路の出力は、ＡＵポインタ付替回路
によってＳＴＭフレーム位相を等しく合わされる。そし
て、選択回路により、送信側で現在予備伝送路に信号を
載せている伝送路のＡＵポインタの値が選択され、遅延
調整回路に入力される。遅延調整回路は、受信した信号
をバッファメモリに書き込むと共に、ＡＵポインタから
ペイロードの先頭を知り、その書き込み先のメモリアド
レスを記憶する。また、選択回路から入力されたＡＵポ
インタの値と記憶したメモリアドレスとの比較を行い、
バッファメモリからの読み出しアドレスのタイミングを
制御して同一のポインタ値で出力させる。これにより、
伝送路切替回路の入力部でのペイロードの位相は同一と
なる。
えられる。各遅延回路の出力は、ＡＵポインタ付替回路
によってＳＴＭフレーム位相を等しく合わされる。そし
て、選択回路により、送信側で現在予備伝送路に信号を
載せている伝送路のＡＵポインタの値が選択され、遅延
調整回路に入力される。遅延調整回路は、受信した信号
をバッファメモリに書き込むと共に、ＡＵポインタから
ペイロードの先頭を知り、その書き込み先のメモリアド
レスを記憶する。また、選択回路から入力されたＡＵポ
インタの値と記憶したメモリアドレスとの比較を行い、
バッファメモリからの読み出しアドレスのタイミングを
制御して同一のポインタ値で出力させる。これにより、
伝送路切替回路の入力部でのペイロードの位相は同一と
なる。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。ここ
では、現用伝送路３本（Ｎ＝３）に対して予備伝送路１
本を有する３：１伝送路冗長構成をとっている。送信側
では、伝送路切替選択回路１により３本の現用伝送路の
うちのどれを予備伝送路へ載せるかの選択を行う。
る。図１は本発明の一実施例のブロック図である。ここ
では、現用伝送路３本（Ｎ＝３）に対して予備伝送路１
本を有する３：１伝送路冗長構成をとっている。送信側
では、伝送路切替選択回路１により３本の現用伝送路の
うちのどれを予備伝送路へ載せるかの選択を行う。
【００１２】受信側では、現用伝送路３本にはそれぞ
れ、固定遅延をあたえるための遅延回路２−１〜２−
３、ＡＵポインタ付替回路３−１〜３−３、伝送路切替
回路６−１〜６−３が設けられている。また、３本の現
用伝送路の受信側に共通に、ＡＵポインタ付替回路３−
１〜３−３によって設定されたポインタ値情報３本の内
の１本を選択する選択回路４を設けている。更に、予備
伝送路の受信側には、ＡＵポインタ付替回路の出力ＳＴ
Ｍフレ−ム位相と同一のフレ−ム位相を持ち、かつ選択
回路４によって選択されたＡＵポインタの値と同一のＡ
Ｕポインタ値となるように信号の出力位相を調整する遅
延調整回路５を設けている。
れ、固定遅延をあたえるための遅延回路２−１〜２−
３、ＡＵポインタ付替回路３−１〜３−３、伝送路切替
回路６−１〜６−３が設けられている。また、３本の現
用伝送路の受信側に共通に、ＡＵポインタ付替回路３−
１〜３−３によって設定されたポインタ値情報３本の内
の１本を選択する選択回路４を設けている。更に、予備
伝送路の受信側には、ＡＵポインタ付替回路の出力ＳＴ
Ｍフレ−ム位相と同一のフレ−ム位相を持ち、かつ選択
回路４によって選択されたＡＵポインタの値と同一のＡ
Ｕポインタ値となるように信号の出力位相を調整する遅
延調整回路５を設けている。
【００１３】遅延回路２−１〜２−３の遅延量は次のよ
うにして設定される。すなわち、現用伝送路を経由して
送信側の入力から受信側のＡＵポインタ付替回路３−１
〜３−３の入力部までに至る信号の遅延時間が、予備伝
送路を経由した場合の送信側の入力から受信側の遅延時
間調整回路５の入力部までの遅延時間よりも長くなるよ
うに、あらかじめ伝送路遅延を測定したうえで設定され
る。
うにして設定される。すなわち、現用伝送路を経由して
送信側の入力から受信側のＡＵポインタ付替回路３−１
〜３−３の入力部までに至る信号の遅延時間が、予備伝
送路を経由した場合の送信側の入力から受信側の遅延時
間調整回路５の入力部までの遅延時間よりも長くなるよ
うに、あらかじめ伝送路遅延を測定したうえで設定され
る。
【００１４】このように、遅延回路２−１〜２−３によ
ってあらかじめ現用伝送路の信号を遅らせておくことに
より、後述する予備伝送路の遅延調整回路５と合わせ
て、送信側の入力から受信側の伝送路切替回路６−１〜
６−３の入力部までの現用伝送路を通った信号の遅延時
間と予備伝送路を通った信号の遅延時間とを等しくし
て、両者の信号の位相を同一にすることができる。遅延
回路２−１〜２−３によって固定遅延を与えられた信号
は、次に、ＡＵポインタ付替回路３−１〜３−３によっ
てＳＴＭフレ−ム位相を等しく合わせられる。
ってあらかじめ現用伝送路の信号を遅らせておくことに
より、後述する予備伝送路の遅延調整回路５と合わせ
て、送信側の入力から受信側の伝送路切替回路６−１〜
６−３の入力部までの現用伝送路を通った信号の遅延時
間と予備伝送路を通った信号の遅延時間とを等しくし
て、両者の信号の位相を同一にすることができる。遅延
回路２−１〜２−３によって固定遅延を与えられた信号
は、次に、ＡＵポインタ付替回路３−１〜３−３によっ
てＳＴＭフレ−ム位相を等しく合わせられる。
【００１５】なお、この時点ではペイロ−ドの位相は合
っていない。しかしながら、ＳＴＭフレ−ム内のペイロ
−ドの位相は、ＡＵポインタにより指示されているの
で、選択回路４によりＡＵポインタの値から送信側で現
在予備伝送路に信号を載せている伝送路のＡＵポインタ
の値が選択され、遅延調整回路５へ入力される。
っていない。しかしながら、ＳＴＭフレ−ム内のペイロ
−ドの位相は、ＡＵポインタにより指示されているの
で、選択回路４によりＡＵポインタの値から送信側で現
在予備伝送路に信号を載せている伝送路のＡＵポインタ
の値が選択され、遅延調整回路５へ入力される。
【００１６】遅延調整回路５は、図示のＡＵポインタ付
替回路に遅延時間調整用のバッファメモリを付加したも
のである。遅延調整回路５は、予備伝送路から受信した
信号をバッファメモリに書き込むと共に、受信したＡＵ
ポインタからペイロードの先端を知り、その書き込み先
のメモリアドレスを記憶する。また、選択回路４から入
力されたＡＵポインタ値と前記メモリアドレスとを比較
してメモリからの読み出しアドレスのタイミングを制御
して同一のポインタ値で出力させる。
替回路に遅延時間調整用のバッファメモリを付加したも
のである。遅延調整回路５は、予備伝送路から受信した
信号をバッファメモリに書き込むと共に、受信したＡＵ
ポインタからペイロードの先端を知り、その書き込み先
のメモリアドレスを記憶する。また、選択回路４から入
力されたＡＵポインタ値と前記メモリアドレスとを比較
してメモリからの読み出しアドレスのタイミングを制御
して同一のポインタ値で出力させる。
【００１７】これにより、現用伝送路を通った信号も予
備伝送路を通った信号も同一のＳＴＭフレ−ム位相、同
一のＡＵポインタを持つことになり、伝送路切替回路６
−１〜６−３の入力部でのペイロードの位相は同一とな
るので、切替を無瞬断で実行できる。
備伝送路を通った信号も同一のＳＴＭフレ−ム位相、同
一のＡＵポインタを持つことになり、伝送路切替回路６
−１〜６−３の入力部でのペイロードの位相は同一とな
るので、切替を無瞬断で実行できる。
【００１８】
【発明の効果】以上説明したように、本発明ではＮＮＩ
で規定された信号を伝送するＳＤＨ伝送システムの中の
Ｎ：１の冗長系を構成する伝送システムにおいて、予備
伝送路を通った信号と現用伝送路を通った信号とでＳＴ
Ｍフレ−ム位相、ＡＵポインタ値の両者を同一になるよ
うに制御できるようにしたことにより、無瞬断で伝送切
替を実施できる。
で規定された信号を伝送するＳＤＨ伝送システムの中の
Ｎ：１の冗長系を構成する伝送システムにおいて、予備
伝送路を通った信号と現用伝送路を通った信号とでＳＴ
Ｍフレ−ム位相、ＡＵポインタ値の両者を同一になるよ
うに制御できるようにしたことにより、無瞬断で伝送切
替を実施できる。
【図１】本発明の一実施例のブロック図である。
【図２】従来例のブロック図である。
【図３】ＡＵポインタ付替の原理を説明するための信号
のタイムチャート図である。
のタイムチャート図である。
１、１１ 伝送路切替選択回路 ２−１〜２−３ 遅延回路 ３−１〜３−３、１２−１〜１２−４ ＡＵポインタ
付替回路 ４ 選択回路 ５ 遅延調整回路 ６−１〜６−３、１３−１〜１３−３ 伝送路切替回
路
付替回路 ４ 選択回路 ５ 遅延調整回路 ６−１〜６−３、１３−１〜１３−３ 伝送路切替回
路
Claims (3)
- 【請求項１】 ＮＮＩで規定された同期信号の伝送を行
い、現用伝送路Ｎ本に対して予備伝送路１本を持つＮ：
１の伝送路冗長構成をとるＳＤＨ伝送システムにおい
て、 送信側には、Ｎ本の回線のうち１本を選択して予備伝送
路に送出する伝送路切替選択回路を設け、 Ｎ本の現用伝送路の受信側にはそれぞれ、固定遅延を与
える遅延回路とＡＵポインタの付替により各伝送路のＳ
ＴＭフレ−ム位相を同一にするＡＵポインタ付替回路と
予備伝送路と現用伝送路とを切り替える伝送路切替回路
とを設け、 前記Ｎ本の現用伝送路の受信側に共通に、前記ＡＵポイ
ンタ付替回路によって設定されたポインタ値情報Ｎ本の
内の１本を選択する選択回路を設け、 予備伝送路の受信側には、前記ＡＵポインタ付替回路の
出力ＳＴＭフレ−ム位相と同一のフレ−ム位相を持ち、
かつ前記選択回路によって選択されたＡＵポインタの値
と同一のＡＵポインタ値となるように信号の出力位相を
調整する遅延調整回路を設けたことを特徴とする無瞬断
切替方式。 - 【請求項２】 請求項１記載の無瞬断切替方式におい
て、前記遅延調整回路は、前記ＡＵポインタ付替回路に
遅延時間調整用のバッファメモリを付加したものである
ことを特徴とする無瞬断切替方式。 - 【請求項３】 請求項１あるいは２記載の無瞬断切替方
式において、前記遅延回路による遅延量は、前記現用伝
送路を経由して送信側の入力から受信側の前記ＡＵポイ
ンタ付替回路の入力部までに至る信号の遅延時間が、前
記予備伝送路を経由した場合の送信側の入力から受信側
の前記遅延時間調整回路の入力部までの遅延時間よりも
長くなるように設定されることを特徴とする無瞬断切替
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6201676A JP2669355B2 (ja) | 1994-08-26 | 1994-08-26 | 無瞬断切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6201676A JP2669355B2 (ja) | 1994-08-26 | 1994-08-26 | 無瞬断切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865262A true JPH0865262A (ja) | 1996-03-08 |
| JP2669355B2 JP2669355B2 (ja) | 1997-10-27 |
Family
ID=16445058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6201676A Expired - Lifetime JP2669355B2 (ja) | 1994-08-26 | 1994-08-26 | 無瞬断切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2669355B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917584B2 (en) | 2000-09-22 | 2005-07-12 | Fujitsu Limited | Channel reassignment method and circuit for implementing the same |
| JP2009267953A (ja) * | 2008-04-28 | 2009-11-12 | Oki Electric Ind Co Ltd | 冗長切替制御システム、方法及びプログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264426A (ja) * | 1988-04-15 | 1989-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 伝送路切替方式 |
| JPH05336085A (ja) * | 1992-05-28 | 1993-12-17 | Nec Corp | 伝送路無瞬断切替方式 |
-
1994
- 1994-08-26 JP JP6201676A patent/JP2669355B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264426A (ja) * | 1988-04-15 | 1989-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 伝送路切替方式 |
| JPH05336085A (ja) * | 1992-05-28 | 1993-12-17 | Nec Corp | 伝送路無瞬断切替方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917584B2 (en) | 2000-09-22 | 2005-07-12 | Fujitsu Limited | Channel reassignment method and circuit for implementing the same |
| JP2009267953A (ja) * | 2008-04-28 | 2009-11-12 | Oki Electric Ind Co Ltd | 冗長切替制御システム、方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2669355B2 (ja) | 1997-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61111037A (ja) | 回線切替方式 | |
| JP2669355B2 (ja) | 無瞬断切替方式 | |
| JPH0548560A (ja) | Ｐｃｍ伝送路におけるデータのフレーム遅延補正方式 | |
| JP2581449B2 (ja) | 無瞬断切替方式 | |
| JPH03117047A (ja) | 遅延調整回路 | |
| JP2746203B2 (ja) | 伝送路無瞬断切替システムおよび方法 | |
| JP2894435B2 (ja) | 無瞬断切替システムの位相調整回路 | |
| JP2000341254A (ja) | パス間位相調整を用いた１対ｎ無瞬断切り替え方式 | |
| JP2658658B2 (ja) | キャリア間遅延差調整器 | |
| JP2722903B2 (ja) | 同期網無線電送システム | |
| JP2671824B2 (ja) | 遅延調整装置 | |
| JP4673697B2 (ja) | デジタル遅延バッファ及びこれに関連する方法 | |
| JP2002300090A (ja) | Ｎ：１冗長構成における無瞬断切替システム | |
| JP2765394B2 (ja) | 伝送路無瞬断切替方式 | |
| JPH0393331A (ja) | 多入力信号のフレーム位相合わせ方式 | |
| JP2507978B2 (ja) | 回線切替装置 | |
| JP3196891B2 (ja) | フレーム位相同期／ビット位相同期回路 | |
| JPH10154972A (ja) | 無瞬断切替方式 | |
| JP2997575B2 (ja) | 回線設定回路 | |
| JPH04304725A (ja) | 伝送路切替方式 | |
| JPH04243335A (ja) | 無瞬断回線切替回路 | |
| JP2730405B2 (ja) | 同期切替方式 | |
| JPH0442625A (ja) | 光端局装置 | |
| JPH05136765A (ja) | 受信部切替方式 | |
| JPH05176017A (ja) | デジタル伝送システムにおける冗長系切り換え方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970603 |