JPH0865292A

JPH0865292A - 信号処理装置

Info

Publication number: JPH0865292A
Application number: JP6192986A
Authority: JP
Inventors: Mochinori Gengindani; 以昇現銀谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-08-17
Filing date: 1994-08-17
Publication date: 1996-03-08

Abstract

(57)【要約】【目的】安定した制御符号の積分判定結果が取り出せ
るようにする。【構成】タイミング発生回路７において、１８フレー
ム毎に、積分判定回路８にクリアパルスを出力し、更新
回路９に更新パルスを出力する。積分判定回路８は、直
前のクリアパルスから次のクリアパルスが入力されるま
での１８フレームの間の制御符号を積分判定し、その判
定結果を更新回路９に出力する。更新回路９は、この制
御符号を、更新パルスのタイミングにおいて更新する。
同期パルス検出保護回路１０は、マスタフレーム識別信
号を検出し、マスタフレーム同期状態にあるか否かを検
出する。マスタフレーム同期状態にあるとき、マスタフ
レーム同期フラグを低レベルにし、更新回路９に出力す
る。内部マスタフレーム発生回路２１は、同期パルス検
出保護回路１０よりマスタフレーム識別信号の検出パル
スが入力されると、これに同期して、マスタフレームパ
ルスを発生し、更新回路９に出力する。更新回路９は、
マスタフレームパルスに同期して、積分判定回路８の出
力をさらに更新し、後段の回路に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば衛星放送（Ｂ
Ｓ放送）受信機のＰＣＭデコーダに用いて好適な信号処
理装置に関し、特に安定した制御符号の積分判定結果を
取り出すことが可能な信号処理装置に関するものであ
る。

【０００２】

【従来の技術】衛星放送（ＢＳ放送）における音声デー
タの送信フォーマットは、図１０に示すように、Ａモー
ド及びＢモードの種類を有しているが、いずれも音声信
号のデータ列は、２０４８ビットからなるフレームを単
位として伝送される。この１フレームの周期は１ｍｓで
あり、従って、１秒間に１０００フレームが送信される
ことになる。

【０００３】図１０のフレームの先頭に配置されている
フレーム同期符号は、受信機側でフレームの始まりを検
出するための信号で、図に示すように、１６ビットの特
定なパターンになされている。また、フレーム同期符号
に続く制御符号は、同じく１６ビットにより構成されて
おり、ＡモードとＢモードを識別するための音声モード
識別信号の他、図１０に示すような信号を含んでいる。
この制御符号の中の第１４番目の符号（ｂ１４）は、マ
スタフレーム識別信号とされ、３６フレーム（３６ｍ
ｓ）に１回の割合で、論理１とされる。

【０００４】一般に、この制御符号は、受信側の復調器
で、Ｎフレーム（Ｎは整数）の期間積分することによ
り、低Ｃ／Ｎの時にも安定した正しい制御符号を得るこ
とを可能としている。そして、その結果を基に、受信側
の内部動作を決定させる。

【０００５】図１１は、衛星放送受信機に搭載されるＰ
ＣＭデコーダ部の例をブロック図により示したものであ
る。図１１において、ＱＰＳＫ復調された音声ビットス
トリーム（音声データ列）は、フレーム同期検出部１に
供給される。このフレーム同期検出部１は、音声データ
列から、図１０に示した１６ビットのフレーム同期信号
を検出し、フレーム同期を判定する。フレーム同期検出
部１は、フレーム同期が検出されると、フレーム同期フ
ラグを低レベルにし、制御符号積分判定部３とマスタフ
レーム同期検出部４に、それぞれ供給する。

【０００６】一方、メインタイミング発生部２は、入力
された音声ビットストリームから、各種のタイミング信
号を発生し、制御符号積分判定部３、マスタフレーム同
期検出部４、および信号処理部５に出力している。

【０００７】図１２は、制御符号積分判定部３およびマ
スタフレーム同期検出部４の構成をブロック図により示
したものである。制御符号積分判定部３は、タイミング
発生回路７、積分判定回路８、および更新回路９から構
成されており、また、マスタフレーム同期検出部４は、
同期パルス検出保護回路１０から構成されている。

【０００８】タイミング発生回路７は、フレーム同期検
出部１より低レベルのフレーム同期フラグが入力されて
いるとき、即ち、フレーム同期がとれているとき、メイ
ンタイミング発生部２より供給される制御符号のゲート
パルスをカウントし、その値が所定の値（例えば１８）
になったとき、積分判定回路８にクリアパルスを出力す
る。また、若干遅れて、更新回路９に更新パルスを出力
する。

【０００９】積分判定回路８は、入力される音声ビット
ストリームから、図１０に示した１６ビットの制御符号
を抽出し、タイミング発生回路７よりクリアパルスが入
力された後、次のクリアパルスが入力されるまでの期
間、制御符号を積分する。即ち、この例の場合、１８フ
レーム分の制御符号を積分する。

【００１０】ここにおける積分とは、１６ビットの制御
符号の対応するビットを加算することを意味する。制御
符号は、マスタフレーム、即ち、３６フレームを最小単
位として、その内容が変更される。換言すれば、少なく
とも１マスタフレームの期間、各フレームの制御符号は
同一の制御符号となっている。

【００１１】例えば、制御符号の所定のビットが論理１
である場合、そのビットの１８フレームの加算値は、ノ
イズが発生していない場合においては、１８となる。ま
た、その論理が０であるビットの１８フレームの加算値
は、０となるはずである。

【００１２】これに対して、ノイズが発生した場合にお
いては、論理１のビットの１８フレームの加算値は、１
８より小さい所定の値となり、論理０のビットの１８フ
レームの加算値は、０より大きい値となる。しかしなが
ら、ノイズによりその論理が反転する回数は、比較的小
さいのが通常であるから、所定の閾値を設定し、その閾
値を基準として、そのビットの論理を判定するのであ
る。

【００１３】例えば、１８フレーム分のデータのうち、
３フレーム分までのデータに誤りが発生したとしても、
これを許容するようにする場合、加算値が１６以上のビ
ットは論理１と判定し、加算値が３以下の値であるビッ
トは論理０と判定する。このような判定を、１６ビット
の全てについてそれぞれ行い、多数決の原理に従って、
１６ビットの各ビットの論理を判定し、判定した結果得
られた１６ビットの制御符号を、正しい制御符号として
更新回路９に出力する。

【００１４】積分判定回路８は、タイミング発生回路７
よりクリアパルスが入力される度に、それまでの１８フ
レーム分の制御符号の判定結果を更新回路９に出力する
とともに、それまでの加算値をクリアし、次の１８フレ
ーム分の制御符号の積分処理を開始する。積分判定回路
８が、積分判定された制御符号を更新回路９に出力する
直後に、更新回路９には、タイミング発生回路７より更
新パルスが入力される。更新回路９は、この更新パルス
が入力されたタイミングにおいて、積分判定回路８より
供給された制御符号を更新する。

【００１５】一方、マスタフレーム同期検出部４の同期
パルス検出保護回路１０は、メインタイミング発生部２
より供給されるマスタフレーム識別信号のゲートパルス
を基準として、音声ビットストリームからマスタフレー
ム識別信号（図１０に示した１６ビットの制御符号のう
ちの第１４ビットの信号）を検出する。

【００１６】上述したように、このマスタフレーム識別
信号は、１６フレーム毎に、その論理が０から１に変更
される。同期パルス検出保護回路１０は、フレーム同期
検出部１が出力するフレーム同期フラグが低レベルであ
る場合において、即ち、フレーム同期が確保された状態
において、メインタイミング発生部２より、マスタフレ
ーム識別信号のゲートパルスの供給を受け、このゲート
パルスを基準として、音声データ列から論理１のマスタ
フレーム識別信号を検出する。

【００１７】そして、論理１のマスタフレーム識別信号
を検出したとき、その検出パルスをリセットパルスとし
て、タイミング発生回路７に出力する。タイミング発生
回路７は、同期パルス検出保護回路１０よりリセットパ
ルスの入力を受けたとき、内蔵するカウンタをリセット
する。そして、そのときから、１８フレーム分の制御符
号のゲートパルスのカウントを開始する。これにより、
タイミング発生回路７が出力するクリアパルスと更新パ
ルスが、音声データ列のマスタフレームに同期すること
になる。従って、更新回路９が出力する積分判定後の制
御符号は、音声データ列のマスタフレームに同期した信
号となる。

【００１８】制御符号積分判定部３より出力された積分
判定後の制御符号は、デスクランブル、デインタリー
ブ、ＢＣＨ訂正、レンジビット訂正、データ圧伸、レン
ジコントロール、出力選択等の処理を行う信号処理部５
に供給される。この信号処理部５には、メインタイミン
グ発生部２が出力するタイミング信号の他、音声ビット
ストリームも供給される。信号処理部５は、入力される
音声データ列を、制御符号積分判定部３より供給される
積分判定後の制御符号に対応して処理する。

【００１９】信号処理部５より出力されたデータは、デ
ジタルフィルタ・Ｄ／Ａコンバータ（ＤＦ−ＤＡＣ）６
に入力され、Ｄ／Ａ変換された後、音声信号として図示
せぬスピーカなどに出力される。

【００２０】図１３は、図１２に示す回路における制御
符号積分判定に関するアルゴリズムをフローチャートで
示したものである。即ち、受信機が制御符号を含む音声
データ列を受信復調すると、ステップＳ１において、フ
レーム同期検出部１で、フレーム同期がとれているか否
かが判定される。そしてフレーム同期がとれていると、
ステップＳ２に進み、マスタフレーム同期検出部４にお
ける同期パルス検出保護回路１０により、マスタフレー
ム（ＭＦ）同期がとれているか否かが判断される。

【００２１】もし非同期状態である場合においては、ス
テップＳ３に移行し、タイミング発生回路７に、同期パ
ルス検出保護回路１０より出力されるリセットパルスと
は無関係に、積分判定用のタイミング信号を発生させ
て、ステップＳ４において、更新回路９に、マスタフレ
ームとは無関係に、フリーランで制御符号（ＣＢ）を更
新させる。

【００２２】またステップＳ２において、マスタフレー
ム同期がとれていると判定された場合には、ステップＳ
５に移り、タイミング発生回路７は、同期パルス検出保
護回路１０の出力するリセットパルスに同期して、積分
判定用のタイミング信号を発生する。そしてステップＳ
６に進み、更新回路９において、マスタフレーム毎に制
御符号が更新される。

【００２３】図１４は、マスターフレーム周期で制御符
号を更新するときの様子を示したタイミングチャートで
ある。図１４において、ａは、衛星から送信される音声
データ列に含まれる制御符号であり、図中、００，０
１，１１，１０などの数字は、１６ビットのうちの上下
８ビットを、それぞれ１６進数で表したものである。ま
たｂは、制御符号に含まれるマスタフレーム識別信号の
送信タイミングを示している。

【００２４】一方、図１４におけるｃ乃至ｆは、受信機
側で生成される信号を示しており、ｃは、フレーム同期
検出部１によって生成されるフレーム同期フラグを示
す。このフラグは“Ｈ”（高レベル）で非同期状態を示
し、“Ｌ”（低レベル）で同期状態を示している。また
ｄは、同期パルス検出保護回路１０より、タイミング発
生回路７に対して供給されるリセットパルスを示してい
る。

【００２５】またｅは、積分判定回路８より更新回路９
に対して出力される制御符号積分判定結果を示し、ｆ
は、更新回路９より出力されるマスタフレームに同期し
た積分判定結果を示す。

【００２６】

【発明が解決しようとする課題】ところで、従来の構成
においては、何等かの受信障害が発生し、受信復調デー
タのＣ／Ｎが低下して、フレーム同期がとれているが、
マスタフレーム同期が外れた状態になった時でも、マス
タフレーム識別信号が検出されると、タイミング発生回
路７がリセットされる。このため、図１４に示すよう
に、１８フレーム経過しても、制御符号の積分判定の結
果が更新されず、前の値がそのまま保持される場合が生
ずる。従って、これにより復調器の誤動作を起こす可能
性がある。

【００２７】本発明はこのような問題点に鑑みてなされ
たもので、受信復調データのＣ／Ｎが低下した状態であ
っても、安定した制御符号の積分判定を行なうことがで
きる信号処理装置を提供することを目的とするものであ
る。

【００２８】

【課題を解決するための手段】請求項１に記載の信号処
理装置は、受信データ列からフレーム同期信号を検出す
るフレーム同期検出手段（例えば図１のフレーム同期検
出部１）と、受信データ列からマスタフレーム識別信号
を検出するマスタフレーム同期検出手段（例えば図１の
マスタフレーム同期検出部４）と、受信データ列から制
御符号を抽出し、制御符号を積分し、制御符号の積分判
定結果を出力する制御符号積分判定手段（例えば図１の
制御符号積分判定部３）とを具備した信号処理装置であ
って、制御符号積分判定手段は、所定の期間、制御符号
を積分し、積分結果から制御符号を判定する積分判定回
路（例えば図２の積分判定回路８）と、積分判定回路の
出力を記憶し、所定のタイミングで更新する更新回路
（例えば図２の更新回路９）と、積分判定回路に積分の
期間を指定する期間指定タイミング信号を供給するとと
もに、更新回路に更新のタイミングを指定する更新タイ
ミング信号を供給するタイミング発生回路（例えば図２
のタイミング発生回路７）とを備え、タイミング発生回
路は、フレーム同期検出手段によりフレーム同期が検出
されているとともに、マスタフレーム同期検出手段によ
りマスタフレーム同期が検出されている状態において、
リセットが禁止されていることを特徴とする。

【００２９】マスタフレーム同期検出手段には、マスタ
フレーム同期が検出されているとき、マスタフレームの
周期でマスタフレームパルスを内部的に発生する内部マ
スタフレーム発生回路（例えば図２の内部マスタフレー
ム発生回路２１）を設け、更新回路には、タイミング発
生回路の出力する更新タイミング信号に基づいて、積分
判定回路の出力を更新させた後、内部マスタフレーム発
生回路が発生するマスタフレームパルスに基づいて、積
分判定回路の出力をさらに更新させることができる。

【００３０】

【作用】上記構成の信号処理装置においては、マスタフ
レーム同期状態にあるとき、タイミング発生回路７のリ
セットが禁止される。従って、受信復調データのＣ／Ｎ
が低下した状態であっても、制御符号の積分判定結果を
確実に取り出すことができる。

【００３１】

【実施例】以下、本発明の信号処理装置を、図に示す実
施例に基づいて説明する。図１は、本発明の信号処理装
置の一実施例の構成をブロック図で示したものである。
尚、この図１において、上記した図１１における各ブロ
ックと同一符号部分は、それぞれ同一機能を有してお
り、従ってその一部の説明は省略する。

【００３２】即ち、この実施例は、基本的に図１１にお
ける場合と同様に構成されており、マスタフレーム同期
検出部４から制御符号積分判定部３に供給される信号
が、図１１の例においては、リセットパルスとされてい
るのに対して、図１の実施例においては、マスタフレー
ムパルスとマスタフレーム同期フラグとされている。そ
の他の構成は、図１１における場合と同様である。

【００３３】図２は、図１の実施例における制御符号積
分判定部３とマスタフレーム同期検出部４の構成例を示
している。制御符号積分判定部３の基本的構成は、図１
２に示した場合と同様であるが、マスタフレーム同期検
出部４は、同期パルス検出保護回路１０の他、内部マス
タフレーム発生回路２１を有している。

【００３４】そして、同期パルス検出保護回路１０が生
成したマスタフレーム同期フラグが、更新回路９に供給
されるようになされている。また、同期パルス検出保護
回路１０からマスタフレーム識別信号の検出信号が、内
部マスタフレーム発生回路２１に供給されている。この
内部マスタフレーム発生回路２１にはまた、メインタイ
ミング発生部２より、１フレーム（１ｍｓ）に１個のフ
レームパルスが供給されているとともに、フレーム同期
検出部１より、フレーム同期フラグが供給されている。
内部マスタフレーム発生回路２１は、マスタフレームパ
ルスを生成し、同期パルス検出保護回路１０と、制御符
号積分判定部３の更新回路９に供給している。その他の
構成は、図１２における場合と同様である。

【００３５】図３は、図２における同期パルス検出保護
回路１０、内部マスタフレーム発生回路２１、および更
新回路９のより詳細な構成例を示している。同期パルス
検出保護回路１０は、ゲート回路３１を有しており、こ
のゲート回路３１は、メインタイミング発生部２より供
給されるマスタフレーム識別信号のゲートパルスを基準
として、音声データ列よりマスタフレーム識別信号を抽
出し、これをマスタフレーム識別信号検出回路３２に出
力する。

【００３６】マスタフレーム識別信号検出回路３２は、
マスタフレーム識別信号を検出したとき、その検出信号
を、判定回路３３に出力している。判定回路３３は、マ
スタフレーム同期がとれているか否かを判定し、判定結
果に対応して、マスタフレーム同期フラグをゲート回路
３４に出力している。ゲート回路３４は、フレーム同期
フラグが低レベルであるとき（フレーム同期がとられて
いるとき）、判定回路３３より供給されるマスタフレー
ム同期フラグを出力するようになされている。

【００３７】内部マスタフレーム発生回路２１は、カウ
ンタ４１を備えており、このカウンタ４１は、マスタフ
レーム識別信号検出回路３２より、マスタフレーム識別
信号の検出信号が入力されたとき、メインタイミング発
生部２より供給される、１フレームに１個の割合のパル
ス（フレームパルス）をカウントし、そのカウント値が
予め設定された所定の値（この実施例の場合、３６）に
達したとき、マスタフレームパルスを発生する。ゲート
回路４２は、フレーム同期フラグが低レベルのとき、即
ち、フレーム同期がとられているとき、このマスタフレ
ームパスルを更新回路９に出力するようになされてい
る。

【００３８】更新回路９においては、レジスタ５１が設
けられており、このレジスタ５１は、積分判定回路８よ
り供給される制御符号を、タイミング発生回路７より更
新パルスが入力されるタイミングにおいて更新、保持す
る。そして、レジスタ５１に保持された制御符号が、レ
ジスタ５２において、内部マスタフレーム発生回路２１
のゲート回路４２が出力するマスタフレームパルスに同
期して、さらに、更新、保持されるようになされてい
る。そして、レジスタ５１または５２に保持された制御
符号が、選択回路５３により選択され、図１の信号処理
部５に供給されるようになされている。制御回路５４
は、同期パルス検出保護回路１０のゲート回路３４より
供給されるマスタフレーム同期フラグと、図示せぬ回路
より供給されるマスタフレーム周期更新フラグに対応し
て、選択回路５３を制御するようになされている。

【００３９】次に、その動作について説明するが、図１
に示した構成の動作は、図１１に示した場合と基本的に
同様であるので、その説明は省略する。そこで、図２と
図３に示した構成の動作について、以下に説明する。

【００４０】タイミング発生回路７は、フレーム同期検
出部１より供給されるフレーム同期フラグが低レベルで
あるとき（フレーム同期検出部１におけるフレーム同期
の判定処理については、図６と図７を参照して後述す
る）、即ち、フレーム同期がとられているとき、メイン
タイミング発生部２より供給される制御符号のゲートパ
ルスをカウントし、そのカウント値が１８になったと
き、積分判定回路８にクリアパルスを供給する。積分判
定回路８は、前回クリアパルスが供給されたときから、
次にクリアパルスが供給されるまでの間に入力される音
声データ列に含まれる制御符号の積分判定処理を、上述
した場合と同様に実行し、その判定結果を更新回路９に
出力する。

【００４１】更新回路９のレジスタ５１は、この制御符
号を、タイミング発生回路７より更新パルスが供給され
たタイミングで更新、保持する。

【００４２】タイミング発生回路７が出力する更新パル
スは、１８フレームに１回とされる。即ち、マスタフレ
ームと同じ周期である３６フレームの間に２回発生され
る。これにより、更新パルスの発生タイミングがずれ
て、マスタフレームをまたがるように、積分判定回路８
が積分判定処理を実行したような場合においても、その
以前には確実に、同一マスタフレーム内の１８フレーム
分の制御符号を積分判定処理することが可能となる。従
って、より確実に、正しい処理を実行することが可能に
なる。

【００４３】同期パルス検出保護回路１０のゲート回路
３１は、メインタイミング発生部２よりゲートパルスが
供給されるタイミングにおいて、入力される音声データ
列を通過させる。このゲートパルスは、マスタフレーム
識別信号の発生タイミングにおいて発生されるため、結
局、ゲート回路３１は、マスタフレーム識別信号を分
離、抽出する。マスタフレーム識別信号検出回路３２
は、ゲート回路３１より供給された信号から、マスタフ
レーム識別信号を検出する。

【００４４】即ち、上述したように、マスタフレーム識
別信号は、３６フレームに１回の割合で論理１とされ
る。３６フレームに１回の割合で論理１の信号が検出さ
れたとき、マスタフレーム識別信号検出回路３２は、そ
の検出信号をカウンタ４１に出力する。カウンタ４１
は、マスタフレーム識別信号検出回路３２よりマスタフ
レーム識別信号が検出されていることを表す信号が入力
されたとき、フレームパルスをカウントする。そして、
そのカウント値が３６に達したとき、そのカウント値を
０にリセットし、再びフレームパルスをカウントする動
作を繰り返す。そしてカウント値が３６に達したとき、
マスタフレームパルスを判定回路３３に出力する。

【００４５】判定回路３３は、マスタフレーム識別信号
検出回路３２より供給される検出信号と、カウンタ４１
より供給されるマスタフレームパルスより、マスタフレ
ーム同期状態にあるか否かを判定し（その詳細は、図９
と図１０を参照して後述する）、マスタフレーム同期状
態に対応するマスタフレーム同期フラグをゲート回路３
４に出力する。ゲート回路３４は、フレーム同期検出部
１が出力するフレーム同期フラグが、フレーム同期状態
にあることを表しているとき、このマスタフレーム同期
フラグを通過させ、フレーム同期状態にないとき（フレ
ーム非同期状態のとき）、マスタフレーム同期フラグを
通過させない。従って、同期パルス検出保護回路１０よ
り、フレーム同期状態にあるときのみ、マスタフレーム
同期フラグが出力されることになる。

【００４６】同様に、内部マスタフレーム発生回路２１
のゲート回路４２は、カウンタ４１の出力するマスタフ
レームパルスを、フレーム同期フラグがフレーム同期状
態にあることを表しているとき、通過させ、フレーム同
期状態にないとき、通過させない。従って、マスタフレ
ームパルスも、フレーム同期状態にあるときのみ、更新
回路９に出力される。

【００４７】更新回路９のレジスタ５１に保持されてい
る制御符号は、内部マスタフレーム発生回路２１のゲー
ト回路４２よりマスタフレームパルスが供給される毎
に、レジスタ５２に更新、保持される。従って、メイン
タイミング発生部２が発生し、内部マスタフレーム発生
回路２１のカウンタ４１に供給するフレームパルスのタ
イミングを調整することにより、レジスタ５２より出力
される積分判定後の制御符号のタイミングを、信号処理
部５における信号処理により適したタイミングに変更し
て出力することができる。

【００４８】制御回路５４は、ゲート回路３４より供給
されるマスタフレーム同期フラグがマスタフレーム同期
を表しており、かつ、マスタフレーム周期更新フラグ
が、マスタフレーム周期の更新を表しているとき、選択
回路５３を制御し、レジスタ５２の出力を選択させる。
これに対して、マスタフレーム非同期のとき、または、
マスタフレーム周期の更新が不要とされているとき、レ
ジスタ５１の出力を選択させる。

【００４９】ここで、図２と図３に示す実施例の制御符
号積分判定に関するアルゴリズムのフローチャートを図
４に示す。即ち、受信機が制御符号を含む音声データ列
を受信復調すると、ステップＳ１１において、フレーム
同期検出部１で、フレーム同期がとれるまで待機する。
そして、フレーム同期がとれたとき、ステップＳ１２に
おいて、タイミング発生回路７に積分判定用のタイミン
グ信号を発生させる。

【００５０】次にステップＳ１３に移行し、マスタフレ
ーム同期検出部４の同期パルス検出保護回路１０におい
て、マスタフレーム同期がとれているか否かを判断し、
マスタフレーム同期がとれていると判断した場合には、
ステップＳ１４に移り、内部で発生したマスタフレーム
パルスを基準として、積分判定後の制御符号を更新する
必要があるか否かが判断される。このステップＳ１４に
おいて、マスタフレームパルスで積分判定後の制御符号
を更新する必要があると判断した場合には、ステップＳ
１５に移行し、内部マスタフレーム発生回路２１からの
マスタフレームパルスが更新回路９に供給され、マスタ
フレーム毎に制御符号が更新される。即ち、選択回路５
３は、レジスタ５２の出力を選択する。

【００５１】尚、上記したステップＳ１３またはステッ
プＳ１４において、それぞれマスタフレーム非同期状
態、または、マスタフレーム周期での更新不要と判断さ
れた場合には、ステップＳ１６に移行し、マスタフレー
ムパルスとは無関係に、フリーランで制御符号を更新す
る。即ち、選択回路５３は、レジスタ５１の出力を選択
する。

【００５２】次に、図５は、図１乃至図３に示す本発明
の信号処理装置において、マスタフレーム周期で制御符
号を更新するときの様子を示したタイミングチャートで
ある。この図５におけるａ乃至ｆで示した各信号は、上
記した図１４におけるａ乃至ｆで示した各信号に相当す
るものであり、従って各信号の詳細な説明は省略する。

【００５３】図５において、ｇは同期パルス検出保護回
路１０が出力するマスタフレーム同期フラグを表してい
る。また、ｈは、内部マスタフレーム発生回路２１が出
力するマスタフレームパルスを表している。

【００５４】フレーム同期フラグ（図５（ｃ））が低レ
ベルであって（フレーム同期がとられた状態であっ
て）、なおかつ、マスタフレーム同期フラグ（図５
（ｇ））が高レベルであるとき（マスタフレーム同期が
とれているとき）、そのときから１８フレーム（１８ｍ
ｓ）後に、積分判定結果が更新回路９に出力されると、
更新回路９において、その積分判定結果がレジスタ５１
で更新される（図５（ｅ））。そして、その値が、さら
に、内部マスタフレーム発生回路２１が出力するマスタ
フレームパルスに同期したデータとして、レジスタ５２
に更新、保持され、選択回路５３を介して出力される
（図５（ｆ））。

【００５５】図６は、図１におけるフレーム同期検出部
１がフレーム同期を検出する場合の処理、即ち、フレー
ム同期がとられていない状態において、フレーム同期を
検出する場合の処理を表している。最初にステップＳ２
１において、フレーム同期信号を検出する。そしてステ
ップＳ２２において、フレーム同期信号が検出されたか
否かを判定し、検出されていない場合、ステップＳ２３
に進み、変数ｎに０を設定し、ステップＳ２１に戻る。

【００５６】ステップＳ２２において、フレーム同期信
号が検出されたと判定された場合においては、ステップ
Ｓ２４に進み、直前のフレームにおいても、フレーム同
期信号を検出することができたか否かを判定する。直前
のフレームにおいて、フレーム同期信号を検出すること
ができなかった場合においては、連続してはフレーム同
期信号を検出することができなかった場合であるため、
ステップＳ２５に進み、変数ｎに１を設定し、ステップ
Ｓ２１に戻る。

【００５７】ステップＳ２４において、直前のフレーム
においても、フレーム同期信号を検出することができた
と判定された場合には、連続してフレーム同期信号を検
出することができた場合であるので、ステップＳ２６に
進み、変数ｎを１だけインクリメントし、ステップＳ２
７に進む。ステップＳ２７においては、変数ｎが３に等
しいか否かを判定し、３と等しくない場合、即ち、変数
ｎが０，１または２である場合、ステップＳ２１に戻
り、それ以降の処理を繰り返し実行する。ステップＳ２
７において、変数ｎが３に等しいと判定された場合、即
ち、連続する３フレームにおいて、フレーム同期信号を
検出することができた場合においては、フレーム同期状
態にあると判定し、フレーム同期フラグを低レベルにす
る。

【００５８】一方、図７は、フレーム同期状態において
フレーム同期がはずれたか否かを判定する、フレーム同
期検出部１の処理例を表している。最初にステップＳ４
１において、フレーム同期信号を検出する。ステップＳ
４２においては、フレーム同期信号を検出することがで
きたか否かを判定し、フレーム同期信号を検出すること
ができた場合においては、ステップＳ４３に進み、検出
可能回数を示す変数ｎを１だけインクリメントし、イン
クリメント後の変数ｎが３未満であれば（ｎ＝０，１ま
たは２であれば）、ステップＳ４１に戻る。

【００５９】ステップＳ４４で変数ｎ＝３と判定された
場合、ステップＳ４５に進み、フレーム同期状態として
の処理を行う。さらにステップＳ４６に進み、変数ｎと
変数ｍを０にクリアした後、ステップＳ４１に戻る。

【００６０】ステップＳ４２において、フレーム同期信
号を検出することができなかったと判定された場合にお
いては、ステップＳ４７に進み、検出不能回数を示す変
数ｍを１だけインクリメントし、ステップＳ４８に進
む。

【００６１】ステップＳ４８においては、変数ｍが７と
等しい値となったか否かが判定される。変数ｍが７と等
しくない場合、即ち、０乃至６のいずれかの値である場
合、ステップＳ４１に戻り、それ以降の処理を繰り返し
実行する。ステップＳ４８において、変数ｍが７に等し
いと判定された場合、即ち、フレーム同期信号を７回検
出することができなかった場合においては、フレーム同
期がはずれた状態にあると判定し、フレーム同期フラグ
を高レベルに設定する。

【００６２】図８は、図３の同期パルス検出保護回路１
０の判定回路３３が、マスタフレーム同期状態でない場
合において、マスタフレーム同期状態になったか否かを
判定するための処理例を表している。最初にステップＳ
６１において、マスタフレーム識別信号が検出される。
ステップＳ６２において、マスタフレーム識別信号を検
出することができたか否かが判定され、検出することが
できなかった場合、ステップＳ６３に進み、変数ｎに０
が設定され、ステップＳ６１に戻る。

【００６３】ステップＳ６２において、マスタフレーム
識別信号を検出することができたと判定された場合、ス
テップＳ６４に進み、直前のマスタフレームにおいて、
マスタフレーム識別信号を検出することができたか否か
が判定される。直前のマスタフレームにおいては、マス
タフレーム識別信号を検出することができなかったと判
定された場合、連続してはマスタフレーム識別信号を検
出することができなかったことになるため、ステップＳ
６５に進み、変数ｎに１を設定し、ステップＳ６１に戻
る。

【００６４】ステップＳ６４において、直前のマスタフ
レームにおいても、マスタフレーム識別信号を検出する
ことができたと判定された場合、ステップＳ６６に進
み、変数ｎを１だけインクリメントし、ステップＳ６７
において、変数ｎが２と等しいか否かが判定される。変
数ｎが２と等しくない場合、即ち、０または１である場
合、ステップＳ６１に戻り、それ以降の処理を繰り返し
実行する。ステップＳ６７において、変数ｎが２と等し
いと判定された場合、即ち、連続して２回、マスタフレ
ーム識別信号を検出することができた場合、マスタフレ
ーム同期状態にあるとして、マスタフレーム同期フラグ
を低レベルにする。

【００６５】図９は、判定回路３３が、マスタフレーム
同期状態において、マスタフレーム同期がはずれたか否
かを判定するための処理例を表している。最初にステッ
プＳ７１において、マスタフレーム識別信号が検出され
る。ステップＳ７２においては、マスタフレーム識別信
号を検出することができたか否かが判定される。マスタ
フレーム識別信号を検出することができた場合において
は、ステップＳ７３に進み、検出可能回数を示す変数Ｎ
を１だけインクリメントし、インクリメント後の変数Ｎ
が２未満（Ｎ＝０または１）であると、ステップＳ７４
で判定されたとき、ステップＳ７７に進む。

【００６６】ステップＳ７４において、Ｎ＝２と判定さ
れた場合、ステップＳ７５に進み、フレーム同期状態と
しての処理を行う。さらにステップＳ７６に進み、変数
Ｎと変数Ｍを０にクリアした後、ステップＳ７７に進
む。

【００６７】ステップＳ７２で、マスタフレーム識別信
号を検出することができなかったと判定された場合、ス
テップＳ７８に進み、検出不可の回数を示す変数Ｍを１
だけインクリメントする。次にステップＳ７９に進み、
変数Ｍが７に等しいか否かが判定される。変数Ｍが７に
等しくない場合、即ち、変数Ｍが０乃至６のいずれかの
値である場合、ステップＳ７７に進み、フレーム同期が
はずれているか否かが判定される。フレーム同期がはず
れていなければ、ステップＳ７１に戻る。

【００６８】ステップＳ７９において、変数Ｍが７に等
しいと判定された場合、即ち、マスタフレーム識別信号
を７回検出することができなかった場合、並びに、ステ
ップＳ７７において、フレーム同期がはずれたと判定さ
れた場合、マスタフレーム同期がはずれた状態として、
マスタフレーム同期フラグを高レベルにする。

【００６９】

【発明の効果】以上の如く、本発明の信号処理装置によ
れば、マスタフレーム同期がとれている状態において
は、タイミング発生回路のリセットを禁止するようにし
たので、制御符号の積分判定の結果を常に更新すること
が可能となり、復調器の誤動作を防止することができ
る。

【図面の簡単な説明】

【図１】本発明の信号処理装置の一実施例の構成を示す
ブロック図である。

【図２】図１の制御符号積分判定部３とマスタフレーム
同期検出部４の構成例を示すブロック図である。

【図３】図２の同期パルス検出保護回路１０、更新回路
９、および内部マスタフレーム発生回路２１の構成例を
示すブロック図である。

【図４】図１乃至図３の実施例の動作を説明するフロー
チャートである。

【図５】図１乃至図３の実施例の動作を説明するタイミ
ングチャートである。

【図６】図１のフレーム同期検出部１のフレーム同期検
出の処理例を示すフローチャートである。

【図７】図１のフレーム同期検出部１のフレーム非同期
検出の処理例を示すフローチャートである。

【図８】図３の判定回路３３マスタフレーム同期検出の
処理例を示すフローチャートである。

【図９】図３の判定回路３３のマスタフレーム非同期検
出の処理例を示すフローチャートである。

【図１０】衛星放送の音声データの送信フォーマットを
示す図である。

【図１１】従来の信号処理装置の構成例を示すブロック
図である。

【図１２】図１１の制御符号積分判定部３とマスタフレ
ーム同期検出部４の構成例を示すブロック図である。

【図１３】図１１と図１２に示す例の動作を説明するフ
ローチャートである。

【図１４】図１１と図１２に示す例の動作を説明するタ
イミングチャートである。

【符号の説明】

１フレーム同期検出部２メインタイミング発生部３制御符号積分判定部４マスタフレーム同期検出部５信号処理部６ＤＦ−ＤＡＣ部７タイミング発生回路８積分判定回路９更新回路１０同期パルス検出保護回路２１内部マスタフレーム発生回路

Claims

【特許請求の範囲】

【請求項１】受信データ列からフレーム同期信号を検
出するフレーム同期検出手段と、受信データ列からマスタフレーム識別信号を検出するマ
スタフレーム同期検出手段と、受信データ列から制御符号を抽出し、前記制御符号を積
分し、前記制御符号の積分判定結果を出力する制御符号
積分判定手段とを具備した信号処理装置であって、前記制御符号積分判定手段は、所定の期間、前記制御符号を積分し、前記積分結果から
前記制御符号を判定する積分判定回路と、前記積分判定回路の出力を記憶し、所定のタイミングで
更新する更新回路と、前記積分判定回路に前記積分の期間を指定する期間指定
タイミング信号を供給するとともに、前記更新回路に更
新のタイミングを指定する更新タイミング信号を供給す
るタイミング発生回路とを備え、前記タイミング発生回路は、前記フレーム同期検出手段
によりフレーム同期が検出されているとともに、前記マ
スタフレーム同期検出手段によりマスタフレーム同期が
検出されている状態において、リセットが禁止されてい
ることを特徴とする信号処理装置。
【請求項２】前記マスタフレーム同期検出手段は、前
記マスタフレーム同期が検出されているとき、マスタフ
レームの周期でマスタフレームパルスを内部的に発生す
る内部マスタフレーム発生回路を備え、前記更新回路は、前記タイミング発生回路の出力する更
新タイミング信号に基づいて、前記積分判定回路の出力
を更新した後、前記内部マスタフレーム発生回路が発生
するマスタフレームパルスに基づいて、前記積分判定回
路の出力をさらに更新することを特徴とする請求項１に
記載の信号処理装置。