JPH0865337A - 通信処理装置及びその受信処理方法 - Google Patents

Abstract

(57)【要約】 【目的】 フレームリレー網の輻輳を最小限に抑え、ネ
ットワークの使用効率を高める。 【構成】 フレームを受信すると、そのうちのアドレス
フィールドを含む部分はアドレスフィールド保持部６に
保持される。そして、その中で予め設定された輻輳通知
情報を示すビットが抽出され割り込み通知部８に向けて
出力される。フレームリレー網１が輻輳状態の場合、こ
の輻輳通知情報が割り込み通知部８において割り込み信
号２７となり、プロセッサ４に対し割り込みをかける。
これによって、プロセッサ４はフレームの廃棄等を決定
し、直ちに輻輳回避処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＳＤＮ（サービス総
合ディジタル網）において規定されているフレームリレ
ーベアラサービスを実施する場合に採用される通信処理
装置及びその受信処理方法に関する。

【０００２】

【従来の技術】ＩＳＤＮにおけるフレームリレーベアラ
サービスでは、データを含んだフレームを、交換機にお
いてレイヤ２のコア部の処理だけを行いリレーしていく
サービスで、遅延時間が少なくリアルタイム性が要求さ
れる通信に適する。このフレームリレーはＴＴＣ標準Ｑ
９２２コアとして規定されており、ＬＡＰＦと呼ばれて
いる。ＩＳＤＮのフレームリレー網から送られてきたフ
レームはフレームリレーインタフェースからダイレクト
メモリアクセスコントローラによって主記憶装置に転送
される。その後、フレームに含まれるアドレスフィール
ドの情報をもとに一定のプロトコル処理が実行される。

【０００３】

【発明が解決しようとする課題】ところで、上記のよう
なフレーム受信のための通信処理装置及びその受信処理
方法には、次のような解決すべき課題があった。例え
ば、このフレームリレー網が輻輳状態に移行している場
合、これを認識して速やかにスループットを落とさなけ
ればならない。このために、アドレスフィールドには輻
輳状態を通信処理装置に通知するための輻輳通知情報が
含められている。

【０００４】しかしながら、フレームの受信処理の際に
は、フレーム全体が主記憶装置に転送されてからアドレ
スフィールドが認識され一定のプロトコル処理が実行さ
れる。長い電文を受信している場合には、電文の受信完
了までプロトコル処理が待たされる。従って、全二重通
信の場合等、長い電文を受信していると、フレームリレ
ー網の輻輳を認識するタイミングが遅れて、フレームリ
レー網の輻輳を更に増加させてしまうという問題があっ
た。

【０００５】

【課題を解決するための手段】本発明は以上の点を解決
するため次の構成を採用する。本発明の装置は、フレー
ムリレー網を介して高速パケット交換処理を実行するフ
レームリレーインタフェースを備えた通信処理装置にお
いて、受信したフレームを主記憶装置に転送する転送制
御部と、転送制御部による転送制御前に、フレームのア
ドレスフィールドを保持して輻輳通知情報を抽出するア
ドレスフィールド保持部と、輻輳通知情報からプロセッ
サに対する割り込み信号を生成する割り込み通知部とを
備える。

【０００６】本発明の方法は、フレームリレー網を介し
て高速パケット交換処理を行う場合に、受信したフレー
ムの主記憶装置への転送前に、当該フレームのアドレス
フィールド部分を保持するとともに、このアドレスフィ
ールド部分に含まれ、ユーザに輻輳回避手順が必要であ
ることを通知する輻輳通知情報を抽出して、この輻輳通
知情報により、プロセッサに割り込みを実行するための
割り込み信号を生成し、割り込みを受けたプロセッサ
は、受信したフレームの主記憶装置への転送前に、輻輳
通知情報の内容に従って、輻輳回避処理を実行する。

【０００７】

【作用】この装置は、フレームを受信すると、そのうち
のアドレスフィールドを含む部分はアドレスフィールド
保持部に保持される。そして、その中で予め設定された
輻輳通知情報を示すビットが抽出され割り込み通知部に
向けて出力される。フレームリレー網が輻輳状態の場
合、この輻輳通知情報が割り込み通知部において割り込
み信号となり、プロセッサに対し割り込みをかける。こ
れによって、プロセッサはフレームの廃棄等を決定し、
直ちに輻輳回避処理を実行する。これにより、輻輳を最
小限に抑え、ネットワークの使用効率を高める。

【０００８】

【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図１は、本発明の通信処理装置実施例を示すブ
ロック図である。図の装置は、既に説明したＩＳＤＮの
フレームリレーベアラサービスを実施するフレームリレ
ー網１にフレームリレーインタフェース３を接続した構
成のものである。この装置を制御するためにプロセッサ
４が設けられる。この他に、主記憶装置５、アドレスフ
ィールド保持部６、制御カウンタ７、割り込み通知部
８、転送制御部９等が設けられている。フレームリレー
インタフェース３は、プロセッサ４や他の回路ブロック
と共同してＩＳＤＮのＴＴＣ標準Ｑ９２２コアとして規
定された動作を行うために設けられた従来通りの構成の
もので、その詳細な説明は省略する。

【０００９】プロセッサ４は主記憶装置５に格納された
受信フレームを読み取り、一定の通信処理やプロトコル
を実行する。また、アドレスフィールド保持部６は、本
発明において新たに設けられたもので、受信したフレー
ム中のアドレスフィールド部分を選択して保持し一定の
処理を行う部分である。ここには８ビット構成のレジス
タ１１，１２が設けられている。また、制御カウンタ７
はフレーム受信中にそのアドレスフィールド部分をアド
レスフィールド保持部６に順番に格納するための制御信
号２１，２２を生成するためのカウンタから構成され
る。即ち、この制御カウンタ７はフレーム受信開始後、
フレームリレーインタフェース３から出力される転送要
求信号２０によってセットされ、最初のアサートで、制
御信号２１を有効にし、次のアサートで制御信号２２を
有効にする。このとき、制御信号２１は無効とされる。
また、３回目のアサートで制御信号２１，２２を無効に
する。そして、プロセッサ４から出力されるリセット信
号２３によってリセットされる。このような動作を行う
回路である。

【００１０】割り込み通知部８はアドレスフィールド保
持部６のレジスタ１２からその３番目と４番目のビット
の信号を取り出し、オアゲート１５に受け入れる回路か
ら構成される。このオアゲート１５の出力はプロセッサ
４に対する割り込み信号２７とされる。なお、アドレス
フィールド保持部６には、受信フレームの最初の８ビッ
トがレジスタ１１に格納され、２番目の８ビットがレジ
スタ１２に格納される。このレジスタ１２の２番目のビ
ットには後で説明する廃棄可能表示信号が格納されてお
り、３番目のビットには逆方向明示的輻輳通知信号が格
納されている。また、４番目のビットには順方向明示的
輻輳通知信号が格納されている。

【００１１】転送制御部９は、いわゆるダイレクトメモ
リアクセスコントローラから構成され、受信したフレー
ムをフレームリレーインタフェース３から主記憶装置５
まで自動的に転送するための制御を行う回路である。こ
の回路の動作を説明する前に、まずフレームリレープロ
トコルやアドレスフィールドの具体的な構成等を順に説
明していく。

【００１２】図２は、フレームリレープロトコル説明図
である。ＩＳＤＮにおけるＯＳＩ参照モデルは、通信機
能を７つのレイヤに分割し、その階層分けを行ってい
る。これがこの図に示すレイヤ１〜レイヤ７であって、
レイヤ１は物理層と呼ばれ、接続する回線の電気的条件
や物理的条件によって決まる通信装置の機能である。ま
た、次のレイヤ２はデータリンク層と呼ばれ、レイヤ３
はネットワーク層と呼ばれる。交換機のような中継シス
テムは、このレイヤ３までの機能しか持たない。フレー
ムリレーの場合には、レイヤ２のＱ．９２２コアという
機能のみを用いてデータ転送が行われる。従って、それ
以外の層はユーザに解放されている。

【００１３】図３に、フレームフォーマット説明図を示
す。フレームリレーに用いられるフレームフォーマット
は、この図に示すように、フラグ４１と、アドレスフィ
ールド４２と、ユーザ情報４３と、ＦＣＳ（フレームチ
ェックシーケンス）４４と、フラグ４５から構成され
る。フレームは、このように先頭と最後尾にフラグ４
１、４５を設けてデータの有効範囲を示すと共に、先頭
部分にアドレスフィールド４２を設け、サービスに必要
な各種の情報をここに盛り込んでいる。ユーザ情報４３
は送受信されるデータ本体である。また、ＦＣＳ４４は
そのデータの誤りチェックを行うための部分である。

【００１４】図４には、アドレスフィールドフォーマッ
ト説明図を示す。上記フレームのアドレスフィールド４
２は、この図に示すように上位オクテット８ビットと下
位オクテット８ビットから構成されている。そして、上
位オクテットの第１番目のビットはＥＡ、第２番目のビ
ットは任意の内容の情報で、＊と表示している。また、
第３番目のビット〜第８番目のビットは上位ＤＬＣＩを
示す。これは下位オクテットの第５番目〜第８番目のビ
ットの下位ＤＬＣＩと共にデータリンクコネクション識
別子を構成している。また、下位オクテットの第１番目
のビットがＥＡ、第２番目がＤＥ、第３番目がＢＥＣ
Ｎ、第４番目がＦＥＣＮという信号となる。これらのパ
ラメータの内容は次の図５において具体的に説明する。

【００１５】図５は、アドレスフィールドのパラメータ
説明図である。上記パラメータＤＬＣＩ、ＥＡ、ＦＥＣ
Ｎ、ＢＥＣＮ、ＤＥは、それぞれこの図に示すような内
容のものである。即ち、ＤＬＣＩはデータリンクコネク
ション識別子と呼び、ユーザ網インタフェースにおいて
１本の物理回線上に設定された複数の論理的な通信路を
識別するために用いる。また、ＥＡはアドレスフィール
ド拡張ビットと呼び、アドレスフィールドの拡張を識別
するために用いる。更に、ＦＥＣＮは順方向明示的輻輳
通知ビットと呼び、ユーザに輻輳回避手順が必要である
ことを通知するために輻輳しているトラフィックの方向
に送出され、輻輳時にはユーザフレーム上で“１”に設
定される。

【００１６】本発明において、輻輳通知情報というの
は、このＦＥＣＮと、次のＢＥＣＮと、更にその次のＤ
Ｅとを含むものとする。そして、いずれの場合にも内容
が“１”の場合には輻輳が発生しており、一定の輻輳回
避手段を必要とすることを通信処理装置等に通知する内
容となっている。ＢＥＣＮは逆方向明示的輻輳通知ビッ
トと呼び、ユーザに輻輳回避手順が必要であることを通
知するために、輻輳しているトラフィックの逆方向に送
出されるもので、輻輳時にユーザフレーム上で“１”に
設定される。また、ＤＥは廃棄可能表示ビットと呼び、
輻輳状態の場合は他のフレームより優先して廃棄される
フレームであることを示し、輻輳の場合には“１”と設
定される。＊は、先に説明したようにユーザにより任意
に設定が可能なもので、フレームリレー網はトランスペ
アレントにこれを転送する。

【００１７】再び、図１に戻って、本発明の通信処理装
置の動作を具体的に説明する。フレームリレー網を収容
する通信処理装置は、高速通信ができるように送受信デ
ータの主記憶装置５に対する転送をプロセッサ４の介在
しないＤＭＡ転送方式を採用する場合が多い。この装置
もそのために転送制御部９を設けている。

【００１８】まず、フレームリレー網１から送られてき
たフレームはフレームリレーインタフェース３によって
フラグ検出等のフレーム処理が実行される。そして、８
ビットのパラレルデータとして順に主記憶装置５に転送
される。本発明では、このような転送処理の先頭で、後
で説明するような輻輳通知情報の抽出等が行われる。な
お、フレームが転送制御部９により正常に転送される場
合、フレームリレーインタフェース３がフレームの終結
フラグを受信すると、フレームチェックシーケンスをチ
ェックしてプロセッサ４に対し受信完了割り込みを通知
する。なお、フレームの前後にあるフラグはこのような
処理のためだけに用いられ、主記憶装置５には転送され
ない。プロセッサ４はフレームリレーインタフェース３
から受信完了通知を受けると、主記憶装置５からまずフ
レームのアドレスフィールドの情報を読み出し、Ｑ．９
２２のコアのプロトコル制御を実行する。

【００１９】また、フレーム送信の場合には、受信とは
逆に主記憶装置５に書き込まれたフレームが転送制御部
９を介してフレームリレーインタフェース３に転送され
る。そして、フレームリレーインタフェース３がフラグ
やフレームチェックシーケンス等を追加してフレーム処
理を行い、フレームリレー網１に送信する。なお、主記
憶装置５からフレームリレーインタフェース３へのデー
タ転送が完了すると、転送制御部９は完了通知をプロセ
ッサ４に発行し、プロセッサ４は最終的にフレームリレ
ーインタフェース３に送信終了通知を行う。

【００２０】ここで、本発明の装置において、フレーム
の先頭部分がフレームリレーインタフェース３に受信さ
れた直後の動作を具体的に説明する。まず、フレームリ
レーインタフェース３はフレームを受信するとフラグを
削除し、アドレスフィールドの１バイト目の８ビットを
転送準備する。このタイミングで、フレームリレーイン
タフェース３から出力される転送要求信号２０が有効に
なる。これは、転送制御部９に受け入れられ、最初の８
ビットが主記憶装置５に転送され格納される。

【００２１】これと同時に制御カウンタ７の制御信号２
１が有効になり、フレームの最初の８ビットがアドレス
フィールド保持部６のレジスタ１１に格納される。同様
にして、フレームの２番目の１バイト、８ビットのデー
タ転送準備が終わり、転送要求信号２０が有効になる
と、これも転送制御部９によって主記憶装置５に転送さ
れる。そして、同時に制御カウンタ７の制御信号２１が
無効になり、制御信号２２が有効になるため、２バイト
目の信号はアドレスフィールド保持部６のレジスタ１２
に格納される。

【００２２】その後は、フレームリレーインタフェース
３が受信したフレームのデータを１バイトずつ準備し、
転送制御部９はこれを順に主記憶装置５に転送してい
く。ここで、先に説明したように、アドレスフィールド
保持部６のレジスタ１２に格納された１バイトのアドレ
スフィールドには、輻輳通知情報がその２、３、４番目
のビットに含められている。特に、３番目と４番目のビ
ットには輻輳回避手順が必要であることを示す輻輳通知
情報が格納されている。これらはいずれかが有効であれ
ば、輻輳回避処理をプロセッサ４が実行しなければなら
ない。そこで、逆方向明示的輻輳通知ビット２５と、順
方向明示的輻輳通知ビット２６は、割り込み通知部８の
オアゲート１５に入力し、割り込み信号２７とされる。
その結果、いずれかが有効であれば、プロセッサ４に対
し割り込み信号２７を有効にする。これによって、プロ
セッサ４は、フレームが全て主記憶装置５に転送される
前であってもレジスタ１１、１２に格納されたアドレス
フィールドを読み取って、輻輳通知情報を認識し、輻輳
回避動作が実行される。具体的には、ＢＥＣＮビットが
“１”であれば送信中の送信を止めたり、送信間隔を空
けたりする。また、ＦＥＣＮビットやＤＥビットが
“１”であれば、受信フレームを廃棄するといった処理
を行う。

【００２３】フレームの受信を完了すると、フレームリ
レーインタフェース３から完了通知がプロセッサ４に入
力するが、上記の動作によってこの完了通知が入力する
前に、プロセッサ４は輻輳状態を認識して速やかに輻輳
回避処理を実行できる。なお、輻輳通知情報が無効の場
合には先に説明した通り、通常の転送が主記憶装置５に
行われ、全てのフレームが主記憶装置５に転送された
後、プロセッサ４がアドレスフィールドに格納された情
報を元に一定のプロトコル処理を実行する。これによっ
て、プロセッサ４による輻輳の認識が早く、その回避処
置も早く実行できることから、輻輳を最小限に抑えネッ
トワークの使用効率が高められる。

【００２４】図６には、本発明の変形例を示す結線図を
図示した。ここにはアドレスフィールドの２バイト目を
保持するためのレジスタ１２と割り込み通知部に設けら
れていたオアゲート１５とが図示されている。また、こ
の他に３つのアンドゲート３１，３２，３３と、セレク
タ３６と、カウンタ３４が新たに設けられている。ここ
では、レジスタ１２の第３番目と第４番目のビットをオ
アゲート１５に導き、割り込み信号２７を生成する。こ
の部分は図１に示した実施例と全く同様である。一方、
この実施例では、レジスタ１２の第２番目のビット、即
ち先に説明した廃棄可能表示ビット２９を２入力アンド
ゲート３１の一方の端子に入力し、このアンドゲート３
１の他方の端子には割り込み信号２７を入力するように
結線している。このアンドゲート３１の出力はセレクタ
３６のｂ端子に入力する。また、割り込み信号２７はこ
のセレクタ３６のａ端子に直接入力する。更に、３入力
アンドゲート３２には上記廃棄可能表示ビット２９と、
割り込み信号２７と、プロセッサの判断した廃棄決定信
号２８とが入力し、このアンドゲート３２の出力はセレ
クタ３６の端子ｃに入力される構成とされている。な
お、このセレクタ３６はプロセッサから出力される選択
信号３７によって、入力端子ａ、ｂ、ｃのいずれかの信
号を出力端子Ａに出力する構成となっている。

【００２５】このセレクタ３６の出力をこの実施例では
廃棄決定信号と呼ぶ。この廃棄決定信号は３入力アンド
ゲート３３に反転して入力する。また、転送要求信号２
０とカウンタ３４の出力３５とが同様に３入力アンドゲ
ート３３に入力する。なお、カウンタ３４の出力３５は
反転して入力する。このカウンタ３４は、転送要求信号
２０が３回アサートされたとき、出力３５をアサートす
る。

【００２６】具体的には、転送要求信号２０はフレーム
の１バイト毎に有効になる。そして、この回路では最初
の２バイトの信号を、即ちアドレスフィールド部分の信
号を処理している間、転送要求信号２０がアンドゲート
３３を通じて転送処理部に伝わらないようにしておく。
そして、輻輳が発生せず、しかも転送要求信号２０が３
回目、つまり３バイト目のデータ転送のためにアサート
されると、カウンタ３４の出力はロウレベルとなり、セ
レクタ３６の出力もロウレベルとなることから３入力ア
ンドゲート３３は開放され、転送要求信号２０が転送制
御部に向けて出力される。なお、図示していないが、こ
の３入力アンドゲート３３の出力は転送制御部に接続さ
れているものとする。

【００２７】次に、上記輻輳情報の処理について説明す
る。まず、図６に示した逆方向明示的輻輳通知ビット２
５と順方向明示的輻輳通知ビット２６のいずれかが有効
な場合には割り込み信号２７が有効となり、プロセッサ
に割り込みがかかる。これは既に図１で説明した通りで
あって、その動作は変わるところはない。一方、廃棄可
能表示ビット２９が有効になると、割り込み信号２７が
アンドゲート３１を介してセレクタ３６の端子ｂに入力
する。

【００２８】また、廃棄可能表示ビット２９が有効であ
って、割り込み信号２７も有効で、更にプロセッサから
入力する廃棄指示信号２８が有効となって入力すると、
３入力アンドゲート３２の出力が有効になり、これらが
セレクタ３６の端子ｃに入力する。受信されたフレーム
は輻輳状態の場合、その内容が信頼できなければ破棄さ
れる。例えば、非常に信頼性の高いことが要求される通
信が行われている場合、輻輳が発生すると同時に受信し
たフレームは全て破棄されるべきである。従って、この
ときは割り込み信号２７をセレクタ３６の端子ａに入力
し、これをそのままセレクタ３６の出力端子Ａから廃棄
決定信号として出力する。これによって、転送要求信号
２０はマスクされたままの状態となり、フレームが主記
憶装置に転送されない。

【００２９】また、アドレスフィールドには、受信した
フレームが他のフレームより優先して廃棄されることを
示す廃棄可能表示ビット２９が含められている。従っ
て、この情報が有効な場合には廃棄を決定し、無効な場
合には一応フレームを主記憶装置に転送し、プロセッサ
がその内容に応じて取捨選択するといった処理も可能で
ある。従って、このような取扱いをする場合には、セレ
クタ３６の端子ｂに入力した信号を廃棄決定信号として
選択し出力端子Ａに出力するといった制御が行われる。

【００３０】また、輻輳発生をプロセッサ側で認識した
としても、フレームの処理は、主記憶装置に転送された
内容を検討して行うか、あるいは、プロセッサ自身が非
常に高負荷の場合にはフレームを破棄し、低負荷の場合
にはフレームを取り入れるといった処理も可能である。
このような場合、図６の３入力アンドゲート３２にプロ
セッサの意志を伝えるための信号２８を入力し、セレク
タ３６の端子ｃに入力する信号を廃棄決定信号として選
択し出力端子Ａに出力すればよい。これらの入力端子
ａ、ｂ、ｃのいずれに入力する信号を廃棄決定信号とし
て選択するか最終的な決定はプロセッサから出力される
選択信号３７の内容による。これによって、上位のアプ
リケーションやシステムの重要性等を考慮した柔軟なフ
レーム廃棄処理が可能となる。

【００３１】また、ＤＭＡコントローラを動作させる場
合には、予め転送されるべきデータのバッファ格納アド
レスや転送先の主記憶装置格納アドレス、データ転送数
等を設定する。フレームを１回転送すればその都度書込
みアドレス等が更新されていく。しかしながら、本実施
例のように、アドレスフィールドの輻輳通知情報を認識
してフレームの転送が開始される前にフレームの転送を
阻止するような処置をとることによって、次に主記憶装
置に転送すべき正常なフレームを受信した場合に、ＤＭ
Ａコントローラを再設定する必要がなくなる。即ち、書
込み先のアドレス等が変化しないため、そのままの設定
で次のフレームについての処理が可能となる。従って、
プロセッサの無駄な処理を一部又は全部削減することも
可能となる。

【００３２】本発明は以上の実施例に限定されない。上
記のように輻輳情報から割り込み信号を生成する回路や
転送要求信号をフレームの廃棄決定信号により遮断する
ゲートの構成は、各種の論理ゲートを用いて自由に変形
が可能である。また、輻輳回避処理としては、上記のよ
うなフレームの廃棄の他、送受信ゲートの変更、その他
各種の手段が考えられる。アドレスフィールドを保持す
るための手段は上記のようなレジスタやゲート以外にメ
モリの一部を利用したり、その他情報処理装置で一般に
用いられている手段を採用することができる。

【００３３】

【発明の効果】以上説明した本発明の通信処理装置及び
その受信処理方法によれば、輻輳状態時にフレームを受
信した場合に、そのフレームを全て受信し終える前に輻
輳通知情報を認識し、一定の輻輳回避処理を実行するこ
とができるため、輻輳を最小限に抑え、ネットワークの
使用効率が高められる。また、輻輳状態時には受信用の
転送処理を起動せずにフレームを廃棄することができ、
無駄な転送動作を回避し、更に転送処理部再設定等の処
理を不要としてプロセッサの処理能力を高めることがで
きる。また、廃棄可能表示ビットやその他の輻輳通知情
報やプロセッサの処理状況等を考慮してフレームの廃棄
決定方法を任意に選択できるため、システムの最適な運
用が可能となる。

【図面の簡単な説明】

【図１】本発明の通信処理装置実施例を示すブロック図
である。

【図２】フレームリレープロトコル説明図である。

【図３】フレームフォーマット説明図である。

【図４】アドレスフィールドフォーマット説明図であ
る。

【図５】アドレスフィールドのパラメータ説明図であ
る。

【図６】本発明の変形例結線図である。

【符号の説明】

１ フレームリレー網 ３ フレームリレーインタフェース ４ プロセッサ ５ 主記憶装置 ６ アドレスフィールド保持部 ７ 制御カウンタ ８ 割り込み通知部 ９ 転送制御部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 フレームリレー網を介して高速パケット
   交換処理を実行するフレームリレーインタフェースを備
   えた通信処理装置において、 受信したフレームを主記憶装置に転送する転送制御部
   と、 前記転送制御部による転送制御前に、前記フレームのア
   ドレスフィールドを保持して輻輳通知情報を抽出するア
   ドレスフィールド保持部と、 前記輻輳通知情報からプロセッサに対する割り込み信号
   を生成する割り込み通知部とを備えたことを特徴とする
   通信処理装置。
2. 【請求項２】 フレームリレーインタフェースが転送制
   御部に向けて出力する転送要求信号を、プロセッサによ
   るフレームの廃棄決定信号により遮断するゲートを設け
   たことを特徴とする請求項１記載の通信処理装置。
3. 【請求項３】 フレームリレー網を介して高速パケット
   交換処理を行う場合に、 受信したフレームの主記憶装置への転送前に、当該フレ
   ームのアドレスフィールド部分を保持するとともに、 このアドレスフィールド部分に含まれ、ユーザに輻輳回
   避手順が必要であることを通知する輻輳通知情報を抽出
   して、 この輻輳通知情報により、プロセッサに割り込みを実行
   するための割り込み信号を生成し、 割り込みを受けたプロセッサは、受信したフレームの主
   記憶装置への転送前に、前記輻輳通知情報の内容に従っ
   て、輻輳回避処理を実行することを特徴とするフレーム
   リレー用信号の受信処理方法。
4. 【請求項４】 前記輻輳通知情報のうちの、順方向明示
   的輻輳通知ビットもしくは逆方向明示的輻輳通知ビット
   が有効なときプロセッサに割り込みを発生させることを
   特徴とする請求項３記載のフレームリレー用信号の受信
   処理方法。
5. 【請求項５】 前記輻輳通知情報のうちの、順方向明示
   的輻輳通知ビットもしくは逆方向明示的輻輳通知ビット
   が有効であって、かつ、廃棄可能表示ビットが有効なと
   きプロセッサに割り込みを発生させることを特徴とする
   請求項３記載のフレームリレー用信号の受信処理方法。
6. 【請求項６】 受信したフレームが廃棄可能かどうかを
   プロセッサが判断するまで、主記憶装置へのフレームの
   転送開始を保留し、廃棄する場合には、フレームの転送
   を中止することを特徴とする請求項３記載のフレームリ
   レー用信号の受信処理方法。