JPH0865528A - 色変換処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 少ない回路規模で実時間またはそれに準ずる
速度で、高精度の色変換を実現し、変換を繰り返すこと
により生ずる色ずれを低減することができる色変換処理
装置を得る。 【構成】 第１〜３の色信号で表わされる第１の３次元
色空間を第４〜６の色信号で表わされる第２の３次元色
空間に非線形変換した色信号を第７〜９の色信号で表わ
される第３の３次元色空間に非線形変換する装置におい
て、第４〜６の色信号を入力し、該入力信号を示す第３
の３次元色空間内の点の近傍の単位格子に位置する、ま
たは位置すると仮定した複数点の第７〜９の色信号を出
力する記憶手段１と、前記複数点の第７〜９の色信号か
ら補間信号を算出するための補間係数を生成する補間係
数生成手段２と、前記複数点の第７〜９の色信号と前記
補間係数により、第７〜９の色信号を補間する補間処理
手段１１〜１５と、補間された第７〜９の色信号の利得
を調整する利得調整手段２４を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、色変換処理装置に関す
るものである。

【０００２】

【従来の技術】図１３は従来の色変換処理装置及び色逆
変換処理装置を示すブロック回路図である。図におい
て、５１，５２は３次元ルックアップテーブル（以下、
ＬＵＴと記す）である。

【０００３】動作について説明する。カラーテレビジョ
ン方式には、NTSC(National Television System Commit
tee)方式、PAL(Phase Alternation by Line)方式、SECA
M(Sequential a Memoire) 方式があるが、例えばNTSC方
式におけるＲＧＢ色空間の信号を、CIE 1976 L^*a^*b^* 均
等知覚色空間の信号に変換する方法を以下に示す。CIE
1976 L^*a^*b^* 均等知覚色空間は、国際照明委員会（Comm
ission Internationale de l■Eclairage 略称 CIE）
が1976年に推奨した知覚的にほぼ均等な歩度をもつ色空
間である。まず、以下の（１），（２），（３）式に示
すように、NTSC方式のＲＧＢ信号をＸＹＺに変換する。 Ｘ＝0.6069Ｒ＋0.1739Ｇ＋0.2009Ｂ ……（１） Ｙ＝0.2991Ｒ＋0.5870Ｇ＋0.1139Ｂ ……（２） Ｚ＝0.0000Ｒ＋0.0660Ｇ＋1.1169Ｂ ……（３）

【０００４】NTSC方式における基準白色はＣ光源（色度
座標 x=0.3101,y=0.3163：相関色温度約6770K ）であ
り、Ｃ光源の三刺激値Ｘ₀Ｙ₀Ｚ₀はＹ₀を100 とすると
（４），（５），（６）式のようになる。 Ｘ₀＝98.072 ……（４） Ｙ₀＝100.000 ……（５） Ｚ₀＝118.225 ……（６）

【０００５】ＸＹＺから基準白色をＣ光源とするL^*a^*b^*
に変換する。 L^*＝116(Ｙ/Ｙ₀)^1/3-16 ：Ｙ/Ｙ₀> 0.008856 ……（７） L^*＝903.29(Ｙ/Ｙ₀) ：Ｙ/Ｙ₀<=0.008856 ……（８） a^*＝500(Ｘ’-Ｙ’) ……（９） b^*＝200(Ｙ’-Ｚ’) ……（１０） Ｘ’＝(Ｘ/Ｘ₀)^1/3 ：Ｘ/Ｘ₀> 0.008856 ……（１１） Ｘ’＝7.787(Ｘ/Ｘ₀)+16/116 ：Ｘ/Ｘ₀<=0.008856 ……（１２） Ｙ’＝(Ｙ/Ｙ₀)^1/3 ：Ｙ/Ｙ₀> 0.008856 ……（１３） Ｙ’＝7.787(Ｙ/Ｙ₀)+16/116 ：Ｙ/Ｙ₀<=0.008856 ……（１４） Ｚ’＝(Ｚ/Ｚ₀)^1/3 ：Ｚ/Ｚ₀> 0.008856 ……（１５） Ｚ’＝7.787(Ｚ/Ｚ₀)+16/116 ：Ｚ/Ｚ₀<=0.008856 ……（１６）

【０００６】（１）式から（１６）式の変換式により、
NTSC方式におけるＲＧＢ色空間の信号を、CIE 1976 L^*a
^*b^*均等知覚色空間の信号に非線形変換する。次に、CIE
1976 L^*a^*b^*均等知覚色空間をＲＧＢ色空間の信号に逆
変換する方法を以下に示す。まず、以下の（１７）式か
ら（２０）式に示すように、基準白色をＣ光源とするL^*
a^*b^*からＸＹＺに変換する。 Ｘ＝Ｘ₀{(L^*+16)/116+a^*/500}3 ……（１７） Ｙ＝Ｙ₀{(L^*+16)/116}3 ：L^*>=8.0 ……（１８） Ｙ＝Ｙ₀×L^*/903.29 ：L^*< 8.0 ……（１９） Ｚ＝Ｚ₀{(L^*+16)/116-b^*/200}3 ……（２０）

【０００７】ＸＹＺをNTSC方式のＲＧＢ信号に変換す
る。 Ｒ＝1.9106Ｘ−0.5335Ｙ−0.2893Ｚ ……（２１） Ｇ＝−0.9848Ｘ＋1.9983Ｙ−0.0266Ｚ ……（２２） Ｂ＝0.0582Ｘ−0.1181Ｙ＋0.8969Ｚ ……（２３）

【０００８】（１）式から（１６）式の変換式から全て
のＲ，Ｇ，Ｂに対するL^*,a^*,b^*を算出し、変換値を３次
元ＬＵＴ５１に記憶させる。また、（１７）式から（２
３）式の逆変換式からL^*,a^*,b^*に対する全てのＲ，Ｇ，
Ｂを算出し、変換値を３次元ＬＵＴ５２に記憶させる。
図１４に３次元ＬＵＴ５１の概念図を示す。３次元ＬＵ
Ｔ５１により、入力信号Ri,Gi,Biの格子点に位置する出
力信号L^*(Ri,Gi,Bi),a^*(Ri,Gi,Bi),b^*(Ri,Gi,Bi)が得ら
れる。図１５に３次元ＬＵＴ５２の概念図を示す。３次
元ＬＵＴ５２により、入力信号Li^*,ai^*,bi^* の格子点に
位置する出力信号Ｒ(Li^*,ai^*,bi^*),Ｇ(Li^*,ai^*,bi^*),Ｂ
(Li^*,ai^*,bi^*) が得られる。

【０００９】これらの正変換、逆変換に用いる３次元Ｌ
ＵＴの格子点数を多くするほど変換精度は高くなる。全
ての入力信号に対する出力信号をＬＵＴにより直接得る
方法をダイレクトマッピング法といい、ダイレクトマッ
ピング法を用いると、どの様な複雑な変換方法であって
も、高速かつ高精度の変換が可能となる。

【００１０】しかし、例えば入力信号Ｒ，Ｇ，Ｂ、出力
信号L^*,a^*,b^*を各々８ビットとすると、この正変換に用
いる３次元ＬＵＴ５１の容量は384 Ｍビットとなり、大
規模な記憶手段を必要とするため、実用的ではない。一
般には、入力信号の上位信号を用いてダイレクトマッピ
ング法により数個の近傍値を得、入力信号の下位信号を
用いて、数個の近傍値から出力信号を補間する方法が用
いられる。

【００１１】他の従来の技術について説明する。図１６
は「ITEJ Technical Report Vol.16%6,No.31,pp.25-3
0」 に示された他の従来の色変換処理装置を示すブロッ
ク回路図である。図において、５３は３次元ＬＵＴ、５
４は補間係数生成回路、５５から６２は乗算器、６３は
加算回路である。

【００１２】入力信号Ri,Gi,Biの上位信号Rn,Gn,Bnを３
次元ＬＵＴ５３に入力する。また、Ri,Gi,Biの下位信号
r,g,b を補間係数生成回路５４に入力する。３次元ＬＵ
Ｔ５３の出力d₀,d₁,d₂,d₃,d₄,d₅,d₆,d₇ を各々乗算器５
５，５６，５７，５８，５９，６０，６１，６２に入力
する。補間係数生成回路５４の出力w₀,w₁,w₂,w₃,w₄,w₅,
w₆,w₇ を各々乗算器５５，５６，５７，５８，５９，６
０，６１，６２に入力する。乗算器５５，５６，５７，
５８，５９，６０，６１，６２の出力を加算回路６３に
入力する。加算回路６３の出力の上位８ビット分ｄを得
る。ｄはd₀,d₁,d₂,d₃,d₄,d₅,d₆,d₇に各々w₀,w₁,w₂,w₃,w
₄,w₅,w₆,w₇を乗じて加え合わせ、補間係数を１に正規化
するために下位１５ビット分を切り捨てたものである。

【００１３】動作について説明する。入力信号Ri,Gi,Bi
を各々ｍビットの信号、入力信号Ri,Gi,Biの上位ｎビッ
ト分を各々Rn,Gn,Bnとする。ただし、ｍ＞ｎである。３
次元ＬＵＴ５３から入力信号Ri,Gi,Biの近傍８点の単位
立方格子(Rn,Gn,Bn),(Rn+Dn,Gn,Bn),(Rn+Dn,Gn,Bn+Dn),
(Rn,Gn,Bn+Dn),(Rn,Gn+Dn,Bn),(Rn+Dn,Gn+Dn,Bn),(Rn+D
n,Gn+Dn,Bn+Dn),(Rn,Gn+Dn,Bn+Dn)に位置するd₀,d₁,d₂,
d₃,d₄,d₅,d₆,d₇を得る。ただし、Dnは３次元ＬＵＴ５３
の単位立方格子の１辺の長さで2^m-nである。

【００１４】次に補間法について説明する。図１７に示
すように、入力信号Ri,Gi,Biの近傍８点の単位立方格子
に位置する出力信号をd₀,d₁,d₂,d₃,d₄,d₅,d₆,d₇ とす
る。入力信号Ri,Gi,Biの下位ｍ−ｎビット分を各々 r,
g,b、単位立方格子の一辺の長さをDnとする。入力信号R
i,Gi,Biを中心としてＲ軸方向、Ｇ軸方向、Ｂ軸方向の
３方向で８分割した直方体の体積を、各々w₀,w₁,w₂,w₃,
w₄,w₅,w₆,w₇ とする。入力信号Ri,Gi,Biに対する出力信
号ｄは、式（２４）のように補間される。 ｄ＝d₀w₀+d₁w₁+d₂w₂+d₃w₃+d₄w₄+d₅w₅+d₆w₆+d₇w₇ ……（２４） この補間法を用いて、L^*,a^*,b^*それぞれの補間を行な
う。

【００１５】逆変換についても同様である。図１８は色
逆変換処理装置を示すブロック回路図である。図におい
て、６５は３次元ＬＵＴ、６６は補間係数生成回路、６
７から７４は乗算器、７５は加算回路である。

【００１６】入力信号Li^*,ai^*,bi^*の上位信号Ln^*,an^*,b
n^*を３次元ＬＵＴ６５に入力する。また、Li^*,ai^*,bi^*
の下位信号l^*,a^*,b^* を補間係数生成回路６６に入力す
る。３次元ＬＵＴ６５の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇
を各々乗算器６７，６８，６９，７０，７１，７２，７
３，７４に入力する。補間係数生成回路６６の出力v₀,v
₁,v₂,v₃,v₄,v₅,v₆,v₇ を各々乗算器６７，６８，６９，
７０，７１，７２，７３，７４に入力する。乗算器６
７，６８，６９，７０，７１，７２，７３，７４の出力
を加算回路７５に入力する。加算回路７５の出力の上位
８ビット分ｐを得る。ｐはp₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇に
各々v₀,v₁,v₂,v₃,v₄,v₅,v₆,v₇を乗じて加え合わせ、補
間係数を１に正規化するために下位１５ビット分を切り
捨てたものである。

【００１７】動作について説明する。入力信号Li^*,ai^*,
bi^* を各々ｍビットの信号、入力信号Li^*,ai^*,bi^*の上
位ｎビット分を各々Ln^*,an^*,bn^*とする。ただし、ｍ＞
ｎである。３次元ＬＵＴ６５から入力信号Li^*,ai^*,bi^*
の近傍８点の単位立方格子(Ln^*,an^*,bn^*),(Ln^*,an^*+Dn,
bn^*),(Ln^*,an^*+Dn,bn^*+Dn),(Ln^*,an^*,bn^*+Dn),(Ln^*+Dn,
an^*,bn^*),(Ln^*+Dn,an^*+Dn,bn^*),(Ln^*+Dn,an^*+Dn,bn^*+D
n),(Ln^*+Dn,an^*,bn^*+Dn)に位置するp₀,p₁,p₂,p₃,p₄,p₅,
p₆,p₇ を得る。ただし、Dnは３次元ＬＵＴ６５の単位立
方格子の１辺の長さで2^m-nである。

【００１８】次に補間法について説明する。図１９に示
すように、入力信号Li^*,ai^*,bi^* の近傍８点の単位立方
格子に位置する出力信号をp₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇ と
する。入力信号Li^*,ai^*,bi^* の下位ｍ−ｎビット分を各
々l^*,a^*,b^*、単位立方格子の一辺の長さをDnとする。入
力信号Li^*,ai^*,bi^* を中心としてL^*軸方向、a^*軸方向、
b^*軸方向の３方向で８分割した直方体の体積を、各々
v₀,v₁,v₂,v₃,v₄,v₅,v₆,v₇とする。入力信号Li^*,ai^*,bi^*
に対する出力信号ｐは、式（２５）のように補間され
る。 ｐ＝p₀v₀+p₁v₁+p₂v₂+p₃v₃+p₄v₄+p₅v₅+p₆v₆+p₇v₇ ……（２５）

【００１９】

【発明が解決しようとする課題】従来の色変換処理装置
及び色逆変換処理装置は以上のように構成されているた
め、実時間またはそれに準ずる速度で色変換することは
可能であるが、以下の問題点があった。

【００２０】第１に、全ての入力信号に対する出力信号
をダイレクトマッピング法により得ると、高精度の変換
が可能であるが、大容量のＬＵＴを必要とする。

【００２１】第２に、ＬＵＴの容量を縮小するために、
入力信号の上位信号を用いてダイレクトマッピング法に
より数個の近傍値を得、入力信号の下位信号を用いて、
数個の近傍値から出力信号を補間する方法において、単
位立方格子８点を用いる８点補間では変換精度は高い
が、多くの乗算器を必要とし、回路規模が大きくなる。
また、６点補間、５点補間、４点補間など補間に用いる
データ数を減らして回路規模を小さくすると、乗算器の
数は少なくなるが変換精度も低くなる。

【００２２】本発明は上記のような問題点を解消するた
めになされたもので、少ない回路規模で実時間またはそ
れに準ずる速度で、高精度の色変換を実現し、変換を繰
り返すことにより生ずる色ずれを低減することができる
色変換処理装置を得ることを目的とする。

【００２３】

【課題を解決するための手段】本発明の請求項１に係る
色変換処理装置は、第１、第２、第３の色信号で表わさ
れる第１の３次元色空間を第４、第５、第６の色信号で
表わされる第２の３次元色空間に非線形変換した色信号
を第７、第８、第９の色信号で表わされる第３の３次元
色空間に非線形変換する色変換処理装置において、第
４、第５、第６の色信号を入力し、該入力信号を示す第
３の３次元色空間内の点の近傍の単位格子に位置する、
または位置すると仮定した複数点の第７、第８、第９の
色信号を出力する記憶手段と、前記複数点の第７、第
８、第９の色信号から補間信号を算出するための補間係
数を生成する補間係数生成手段と、前記複数点の第７、
第８、第９の色信号と前記補間係数により、第７、第
８、第９の色信号を補間する補間処理手段と、補間され
た第７、第８、第９の色信号の利得を調整する利得調整
手段を備えたものである。

【００２４】また、本発明の請求項２に係る色変換処理
装置は、第１、第２、第３の色信号で表わされる第１の
３次元色空間を第４、第５、第６の色信号で表わされる
第２の３次元色空間に非線形変換した色信号を第７、第
８、第９の色信号で表わされる第３の３次元色空間に非
線形変換する色変換処理装置において、第４、第５、第
６の色信号を各々ｍ（ｍは自然数）ビットのディジタル
信号として入力し、該入力信号を示す第３の３次元色空
間内の点の近傍の単位立方格子に位置する、または位置
すると仮定した８点の第７、第８、第９の色信号を出力
する記憶手段と、前記８点の第７、第８、第９の色信号
に乗ずるための補間係数を生成する補間係数生成手段
と、ｍビットの第５、第６の色信号を含み、第４の色信
号が上位ｎ（ｎは自然数でｍ＞ｎ）ビット分の場合の４
点の単位平面格子に位置する第７、第８、第９の色信号
に、各々前記補間係数を乗じて加え合わせた第１補間信
号を出力する手段と、同様にｍビットの第５、第６の色
信号を含み、第４の色信号が上位ｎビット分に１を加え
た場合の４点の単位平面格子に位置する第７、第８、第
９の色信号に、各々前記補間係数を乗じて加え合わせた
第２補間信号を出力する手段と、第１補間信号に２ⁿ か
ら下位ｍ−ｎビット分の第４の色信号を減じたものを乗
じて、第２補間信号に下位ｍ−ｎビット分の第４の色信
号を乗じたものを加えることにより、第７、第８、第９
の色信号を算出する補間処理手段と、補間された第７、
第８、第９の色信号の利得を調整する利得調整手段を備
えたものである。

【００２５】また、本発明の請求項３に係る色変換処理
装置は、第７、第８、第９の色信号で表わされる特定色
が、第１、第２、第３の色信号で表わされる特定色と一
致するように、第７、第８、第９の色信号の利得を調整
する利得調整手段を備えたものである。

【００２６】また、本発明の請求項４に係る色変換処理
装置は、第７、第８、第９の色信号で表わされる無彩色
が、第１、第２、第３の色信号で表わされる無彩色と一
致するように、第７、第８、第９の色信号の利得を調整
する利得調整手段を備えたものである。

【００２７】また、本発明の請求項５に係る色変換処理
装置は、第４、第５、第６の色信号が各々ｍビットのデ
ィジタル信号の場合、下位ｍ−ｎビット分の第５、第６
の色信号を中心として１辺が２^m-n ビットの単位平面
を、第５の色信号の軸方向と第６の色信号の軸方向で、
４分割した場合の４平面の面積を補間係数として出力す
る補間係数生成手段を備えたものである。

【００２８】また、本発明の請求項６に係る色変換処理
装置は、下位ｍ−ｎビット分の第５、第６の色信号を入
力して、補間信号の算出に必要な４つの補間係数を出力
する補間係数生成手段を４つの記憶手段で構成したもの
である。

【００２９】また、本発明の請求項７に係る色変換処理
装置は、下位ｍ−ｎビット分の第５、第６の色信号を入
力して、補間信号の算出に必要な４つの補間係数のうち
１つの補間係数を出力する記憶手段と、該記憶手段の出
力信号と複数の加算器及び複数のビットシフト回路から
他の３つの補間係数を算出する補間係数生成手段を備え
たものである。

【００３０】また、本発明の請求項８に係る色変換処理
装置は、入力第４、第５、第６の色信号に対する出力第
７、第８、第９の色信号を記憶する記憶手段の中央部の
単位立方格子の１辺を２^m-nとし、該記憶手段の端部の
単位立方格子の１辺を２^m-n+p（ｐは自然数でｎ＞ｐ）
としたものである。

【００３１】

【作用】本発明の請求項１に係る色変換処理装置の記憶
手段は、第４、第５、第６の色信号を入力し、該入力信
号を示す第３の３次元色空間内の点の近傍の単位格子に
位置する、または位置すると仮定した複数点の第７、第
８、第９の色信号を出力し、補間係数生成手段は、前記
複数点の第７、第８、第９の色信号から補間信号を算出
するための補間係数を生成し、補間処理手段は、前記複
数点の第７、第８、第９の色信号と前記補間係数によ
り、第７、第８、第９の色信号を補間し、利得調整手段
は、補間された第７、第８、第９の色信号の利得を調整
するため、実時間またはそれに準ずる速度で高精度の色
変換を実現し、さらに、異なる色空間に依存する画像入
出力機器の間で色変換を繰り返すことにより生ずる色ず
れを低減することが可能となる。

【００３２】また、本発明の請求項２に係る色変換処理
装置の記憶手段は、第４、第５、第６の色信号を各々ｍ
（ｍは自然数）ビットのディジタル信号として入力し、
該入力信号を示す第３の３次元色空間内の点の近傍の単
位立方格子に位置する、または位置すると仮定した８点
の第７、第８、第９の色信号を出力し、補間係数生成手
段は、前記８点の第７、第８、第９の色信号に乗ずるた
めの補間係数を生成し、第１補間信号を出力する手段
は、ｍビットの第５、第６の色信号を含み、第４の色信
号が上位ｎ（ｎは自然数でｍ＞ｎ）ビット分の場合の４
点の単位平面格子に位置する第７、第８、第９の色信号
に、各々前記補間係数を乗じて加え合わせた第１補間信
号を出力し、第２補間信号を出力する手段は、同様にｍ
ビットの第５、第６の色信号を含み、第４の色信号が上
位ｎビット分に１を加えた場合の４点の単位平面格子に
位置する第７、第８、第９の色信号に、各々前記補間係
数を乗じて加え合わせた第２補間信号を出力し、補間処
理手段は第１補間信号に２ⁿから下位ｍ−ｎビット分の
第４の色信号を減じたものを乗じて、第２補間信号に下
位ｍ−ｎビット分の第４の色信号を乗じたものを加える
ことにより、第７、第８、第９の色信号を算出し、利得
調整手段は、補間された第７、第８、第９の色信号の利
得を調整するため、少ない回路規模で実時間またはそれ
に準ずる速度で高精度の色変換を実現し、さらに、異な
る色空間に依存する画像入出力機器の間で色変換を繰り
返すことにより生ずる色ずれを低減することが可能とな
る。

【００３３】また、本発明の請求項３に係る色変換処理
装置の利得調整手段は、第７、第８、第９の色信号で表
わされる特定色が、第１、第２、第３の色信号で表わさ
れる特定色と一致するように、第７、第８、第９の色信
号の利得を調整するため、異なる色空間に依存する画像
入出力機器の間で色変換を繰り返しても、肌色など色再
現性を重視する特定色の色変換誤差を小さくすることが
可能となる。

【００３４】また、本発明の請求項４に係る色変換処理
装置の利得調整手段は、第７、第８、第９の色信号で表
わされる無彩色が、第１、第２、第３の色信号で表わさ
れる無彩色と一致するように、第７、第８、第９の色信
号の利得を調整するため、異なる色空間に依存する画像
入出力機器の間で色変換を繰り返しても、白バランスの
崩れを小さくすることが可能となる。

【００３５】また、本発明の請求項５に係る色変換処理
装置の補間係数生成手段は、第４、第５、第６の色信号
が各々ｍビットのディジタル信号の場合、下位ｍ−ｎビ
ット分の第５、第６の色信号を中心として１辺が２^m-n
ビットの単位平面を、第５の色信号の軸方向と第６の色
信号の軸方向で、４分割した場合の４平面の面積を補間
係数として出力するため、小容量の記憶手段と補間処理
手段により高精度の色変換を行なうことが可能となり、
回路規模を小さくすることが可能となる。

【００３６】また、本発明の請求項６に係る色変換処理
装置の補間係数生成手段は、下位ｍ−ｎビット分の第
５、第６の色信号を入力して、補間信号の算出に必要な
４つの補間係数を４つの記憶手段で構成したため、乗算
器の数を減らし、回路規模を小さくすることが可能とな
る。

【００３７】また、本発明の請求項７に係る色変換処理
装置の補間係数生成手段は、下位ｍ−ｎビット分の第
５、第６の色信号を入力して、記憶手段により補間信号
の算出に必要な４つの補間係数のうち１つの補間係数を
出力し、該記憶手段の出力信号と複数の加算器及び複数
のビットシフト回路から他の３つの補間係数を算出する
ため、乗算器の数を減らし、回路規模を小さくすること
が可能となる。

【００３８】また、本発明の請求項８に係る色変換処理
装置の記憶手段は、中央部の単位立方格子の１辺を２
^m-nとし、端部の単位立方格子の１辺を２^m-n+p（ｐは自
然数でｎ＞ｐ）としたため、記憶手段の容量に対する色
変換精度を向上させることが可能となる。

【００３９】

【実施例】

実施例１．図１は本発明の実施例１による色変換処理装
置を示すブロック回路図である。図において、１は３次
元ＬＵＴ、２は補間係数生成回路、３から１２は乗算
器、１３，１４は加算回路、１５は加算器、１６はビッ
ト反転回路、２４は利得制御回路である。

【００４０】入力信号Li^*,ai^*,bi^* の上位信号Ln^*,an^*,
bn^* を３次元ＬＵＴ１に入力する。また、ai^*,bi^* の下
位信号a^*,b^* を補間係数生成回路２に入力し、Li^* の下
位信号l^*をビット反転回路１６に入力する。３次元ＬＵ
Ｔ１の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を各々乗算器３，
４，５，６，７，８，９，１０に入力する。補間係数生
成回路２の出力T₀,T₁,T₂,T₃ を各々乗算器３，４，５，
６及び７，８，９，１０に入力する。乗算器３，４，
５，６の出力を加算回路１３に入力し、乗算器７，８，
９，１０の出力を加算回路１４に入力する。ビット反転
回路１６の出力及び加算回路１３の出力ptを乗算器１１
に入力し、Li^* の下位信号l^*及び加算回路１４の出力pt
■ を乗算器１２に入力する。この２つの乗算器１１，
１２の出力を加算器１５に入力し、出力の上位８ビット
分ｐを得る。出力信号ｐを利得制御回路２４に入力し、
出力p■を得る。

【００４１】動作について説明する。入力信号Li^*,ai^*,
bi^* を各々８ビットとする。入力信号Li^*,ai^*,bi^*の各
々上位３ビット分Ln^*,an^*,bn^*を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^*の近傍８点の単位立方格子(Ln
^*,an^*,bn^*),(Ln^*,an^*+Dn,bn^*),(Ln^*,an^*+Dn,bn^*+Dn),(L
n^*,an^*,bn^*+Dn),(Ln^*+Dn,an^*,bn^*),(Ln^*+Dn,an^*+Dn,b
n^*),(Ln^*+Dn,an^*+Dn,bn^*+Dn),(Ln^*+Dn,an^*,bn^*+Dn)に位
置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。ただ
し、Dnは３次元ＬＵＴ１の単位立方格子の１辺の長さで
2⁵である。

【００４２】また、入力信号ai^*,bi^*の各々下位５ビッ
ト分a^*,b^*を補間係数生成回路２に入力し、図２に示す
ような補間係数T₀,T₁,T₂,T₃ を得る。図２は、３次元Ｌ
ＵＴ１の単位立方格子の上面（p₄,p₅,p₆,p₇ 点から成る
単位平面）、下面（p₀,p₁,p₂,p₃点から成る単位平面）
及び、入力信号Li^* のL^*軸における位置を示したもので
ある。T₀,T₁,T₂,T₃ は入力信号ai^*,bi^* の下位５ビット
分のa^*,b^* に位置する点を中心として、１辺が2⁵ビット
の単位平面を、a^*軸方向とb^*軸方向で４分割した場合の
４平面に相当する補間係数である。 T₀＝(Dn-a^*)×(Dn-b^*) ……（２６） T₁＝a^*×(Dn-b^*) ……（２７） T₂＝a^*×b^* ……（２８） T₃＝(Dn-a^*)×b^* ……（２９）

【００４３】図３は補間係数生成回路２の構成を示すブ
ロック回路図である。図において、１８，１９はビット
反転回路、２０から２３は乗算器である。Dnは単位立方
格子の１辺の長さであるため、入力信号８ビットのうち
上位３ビット分を３次元ＬＵＴ１に入力する場合、Dn=2
⁵となる。したがって、Dn-rはrの全ビットを反転したも
のになる。同様にDn-bもb の全ビットを反転したものに
なる。上述したことを利用すると、ビット反転回路１
８，１９及び乗算器２０，２１，２２，２３により、式
（２６），（２７），（２８），（２９）の演算を実現
することができる。

【００４４】図１における乗算器３，４，５，６、加算
回路１３を用いて、第１補間信号ptを算出する。また、
乗算器７，８，９，１０、加算回路１４を用いて、第２
補間信号pt■を算出する。それぞれ、算出式は式（３
０），（３１）で表わされる。 pt＝p₀T₀+p₁T₁+p₂T₂+p₃T₃ ……（３０） pt■＝p₄T₀+p₅T₁+p₆T₂+p₇T₃ ……（３１） （３０），（３１）式では、各格子点の信号に、入力信
号ai^*,bi^* を中心として点対称に位置する面積を、それ
ぞれ補間係数として掛け合わせることにより、a^*,b^* 平
面における２つの補間信号を算出している。この２つの
補間信号pt,pt■をさらにL^*軸で補間することにより、
３次元補間を実現する。単位立方格子の１辺の長さをDn
とすると、出力信号ｐは式（３２）のように算出され
る。 ｐ＝{pt■×l^*+pt×(Dn-l^*)}/Dn³ ……（３２）

【００４５】ただし、l^*は入力信号Li^* の下位５ビット
分であり、Dn³ で割っているのは、補間係数を１に正規
化するためである。ここで、Dn³は2¹⁵となるため、実際
には１５ビット分桁下げすることにより算出できる。式
（３２）の演算を乗算器１１，１２、加算器１５、ビッ
ト反転回路１６で実現する。入力信号Li^* の下位５ビッ
ト分l^*を乗算器１２とビット反転回路１６に入力する。
第１補間信号pt、第２補間信号pt■ を各々乗算器１
１，１２に入力する。乗算器１１，１２の出力信号を加
算器１５に入力し、出力の上位８ビット分ｐを得る。ｐ
はp₀,p₁,p₂,p₃,p₄, p₅,p₆,p₇に各々補間係数を乗じて加
え合わせ、さらに、補間係数を１に正規化するために下
位１５ビット分を切り捨てたものである。同様の演算方
法によりＲ，Ｇ，Ｂの補間処理を行なう。

【００４６】利得制御回路２４の動作について説明す
る。例えば、コンピュータ（Ｒ，Ｇ，Ｂ信号で表わされ
る３次元色空間）からカラープリンタ（シアンCy、マジ
ェンタMg、イエローYeで表わされる３次元色空間）に色
情報を伝送する場合、色変換により生ずる色ずれを少な
くするために、補間信号Cy,Mg,Yeに各々係数Ck,Mk,Ykを
乗ずる。 Cy■＝Cy×Ck ……（３３） Mg■＝Mg×Mk ……（３４） Ye■＝Ye×Yk ……（３５） 上式における係数Mk,Ck,Ykについて説明する。例えば、
ＲＧＢ色空間からCIE 1976 L^*a^*b^* 均等知覚色空間に一
度変換した後、ＣＭＹ色空間に変換する場合、ＲＧＢ色
空間におけるR₁=G₁=B₁=50 ％のグレーに対応するＣＭＹ
色空間のCy₁,Mg₁,Ye₁ が、これらの変換を経てCy₂,Mg₂,
Ye₂ になったとする。このCy₂,Mg₂,Ye₂ がCy₁,Mg₁,Ye₁
となるように係数Ck,Mk,Ykを設定する。 Ck＝Cy₁/Cy₂ ……（３６） Mk＝Mg₁/Mg₂ ……（３７） Yk＝Ye₁/Ye₂ ……（３８） 式（３３），（３４），（３５）に示す演算を利得制御
回路２４で行う。伝送前の色空間にしたがって制御信号
Csp を変化させ、上記３つの係数の値を変化させること
により、どのような色空間からの色変換であっても色ず
れを少なくすることが可能となる。

【００４７】実施例２．図４は、本発明の実施例２によ
る色変換処理装置を示すブロック回路図である。図にお
いて、図１と同一部分には同一符号を付し、説明を省略
する。

【００４８】入力信号Li^*,ai^*,bi^* の上位信号Ln^*,an^*,
bn^* を３次元ＬＵＴ１に入力する。また、ai^*,bi^* の下
位信号a^*,b^* を補間係数生成回路２に入力し、Li^* の下
位信号l^*をビット反転回路１６に入力する。３次元ＬＵ
Ｔ１の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を各々乗算器３，
４，５，６，７，８，９，１０に入力する。補間係数生
成回路２の出力T₀,T₁,T₂,T₃ を各々乗算器３，４，５，
６及び７，８，９，１０に入力する。乗算器３，４，
５，６の出力を加算回路１３に入力し、乗算器７，８，
９，１０の出力を加算回路１４に入力する。ビット反転
回路１６の出力及び加算回路１３の出力ptを乗算器１１
に入力し、Li^* の下位信号l^*及び加算回路１４の出力pt
■ を乗算器１２に入力する。この２つの乗算器１１，
１２の出力を加算器１５に入力し、出力の上位８ビット
分ｐを得る。

【００４９】動作について説明する。入力信号Li^*,ai^*,
bi^* を各々８ビットとする。入力信号Li^*,ai^*,bi^* の各
々上位３ビット分Ln^*,an^*,bn^* を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^* の近傍８点の単位立方格子に
位置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。

【００５０】３次元ＬＵＴ１の出力信号は、入力Ln^*,an
^*,bn^* に対応する出力Ｒ，Ｇ，Ｂに各々係数Rk,Gk,Bkを
乗じたR■,G■,B■である。 R■＝Ｒ×Rk ……（３９） G■＝Ｇ×Gk ……（４０） B■＝Ｂ×Bk ……（４１） 上式における係数Rk,Gk,Bkについて説明する。例えば、
ＲＧＢ色空間からCIE 1976 L^*a^*b^* 均等知覚色空間に変
換し、ＲＧＢ色空間に逆変換する場合、元のＲＧＢ色空
間における R₁=G₁=B₁=50％のグレーが、変換、逆変換を
経てR₂,G₂,B₂になったとする。このR₂,G₂,B₂がR₁,G₁,B₁
となるように係数Rk,Gk,Bkを設定する。 Rk＝R₁/R₂ ……（４２） Gk＝G₁/G₂ ……（４３） Bk＝B₁/B₂ ……（４４） このような係数を乗じた変換値を３次元ＬＵＴ１に格納
する。

【００５１】また、入力信号ai^*,bi^* の各々下位５ビッ
ト分a^*,b^* を補間係数生成回路２に入力し、補間係数
T₀,T₁,T₂,T₃ を得る。乗算器３，４，５，６、加算回路
１３を用いて、第１補間信号ptを算出する。また、乗算
器７，８，９，１０、加算回路１４を用いて、第２補間
信号pt■ を算出する。この２つの補間信号pt,pt■をさ
らにL^*軸で補間することにより、３次元補間を実現す
る。第１補間信号pt、第２補間信号pt■ を各々乗算器
１１，１２に入力する。乗算器１１，１２の出力信号を
加算器１５に入力し、出力の上位８ビット分ｐを得る。
ｐはp₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇ に各々補間係数を乗じて
加え合わせ、さらに、補間係数を１に正規化するために
下位１５ビット分を切り捨てたものである。同様の演算
方法によりＲ，Ｇ，Ｂの補間処理を行なう。

【００５２】実施例３．本発明の実施例３による色変換
処理装置の構成は、図１と同様であり、補間係数生成回
路２における信号処理が異なる。

【００５３】動作について説明する。入力信号Li^*,ai^*,
bi^* を各々８ビットとする。入力信号Li^*,ai^*,bi^* の各
々上位３ビット分Ln^*,an^*,bn^* を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^* の近傍８点の単位立方格子に
位置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。ま
た、入力信号ai^*,bi^* の各々下位５ビット分a^*,b^*を補
間係数生成回路２に入力し、図２に示すような面積に相
当する補間係数T₀,T₁,T₂,T₃ を得る。

【００５４】図５は本実施例における補間係数生成回路
２の構成を示す図である。図において、２５，２６，２
７，２８は乗算回路、２９，３０はビット反転回路であ
る。乗算回路２５，２６，２７，２８は入力a^*,b^* に対
して、式（２６），（２７），（２８），（２９）に示
すT₀,T₁,T₂,T₃ を出力する。入力a^*,b^* は共に５ビッ
ト、出力T₀,T₁,T₂,T₃ は１０ビットであるから、乗算回
路２５，２６，２７，２８をＬＵＴで構成すると総容量
は40ｋビットとなる。この容量では、乗算器４つを用い
る方が回路規模は小さい。そこで、入力信号を上位信号
と下位信号に分割して掛け算することによりＬＵＴの縮
小を行なう。式（４５），（４６）に示すように、入力
a^*,b^* を上位信号a_H ^*,b_H ^* と下位信号a_L ^*,b_L ^* に分ける
と、T₂は式（４７）のように表わされる。 a^*＝a_H ^*×2^K+a_L ^* ……（４５） b^*＝b_H ^*×2^K+b_L ^* ……（４６） T₂＝a^*×b^* ＝a_H ^*b_H ^*×2^2K+(a_H ^*b_L ^*+a_L ^*b_H ^*)×2^K+a_L ^*b_L ^* ……（４７） a^*,b^*は各々５ビットの信号であるから、Ｋを３とし
て、a^*,b^*を上位２ビットと下位３ビットに分割する。
その結果、入力３ビット、出力６ビットのＬＵＴが１６
個必要となるが、容量は6kビットに縮小できる。式（４
７）からも明らかなように、加算器が全部で１２個必要
となるが、回路規模は乗算器４つを用いるよりも小さく
なる。

【００５５】図６は式（４７）を実現する乗算回路２７
の構成を示す図である。図において、３１，３２，３
３，３４は入力３ビットに対して６ビットの乗算結果を
出力するＬＵＴ、３５，３６，３７は加算器、３８は６
ビットシフト回路、３９は３ビットシフト回路である。
ＬＵＴ３１，３２，３３，３４により、a_H ^*b_H ^*,a_L ^*b_H ^*,
a_H ^*b_L ^*,a_L ^*b_L ^* を算出する。加算器３５により、a_L ^*b_H ^*
+a_H ^*b_L ^* を算出し、６ビットシフト回路３８によりa_H ^*b
_H ^*を６ビット分桁上げして、３ビットシフト回路３９に
よりa_L ^*b_H ^*+a_H ^*b_L ^* を３ビット分桁上げして、これらの
信号を加算器３６，３７により加算して、T₂を算出す
る。乗算回路２５，２６，２８も同様な回路構成で構成
できる。

【００５６】図１において、補間係数生成回路２の出力
T₀,T₁,T₂,T₃ を、それぞれ乗算器３，４，５，６及び乗
算器７，８，９，１０に入力し、これらの乗算器の出力
を、それぞれ加算回路１３，１４に入力して、第１補間
信号pt及び第２補間信号pt■を算出する。この２つの補
間信号を、式（３２）に示すようにL^*軸で補間すること
により３次元補間を行ない、出力信号ｐを得る。同様の
演算方法によりＲ，Ｇ，Ｂそれぞれの補間処理を行な
う。

【００５７】実施例４．本発明の実施例４による色変換
処理装置の構成は、図１と同様であり、補間係数生成回
路２における信号処理が異なる。

【００５８】動作について説明する。入力信号Li^*,ai^*,
bi^* を各々８ビットとする。入力信号Li^*,ai^*,bi^* の各
々上位３ビット分Ln^*,an^*,bn^* を３次元ＬＵＴ１に入力
し、入力信号Li^*,ai^*,bi^* の近傍８点の単位立方格子に
位置する出力信号p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇を得る。ま
た、入力信号ai^*,bi^* の各々下位５ビット分a^*,b^* を補
間係数生成回路２に入力し、図２に示すような面積に相
当する補間係数T₀,T₁,T₂,T₃ を得る。式（２８）で算出
される補間係数T₂だけを乗算回路２７から得、他の補間
係数T₀,T₁,T₃は式（４８），（４９），（５０）に示す
ようにT₂を用いて算出する。Dnは2⁵であるため、式（４
８），（４９），（５０）は加算器とビットシフト回路
の組み合わせで実現できる。 T₀＝(Dn-a^*)×(Dn-b^*) ＝Dn²-(a^*+b^*)×Dn+T₂ ……（４８） T₁＝a^*×(Dn-b^*) ＝a^*×Dn-T₂ ……（４９） T₃＝(Dn-a^*)×b^* ＝b^*×Dn-T₂ ……（５０）

【００５９】図７は本実施例における補間係数生成回路
２の構成を示す図である。図において、４０，４１，４
２は５ビットシフト回路、４３，４４，４５，４６，４
７は加算器である。乗算回路２７により補間係数T₂を算
出する。a^*を５ビットシフト回路４０に入力して、出力
a^*×2⁵を得、加算器４３によりa^*×2⁵からT₂を減じて補
間係数T1を得る。同様に５ビットシフト回路４１と加算
器４４により補間係数T₃を得る。また、a^*とb^*を加算器
４７により加算したものを５ビットシフト回路４２に入
力し、(a^*+b^*)×2⁵を得、2¹⁰とT₂を加算器４５により加
算し、加算器４６により、この加算器４５の出力から(a
^*+b^*)×2⁵ を減じて補間係数T₀を得る。乗算器４つを使
用する場合に比べて、上記のような演算方法では、補間
係数生成回路２を総容量 1.5ｋビットのＬＵＴと、加算
器８個で実現でき、回路規模を縮小することが可能とな
る。

【００６０】図１において、補間係数生成回路２の出力
T₀,T₁,T₂,T₃ を、それぞれ乗算器３，４，５，６及び乗
算器７，８，９，１０に入力し、これらの乗算器の出力
を、それぞれ加算回路１３，１４に入力して、第１補間
信号pt及び第２補間信号pt■を算出する。この２つの補
間信号を、式（３２）に示すようにL^*軸で補間すること
により３次元補間を行ない、出力信号ｐを得る。同様の
演算方法によりＲ，Ｇ，Ｂそれぞれの補間処理を行な
う。

【００６１】実施例５．図８は本発明の実施例５による
色変換処理装置を示すブロック回路図である。図におい
て、図１と同一部分には同一符号を付し、説明を省略す
る。４８はL^*軸用ＬＵＴ、４９はa^*軸用ＬＵＴ、５０は
b^*軸用ＬＵＴであり、３次元ＬＵＴ１の構成が図１とは
異なる。

【００６２】入力信号Li^*,ai^*,bi^* を各々L^*軸用ＬＵＴ
４８、a^*軸用ＬＵＴ４９、b^*軸用ＬＵＴ５０に入力し、
出力Li^*■,ai^*■,bi^*■を得る。この出力信号Li^*■,ai^*
■,bi^*■を３次元ＬＵＴ１に入力する。また、ai^*,bi^*
の下位信号a^*,b^* を補間係数生成回路２に入力し、Li^*
の下位信号l^*をビット反転回路１６に入力する。３次元
ＬＵＴ１の出力p₀,p₁,p₂,p₃,p₄,p₅,p₆,p₇ を各々乗算器
３，４，５，６，７，８，９，１０に入力する。補間係
数生成回路２の出力T₀,T₁,T₂,T₃ を各々乗算器３，４，
５，６及び７，８，９，１０に入力する。乗算器３，
４，５，６の出力を加算回路１３に入力し、乗算器７，
８，９，１０の出力を加算回路１４に入力する。ビット
反転回路１６の出力及び加算回路１３の出力ptを乗算器
１１に入力し、Li^* の下位信号l^*及び加算回路１４の出
力pt■ を乗算器１２に入力する。この２つの乗算器１
１，１２の出力を加算器１５に入力し、出力の上位８ビ
ット分ｐを得る。

【００６３】逆変換は正変換されたCIE 1976 L^*a^*b^* 均
等知覚色空間を元のＲＧＢ色空間に戻す必要があり、元
のＲＧＢ色空間を完全に含む逆変換用の３次元ＬＵＴを
必要とする。そのために、この逆変換用の３次元ＬＵＴ
の変換値には負のＲ，Ｇ，Ｂ（実際には存在しない虚
色）や、最大値をこえたＲ，Ｇ，Ｂが含まれる。

【００６４】例えば、元のNTSC方式のＲＧＢ色空間に対
するL^*,a^*,b^*の各々最大値から最小値を入力とする３次
元ＬＵＴを考える。各軸の最小値から最大値までの格子
点数を33個に均等に分割すると、３次元ＬＵＴの全格子
点数は 35937点になるが、元のNTSC方式のＲＧＢ色空間
に戻る格子点数は8357点である。残りの 27580点は負の
Ｒ，Ｇ，Ｂか最大値をこえたＲ，Ｇ，Ｂを出力する点で
ある。

【００６５】このような元のNTSC方式のＲＧＢ色空間に
存在しない部分の変換値は直接使用されることはなく、
入力値に対する３次元ＬＵＴの格子点数が十分多い場合
には、補間に使用される可能性も非常に低くなる。した
がって、負のＲ，Ｇ，Ｂ、最大値をこえたＲ，Ｇ，Ｂが
含まれる部分の格子点数だけを少なくしても色変換精度
は大して低下しないといえる。このような元のNTSC方式
のＲＧＢ色空間に存在しない色はL^*,a^*,b^*が各々最大値
または最小値に近い部分に多く存在し、これらの領域の
格子点数だけを減らして線形補間により出力値を算出す
ることにより、３次元ＬＵＴの容量に対する色変換精度
を向上させることが可能となる。

【００６６】８ビットの入力信号Li^*,ai^*,bi^* を各々L^*
軸用ＬＵＴ４８、a^*軸用ＬＵＴ４９、b^*軸用ＬＵＴ５０
に入力する。これら３つのＬＵＴは、各々の入力信号が
0から63の間及び 192から255 の間の場合は入力信号を
32毎に、また入力信号が64から191 の間の場合は入力信
号を16毎に分割した場合の先頭からの順番を出力する。
つまり、入力信号Li^*,ai^*,bi^*（入力が0,32,64,80,96,1
12,128,144,160,176,192,224,255毎に、出力を0,1,2,3,
4,5,6,7,8,9,10,11,12とする）をLi^*■,ai^*■, bi^*■に
して３次元ＬＵＴ１に入力し、変換値を得る。このよう
に、３次元ＬＵＴ１の端部の格子点数を中心部の半分に
する。

【００６７】CIE 1976 L^*a^*b^* 均等知覚色空間から元の
NTSC方式のＲＧＢ色空間に逆変換する３次元ＬＵＴ１の
概念図を図９に示す。図９における３次元ＬＵＴ１の中
央部の単位立方格子の１辺は2⁴、端部の単位立方格子の
１辺は2⁵であり、中央部の変換値を多く、端部の変換値
を少なくしている。他の信号処理については、実施例１
と同様であり、補間係数の生成及び補間処理はL^*,a^*,b^*
の下位信号l^*,a^*,b^*を用いて行なう。このような逆変換
用の３次元ＬＵＴを用いることにより、記憶容量に対す
る色変換精度を向上させることが可能となる。

【００６８】上記実施例１では、入力信号をｍビットの
Li^*信号、 ai^*信号、 bi^*信号とする場合、下位ｍ−ｎ
ビット分のa^*信号、b^*信号を中心として、１辺が2^m-nビ
ットの単位平面を、a^*信号の軸方向とb^*信号の軸方向で
４分割した場合の４平面の面積を補間係数としたが、変
換前の色空間と変換後の色空間の変換特性を考慮した他
の補間係数であってもよい。

【００６９】上記実施例１では、ＲＧＢ色空間から一
度、CIE 1976 L^*a^*b^* 均等知覚色空間に変換した後、CI
E 1976 L^*a^*b^* 均等知覚色空間で色情報を伝送し、ＣＭ
Ｙ色空間にに変換する方法を示したが、他の色空間の変
換であってもよい。

【００７０】上記実施例における記憶手段及びＬＵＴ
は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Acc
ess Memory）などの半導体素子で構成してもよいし、他
の高速な記憶手段で構成してもよい。また、上記実施例
ではＲＧＢ色空間からCIE 1976L^*a^*b^* 均等知覚色空間
への変換法、CIE 1976 L^*a^*b^* 均等知覚色空間からＲＧ
Ｂ色空間への逆変換法を示したが、他の色空間の変換で
あってもよい。

【００７１】

【発明の効果】本発明は、映像情報を一方の画像入出力
機器に依存する色空間から他方の画像入出力機器に依存
する色空間に変換するものであって、以下の効果が得ら
れる。

【００７２】本発明の請求項１記載の色変換処理装置に
よれば、実時間またはそれに準ずる速度で、高精度の色
変換を実現し、変換を繰り返すことにより生ずる色ずれ
を低減することが可能となる。色空間Ａに依存する画像
入出力機器から、色空間Ｂに依存する画像入出力機器へ
と色情報を伝送する場合、色空間Ａから標準色空間に変
換した後、標準色空間で色情報を伝送し、色空間Ｂに変
換する方法が考えられる。このように色情報を標準色空
間で伝送すると、機器に依存する色空間で伝送する場合
に発生する様々の弊害が生じない。この色空間Ａが、ど
のような色空間であるのかという情報を、色情報と同時
に伝送して、利得調整回路２４に入力する。利得調整回
路２４は、その情報により補間信号に乗ずる係数を変化
させるため、どのような色空間からの変換であっても、
色ずれの少ない高精度の色変換が可能となる。色空間
Ａ，Ｂが特に決められていない場合には上記のような利
得調整回路２４が必要であるが、特定の色空間の間で色
変換が行われる場合には、実施例２に記したように３次
元ＬＵＴに利得調整後の変換値を記憶させれば、利得調
整回路２４を必要としない。

【００７３】また、本発明の請求項２記載の色変換処理
装置によれば、少ない回路規模で実時間またはそれに準
ずる速度で、高精度の色変換を実現し、変換を繰り返す
ことにより生ずる色ずれを低減することが可能となる。
格子点数を 729点、変換値を８ビット、CIE 1976 L^*a^*b
^* 均等知覚色空間の基準光源をＣ光源とする正変換用の
３次元ＬＵＴ、及び逆変換用の３次元ＬＵＴを用い、画
像シミュレーションを行なった。評価に用いた画像は、
ITE Color Matching Chart(a girl with carnation) を
ビデオカメラを用いてワークステーションに取り込んだ
画像である。評価には、ＲＧＢからL^*a^*b^*に正変換した
後、L^*a^*b^*からＲＧＢに逆変換した処理画像と原画との
色差を用いた。なお、色差はＲＧＢ色空間ではなく、CI
E 1976 L^*a^*b^* 均等知覚色空間で算出した。従来の方法
である８点補間の色差は1.24、６点補間の色差は1.34、
５点補間の色差は2.23、４点補間の色差は1.33、補間処
理しない場合の色差は 27.43となった。本発明によると
色差は0.72となり、色変換精度は最も良好になった。ま
た、正変換した画像を逆変換して元の色空間に戻すこと
を伝送１回分とみなすと、伝送１０回分では８点補間の
色差は9.94、６点補間の色差は10.63、５点補間の色差
は10.48、４点補間の色差は7.76となった。本発明によ
ると色差は2.89となり、他の方法に比較して最も色変換
誤差の小さい画像が得られた。さらに、図１０に示すよ
うなＲＧＢが等しく、階調が連続的に変化するランプ関
数を原画として、８点補間と本発明による方法（上記の
条件）の両方でシミュレーションを行なった。図１１が
８点補間の方法を用いて伝送を１０回繰り返した場合の
処理画像の出力値であり、図１２が本発明を用いて伝送
を１０回繰り返した場合の処理画像の出力値である。こ
れらの結果からも明らかなように、従来の方式では、伝
送を繰り返すことにより生ずる色ずれが顕著になるが、
本発明では、伝送を繰り返すことにより生ずる色ずれは
低減されている。以上のことから、本発明は高精度の色
変換方式であるといえる。

【００７４】また、本発明の請求項３記載の色変換処理
装置によれば、色変換で生ずる元の色と変換後の色との
色差は、１回の色変換では問題のない程度のものであっ
ても、変換回数を重ねると色差が大きくなり、画質に影
響を与える。本発明では、変換後の特定色が変換前の特
定色と一致するように利得を調整するため、異なる色空
間に依存する画像入出力機器の間で色変換を繰り返して
も、肌色など色再現性を重視する特定色の色変換誤差を
小さくすることが可能となる。

【００７５】また、本発明の請求項４記載の色変換処理
装置によれば、色変換で生ずる元の色と変換後の色との
色差は、１回の色変換では問題のない程度のものであっ
ても、変換回数を重ねると色差が大きくなり、画質に影
響を与える。本発明では、変換後の無彩色が変換前の無
彩色と一致するように利得を調整するため、異なる色空
間に依存する画像入出力機器の間で色変換を繰り返して
も、白バランスの崩れを小さくすることが可能となる。

【００７６】また、本発明の請求項５記載の色変換処理
装置によれば、小容量の記憶手段と補間処理手段により
色変換を行なうため、例えば入力信号を８ビットのディ
ジタル信号として、記憶手段には入力信号の上位３ビッ
トを入力し、入力信号の下位５ビットで補間処理を行な
う場合、従来の補間方法では７２個必要であった乗算器
を３０個に減らすことができ、回路規模を縮小すること
が可能となる。

【００７７】また、本発明の請求項６記載の色変換処理
装置によれば、例えば５ビットの信号の乗算を 384ビッ
トのＬＵＴ４個とビットシフト回路２個と加算器３個で
実現でき、補間信号生成に必要な乗算器４個を総容量 6
ｋビットのＬＵＴとビットシフト回路８個と加算器１２
個で実現できるため、回路規模を縮小することが可能と
なる。

【００７８】また、本発明の請求項７記載の色変換処理
装置によれば、補間係数生成回路２を複数のＬＵＴと複
数のビットシフト回路と複数の加算器で実現でき、補間
係数生成回路２を総容量 1.5ｋビットのＬＵＴとビット
シフト回路５個と加算器８個で実現できるため、回路規
模を縮小することが可能となる。

【００７９】また、本発明の請求項８記載の色変換処理
装置によれば、CIE 1976 L^*a^*b^* 均等知覚色空間からＲ
ＧＢ色空間に逆変換するために用いる第２記憶手段の中
央部の変換値よりも端部の変換値を少なくすることによ
り、第２記憶手段の記憶容量に対する色変換精度を向上
させることが可能となる。

【図面の簡単な説明】

【図１】 実施例１，３，４における色変換処理装置を
示すブロック回路図である。

【図２】 実施例１，３，４の色変換処理装置における
補間方法を示す図である。

【図３】 実施例１における補間係数生成回路２の構成
を示す図である。

【図４】 実施例２における色変換処理装置を示すブロ
ック回路図である。

【図５】 実施例３における補間係数生成回路２の構成
を示す図である。

【図６】 実施例３における乗算回路２７の構成を示す
図である。

【図７】 実施例４における補間係数生成回路２の構成
を示す図である。

【図８】 実施例５における色変換処理装置を示すブロ
ック回路図である。

【図９】 実施例５における３次元ＬＵＴ１の概念図を
示す図である。

【図１０】 ＲＧＢが等しく、連続的に階調が変化する
ランプ関数の出力値を示す図である。

【図１１】 図１０のランプ関数を原画として、従来の
方式で変換、逆変換を１０回ずつ繰り返した処理画像の
出力値を示す図である。

【図１２】 図１０のランプ関数を原画として、本発明
の色変換方式で変換、逆変換を１０回ずつ繰り返した処
理画像の出力値を示す図である。

【図１３】 従来の色変換処理装置及び色逆変換処理装
置を示すブロック回路図である。

【図１４】 ３次元ＬＵＴ５１の概念図を示す図であ
る。

【図１５】 ３次元ＬＵＴ５２の概念図を示す図であ
る。

【図１６】 他の従来の色変換処理装置を示すブロック
回路図である。

【図１７】 従来の色変換処理装置における補間方法を
示す図である。

【図１８】 従来の色逆変換処理装置を示すブロック回
路図である。

【図１９】 従来の色逆変換処理装置における補間方法
を示す図である。

【符号の説明】

１，５１，５２，５３，６５ ３次元ＬＵＴ、２，５
４，６６ 補間係数生成回路、３〜１２，２０〜２３，
５５〜６２，６７〜７４ 乗算器、１３，１４，６３，
７５ 加算回路、１５，３５〜３７，４３〜４７ 加算
器、１６，１８，１９，２９，３０ ビット反転回路、
２４ 利得制御回路、２５〜２８ 乗算回路、３１〜３
４ ＬＵＴ、３８ ６ビットシフト回路、３９ ３ビッ
トシフト回路、４０〜４２ ５ビットシフト回路、４８
L^*軸用ＬＵＴ、４９ a^*軸用ＬＵＴ、５０ b^*軸用Ｌ
ＵＴ。

【手続補正書】

【提出日】平成７年１月１２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正内容】

【０００６】（１）式から（１６）式の変換式により、
NTSC方式におけるＲＧＢ色空間の信号を、CIE 1976 L^*a
^*b^*均等知覚色空間の信号に非線形変換する。次に、CIE
1976 L^*a^*b^*均等知覚色空間をＲＧＢ色空間の信号に逆
変換する方法を以下に示す。まず、以下の（１７）式か
ら（２０）式に示すように、基準白色をＣ光源とするL^*
a^*b^*からＸＹＺに変換する。 Ｘ＝Ｘ₀{(L^*+16)/116+a^*/500 ³ ……（１７） Ｙ＝Ｙ₀{(L^*+16)/116} ³ ：L^*>=8.0 ……（１８） Ｙ＝Ｙ₀×L^*/903.29 ：L^*< 8.0 ……（１９） Ｚ＝Ｚ₀{(L^*+16)/116-b^*/200} ³ ……（２０）

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】他の従来の技術について説明する。図１６
は「ITEJ Technical Report Vol.16,No.31,pp.25-30」
に示された他の従来の色変換処理装置を示すブロック回
路図である。図において、５３は３次元ＬＵＴ、５４は
補間係数生成回路、５５から６２は乗算器、６３は加算
回路である。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００４４

【補正方法】変更

【補正内容】

【００４４】図１における乗算器３，４，５，６、加算
回路１３を用いて、第１補間信号ptを算出する。また、
乗算器７，８，９，１０、加算回路１４を用いて、第２
補間信号pt■を算出する。それぞれ、算出式は式（３
０），（３１）で表わされる。 pt＝p₀T₀+p₁T₁+p₂T₂+p₃T₃ ……（３０） pt■＝p₄T₀+p₅T₁+p₆T₂+p₇T₃ ……（３１） （３０），（３１）式では、各格子点の信号に、入力信
号ai^*,bi^* を中心として点対称に位置する面積を、それ
ぞれ補間係数として掛け合わせることにより、a^*,b^* 平
面における２つの補間信号を算出している。この２つの
補間信号pt,pt■をさらにL^*軸で補間することにより、
３次元補間を実現する。単位立方格子の１辺の長さをDn
とすると、出力信号ｐは式（３２）のように算出され
る。 ｐ＝{pt■×l^*+pt×(Dn-l^*)}/Dn³ ……（３２）

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００５９

【補正方法】変更

【補正内容】

【００５９】図７は本実施例における補間係数生成回路
２の構成を示す図である。図において、４０，４１，４
２は５ビットシフト回路、４３，４４，４５，４６，４
７は加算器である。乗算回路２７により補間係数T₂を算
出する。a^*を５ビットシフト回路４０に入力して、出力
a^*×2⁵を得、加算器４３によりa^*×2⁵からT₂を減じて補
間係数T₁ を得る。同様に５ビットシフト回路４１と加算
器４４により補間係数T₃を得る。また、a^*とb^*を加算器
４７により加算したものを５ビットシフト回路４２に入
力し、(a^*+b^*)×2⁵を得、2¹⁰とT₂を加算器４５により加
算し、加算器４６により、この加算器４５の出力から(a
^*+b^*)×2⁵ を減じて補間係数T₀を得る。乗算器４つを使
用する場合に比べて、上記のような演算方法では、補間
係数生成回路２を総容量 1.5ｋビットのＬＵＴと、加算
器８個で実現でき、回路規模を縮小することが可能とな
る。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００６９

【補正方法】変更

【補正内容】

【００６９】上記実施例１では、ＲＧＢ色空間から一
度、CIE 1976 L^*a^*b^* 均等知覚色空間に変換した後、CI
E 1976 L^*a^*b^* 均等知覚色空間で色情報を伝送し、ＣＭ
Ｙ色空間に変換する方法を示したが、他の色空間の変換
であってもよい。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１、第２、第３の色信号で表わされる
   第１の３次元色空間を第４、第５、第６の色信号で表わ
   される第２の３次元色空間に非線形変換した色信号を第
   ７、第８、第９の色信号で表わされる第３の３次元色空
   間に非線形変換する色変換処理装置において、第４、第
   ５、第６の色信号を入力し、該入力信号を示す第３の３
   次元色空間内の点の近傍の単位格子に位置する、または
   位置すると仮定した複数点の第７、第８、第９の色信号
   を出力する記憶手段と、前記複数点の第７、第８、第９
   の色信号から補間信号を算出するための補間係数を生成
   する補間係数生成手段と、前記複数点の第７、第８、第
   ９の色信号と前記補間係数により、第７、第８、第９の
   色信号を補間する補間処理手段と、補間された第７、第
   ８、第９の色信号の利得を調整する利得調整手段を備え
   たことを特徴とする色変換処理装置。
2. 【請求項２】 第１、第２、第３の色信号で表わされる
   第１の３次元色空間を第４、第５、第６の色信号で表わ
   される第２の３次元色空間に非線形変換した色信号を第
   ７、第８、第９の色信号で表わされる第３の３次元色空
   間に非線形変換する色変換処理装置において、第４、第
   ５、第６の色信号を各々ｍ（ｍは自然数）ビットのディ
   ジタル信号として入力し、該入力信号を示す第３の３次
   元色空間内の点の近傍の単位立方格子に位置する、また
   は位置すると仮定した８点の第７、第８、第９の色信号
   を出力する記憶手段と、前記８点の第７、第８、第９の
   色信号に乗ずるための補間係数を生成する補間係数生成
   手段と、ｍビットの第５、第６の色信号を含み、第４の
   色信号が上位ｎ（ｎは自然数でｍ＞ｎ）ビット分の場合
   の４点の単位平面格子に位置する第７、第８、第９の色
   信号に、各々前記補間係数を乗じて加え合わせた第１補
   間信号を出力する手段と、同様にｍビットの第５、第６
   の色信号を含み、第４の色信号が上位ｎビット分に１を
   加えた場合の４点の単位平面格子に位置する第７、第
   ８、第９の色信号に、各々前記補間係数を乗じて加え合
   わせた第２補間信号を出力する手段と、第１補間信号に
   ２ⁿ から下位ｍ−ｎビット分の第４の色信号を減じたも
   のを乗じて、第２補間信号に下位ｍ−ｎビット分の第４
   の色信号を乗じたものを加えることにより、第７、第
   ８、第９の色信号を算出する補間処理手段と、補間され
   た第７、第８、第９の色信号の利得を調整する利得調整
   手段を備えたことを特徴とする色変換処理装置。
3. 【請求項３】 第７、第８、第９の色信号で表わされる
   特定色が、第１、第２、第３の色信号で表わされる特定
   色と一致するように、第７、第８、第９の色信号の利得
   を調整する利得調整手段を備えたことを特徴とする請求
   項１又は請求項２記載の色変換処理装置。
4. 【請求項４】 第７、第８、第９の色信号で表わされる
   無彩色が、第１、第２、第３の色信号で表わされる無彩
   色と一致するように、第７、第８、第９の色信号の利得
   を調整する利得調整手段を備えたことを特徴とする請求
   項１又は請求項２記載の色変換処理装置。
5. 【請求項５】 第４、第５、第６の色信号が各々ｍビッ
   トのディジタル信号の場合、下位ｍ−ｎビット分の第
   ５、第６の色信号を中心として１辺が２^m-n ビットの単
   位平面を、第５の色信号の軸方向と第６の色信号の軸方
   向で、４分割した場合の４平面の面積を補間係数として
   出力する補間係数生成手段を備えたことを特徴とする請
   求項１又は請求項２記載の色変換処理装置。
6. 【請求項６】 下位ｍ−ｎビット分の第５、第６の色信
   号を入力して、補間信号の算出に必要な４つの補間係数
   を出力する補間係数生成手段を４つの記憶手段で構成し
   たことを特徴とする請求項１及び請求項２記載の色変換
   処理装置。
7. 【請求項７】 下位ｍ−ｎビット分の第５、第６の色信
   号を入力して、補間信号の算出に必要な４つの補間係数
   のうち１つの補間係数を出力する記憶手段と、該記憶手
   段の出力信号と複数の加算器及び複数のビットシフト回
   路から他の３つの補間係数を算出する補間係数生成手段
   を備えたことを特徴とする請求項１又は請求項２記載の
   色変換処理装置。
8. 【請求項８】 入力第４、第５、第６の色信号に対する
   出力第７、第８、第９の色信号を記憶する記憶手段の中
   央部の単位立方格子の１辺を２^m-n とし、該記憶手段の
   端部の単位立方格子の１辺を２^m-n+p （ｐは自然数でｎ
   ＞ｐ）としたことを特徴とする請求項１又は請求項２記
   載の色変換処理装置。