JPH0870069A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0870069A JPH0870069A JP6204829A JP20482994A JPH0870069A JP H0870069 A JPH0870069 A JP H0870069A JP 6204829 A JP6204829 A JP 6204829A JP 20482994 A JP20482994 A JP 20482994A JP H0870069 A JPH0870069 A JP H0870069A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- semiconductor device
- chip
- semiconductor chip
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/10—Arrangements for heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 板材からの加工が容易で所定の大きさのヒー
トシンクを備えた半導体装置を提供する。 【構成】 チップ２を支持するヒートシンク１０として
銀を用いる。銀は硬度が低いためプレスによってヒート
シンクに適した大きさに加工するのが容易になり、板材
からの加工が容易で所定の大きさのヒートシンクを備え
ることができる。これは銀の材料費が銅系材料より高く
とも、加工費を含めたトータルコストは低く抑えること
ができるので、コストアップを伴うことなく実現するこ
とができる。
トシンクを備えた半導体装置を提供する。 【構成】 チップ２を支持するヒートシンク１０として
銀を用いる。銀は硬度が低いためプレスによってヒート
シンクに適した大きさに加工するのが容易になり、板材
からの加工が容易で所定の大きさのヒートシンクを備え
ることができる。これは銀の材料費が銅系材料より高く
とも、加工費を含めたトータルコストは低く抑えること
ができるので、コストアップを伴うことなく実現するこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、電力増幅、大電力スイッチング等に適用される高周
波電力増幅用絶縁ゲート型ＦＥＴに適用して有効な技術
に関する。
に、電力増幅、大電力スイッチング等に適用される高周
波電力増幅用絶縁ゲート型ＦＥＴに適用して有効な技術
に関する。
【０００２】
【従来の技術】最近、例えば自動車電話等の通信機器分
野に、高周波電力増幅用半導体装置として絶縁ゲート型
ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔ
ｏｒ）が用いられつつある。そのような用途に用いられ
る絶縁ゲート型ＦＥＴは、素子を高信頼度で動作させる
ために半導体チップで発生した熱を効率的に放熱する放
熱手段が欠かせなくなる。
野に、高周波電力増幅用半導体装置として絶縁ゲート型
ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔ
ｏｒ）が用いられつつある。そのような用途に用いられ
る絶縁ゲート型ＦＥＴは、素子を高信頼度で動作させる
ために半導体チップで発生した熱を効率的に放熱する放
熱手段が欠かせなくなる。
【０００３】本発明者は、先にこのような用途に適用さ
れる半導体装置として、図２２及び図２３に示したよう
な構造の半導体装置を、特願平２−２５９５７５号（特
開平４−１３７５５１号）として提供した。図２２は例
えば絶縁ゲート型ＦＥＴに適用した樹脂封止型の半導体
装置を示す平面図、図２３は図２２の裏面図である。
れる半導体装置として、図２２及び図２３に示したよう
な構造の半導体装置を、特願平２−２５９５７５号（特
開平４−１３７５５１号）として提供した。図２２は例
えば絶縁ゲート型ＦＥＴに適用した樹脂封止型の半導体
装置を示す平面図、図２３は図２２の裏面図である。
【０００４】半導体チップが封止されているモールドレ
ジン９４の一側面からは複数のゲートリード８３ａ、８
３ｂ、８３ｃが引き出されると共に、他側面からは複数
のドレインリード８２ａ、８２ｂ、８２ｃが引き出さ
れ、又、その他の側面からは複数のソースリード８４
ａ、８４ｂが引き出されている。一方、半導体チップが
金−シリコン共晶合金等のろう材を介して固着され、放
熱手段として作用する熱伝導率に優れた銅系材料（例え
ば銅−タングステン合金）からなるヒートシンク８５が
用いられて、図２３に示したようにこのヒートシンク８
５はモールドレジン９４で取り囲まれて、実装基板に実
装される先端部のみが露出されている。
ジン９４の一側面からは複数のゲートリード８３ａ、８
３ｂ、８３ｃが引き出されると共に、他側面からは複数
のドレインリード８２ａ、８２ｂ、８２ｃが引き出さ
れ、又、その他の側面からは複数のソースリード８４
ａ、８４ｂが引き出されている。一方、半導体チップが
金−シリコン共晶合金等のろう材を介して固着され、放
熱手段として作用する熱伝導率に優れた銅系材料（例え
ば銅−タングステン合金）からなるヒートシンク８５が
用いられて、図２３に示したようにこのヒートシンク８
５はモールドレジン９４で取り囲まれて、実装基板に実
装される先端部のみが露出されている。
【０００５】このように半導体チップを熱伝導率に優れ
た銅系材料からなるヒートシンク８５で支持して、この
ヒートシンク８５の先端部の露出面を実装基板に半田付
けによって実装することにより、半導体チップで発生し
た熱はヒートシンク８５によって効率的に放熱される。
た銅系材料からなるヒートシンク８５で支持して、この
ヒートシンク８５の先端部の露出面を実装基板に半田付
けによって実装することにより、半導体チップで発生し
た熱はヒートシンク８５によって効率的に放熱される。
【０００６】又、ヒートシンク８５の実装面となる先端
部のみを露出することにより、実装基板に半田付けする
場合、半田がヒートシンク８５の側面を異常に吸い上が
ってショート不良（たとえばソースとゲート間）を引き
起こすのを防止することができる。
部のみを露出することにより、実装基板に半田付けする
場合、半田がヒートシンク８５の側面を異常に吸い上が
ってショート不良（たとえばソースとゲート間）を引き
起こすのを防止することができる。
【０００７】
【発明が解決しようとする課題】前記のように半導体チ
ップを熱伝導率に優れた銅系材料からなるヒートシンク
８５で支持する場合、部品としてのヒートシンク８５は
予め銅系の板材を用いてプレスによって所定の大きさに
加工することが行われるが、このプレス加工によって半
導体装置のヒートシンクに適した大きさに加工するのが
容易でないという問題がある。
ップを熱伝導率に優れた銅系材料からなるヒートシンク
８５で支持する場合、部品としてのヒートシンク８５は
予め銅系の板材を用いてプレスによって所定の大きさに
加工することが行われるが、このプレス加工によって半
導体装置のヒートシンクに適した大きさに加工するのが
容易でないという問題がある。
【０００８】すなわち、半導体装置のヒートシンクの大
きさは、一般のプレス加工対象として見た場合、面積が
小さくかつその割には或る程度の厚みが要求されている
ので、比較的硬度の高い銅系材料を用いてそのような要
求を満足させるように加工するのは困難になっている。
このため削り出しのような方法で行うことが多くなって
いるが、この加工方法は作業が面倒なので、コストアッ
プが避けられない。
きさは、一般のプレス加工対象として見た場合、面積が
小さくかつその割には或る程度の厚みが要求されている
ので、比較的硬度の高い銅系材料を用いてそのような要
求を満足させるように加工するのは困難になっている。
このため削り出しのような方法で行うことが多くなって
いるが、この加工方法は作業が面倒なので、コストアッ
プが避けられない。
【０００９】又、従来の半導体装置のように、ヒートシ
ンク８５の周囲がモールドレジン９４で取り囲まれて、
実装基板に実装される先端部のみが露出されている構造
になっている場合には、実装後に素子動作時オン、オフ
を繰り返されるためにこれに伴って熱応力が発生して、
この熱応力がヒートシンク８５の端部に集中するように
なる。この結果、ヒートシンク８５の端部で半田の剥離
が生じ易くなるという問題がある。
ンク８５の周囲がモールドレジン９４で取り囲まれて、
実装基板に実装される先端部のみが露出されている構造
になっている場合には、実装後に素子動作時オン、オフ
を繰り返されるためにこれに伴って熱応力が発生して、
この熱応力がヒートシンク８５の端部に集中するように
なる。この結果、ヒートシンク８５の端部で半田の剥離
が生じ易くなるという問題がある。
【００１０】本発明の目的は、板材からの加工が容易で
所定の大きさのヒートシンクを備えた半導体装置を提供
することにある。
所定の大きさのヒートシンクを備えた半導体装置を提供
することにある。
【００１１】本発明の他の目的は、モールドレジンで取
り囲まれたヒートシンクの端部での半田の剥離を防止す
る半導体装置を提供することにある。
り囲まれたヒートシンクの端部での半田の剥離を防止す
る半導体装置を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１４】（１）本発明の半導体装置は、複数の電極
パッドが設けられた半導体チップと、この半導体チップ
がろう材を介して固着されているヒートシンクと、半導
体チップの周囲に配置された複数のリードと前記電極パ
ッドとの間に接続されたボンディングワイヤと、前記半
導体チップ、ヒートシンク、リードの一部及びボンディ
ングワイヤを封止するモールドレジンとを有する半導体
装置において、前記ヒートシンクは銀からなり、この銀
製のヒートシンクの実装部分が前記モールドレジンから
露出している。
パッドが設けられた半導体チップと、この半導体チップ
がろう材を介して固着されているヒートシンクと、半導
体チップの周囲に配置された複数のリードと前記電極パ
ッドとの間に接続されたボンディングワイヤと、前記半
導体チップ、ヒートシンク、リードの一部及びボンディ
ングワイヤを封止するモールドレジンとを有する半導体
装置において、前記ヒートシンクは銀からなり、この銀
製のヒートシンクの実装部分が前記モールドレジンから
露出している。
【００１５】（２）本発明の他の半導体装置は、複数の
電極パッドが設けられた半導体チップと、この半導体チ
ップがろう材を介して固着されているヒートシンクと、
半導体チップの周囲に配置された複数のリードと前記電
極パッドとの間に接続されたボンディングワイヤと、前
記半導体チップ、ヒートシンク、リードの一部及びボン
ディングワイヤを封止するモールドレジンとを有する半
導体装置において、前記ヒートシンクは実装部分が前記
モールドレジンから露出しており、このヒートシンクの
露出面の前記モールドレジンとの境界部分あるいはこの
境界部分の近傍に、境界部分に沿って凹部が設けられて
いる。
電極パッドが設けられた半導体チップと、この半導体チ
ップがろう材を介して固着されているヒートシンクと、
半導体チップの周囲に配置された複数のリードと前記電
極パッドとの間に接続されたボンディングワイヤと、前
記半導体チップ、ヒートシンク、リードの一部及びボン
ディングワイヤを封止するモールドレジンとを有する半
導体装置において、前記ヒートシンクは実装部分が前記
モールドレジンから露出しており、このヒートシンクの
露出面の前記モールドレジンとの境界部分あるいはこの
境界部分の近傍に、境界部分に沿って凹部が設けられて
いる。
【００１６】
【作用】上述した（１）の手段によれば、本発明の半導
体装置は、複数の電極パッドが設けられた半導体チップ
と、この半導体チップがろう材を介して固着されている
ヒートシンクと、半導体チップの周囲に配置された複数
のリードと前記電極パッドとの間に接続されたボンディ
ングワイヤと、前記半導体チップ、ヒートシンク、リー
ドの一部及びボンディングワイヤを封止するモールドレ
ジンとを有する半導体装置において、前記ヒートシンク
は銀からなり、この銀製のヒートシンクの実装部分が前
記モールドレジンから露出しているので、銀の材質に基
づいて板材からの加工が容易で所定の大きさのヒートシ
ンクを備えることができる。
体装置は、複数の電極パッドが設けられた半導体チップ
と、この半導体チップがろう材を介して固着されている
ヒートシンクと、半導体チップの周囲に配置された複数
のリードと前記電極パッドとの間に接続されたボンディ
ングワイヤと、前記半導体チップ、ヒートシンク、リー
ドの一部及びボンディングワイヤを封止するモールドレ
ジンとを有する半導体装置において、前記ヒートシンク
は銀からなり、この銀製のヒートシンクの実装部分が前
記モールドレジンから露出しているので、銀の材質に基
づいて板材からの加工が容易で所定の大きさのヒートシ
ンクを備えることができる。
【００１７】上述した（２）の手段によれば、本発明の
他の半導体装置は、複数の電極パッドが設けられた半導
体チップと、この半導体チップがろう材を介して固着さ
れているヒートシンクと、半導体チップの周囲に配置さ
れた複数のリードと前記電極パッドとの間に接続された
ボンディングワイヤと、前記半導体チップ、ヒートシン
ク、リードの一部及びボンディングワイヤを封止するモ
ールドレジンとを有する半導体装置において、前記ヒー
トシンクは実装部分が前記モールドレジンから露出して
おり、このヒートシンクの露出面の前記モールドレジン
との境界部分あるいはこの境界部分の近傍に、境界部分
に沿って凹部が設けられているので、凹部によって熱応
力がその深さ方向に分散されるため、モールドレジンで
取り囲まれたヒートシンクの端部での半田の剥離を防止
することができる。
他の半導体装置は、複数の電極パッドが設けられた半導
体チップと、この半導体チップがろう材を介して固着さ
れているヒートシンクと、半導体チップの周囲に配置さ
れた複数のリードと前記電極パッドとの間に接続された
ボンディングワイヤと、前記半導体チップ、ヒートシン
ク、リードの一部及びボンディングワイヤを封止するモ
ールドレジンとを有する半導体装置において、前記ヒー
トシンクは実装部分が前記モールドレジンから露出して
おり、このヒートシンクの露出面の前記モールドレジン
との境界部分あるいはこの境界部分の近傍に、境界部分
に沿って凹部が設けられているので、凹部によって熱応
力がその深さ方向に分散されるため、モールドレジンで
取り囲まれたヒートシンクの端部での半田の剥離を防止
することができる。
【００１８】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１９】（実施例１）図１は本発明の実施例１によ
る半導体装置を示す平面図で、絶縁ゲート型ＦＥＴに適
用した例で示している。図２は図１のＡ−Ａ断面図、図
３は図１のＢ−Ｂ断面図、図４は図１の裏面図である。
又、図５は図１からモールドレジンを取り除いた構造を
示す平面図、図６は絶縁ゲート型ＦＥＴに用いられる半
導体チップを示す平面図、図７は図６の絶縁ゲート型Ｆ
ＥＴチップの主要部であるＡ部分を示す拡大断面図、図
８は図７の斜視図である。
る半導体装置を示す平面図で、絶縁ゲート型ＦＥＴに適
用した例で示している。図２は図１のＡ−Ａ断面図、図
３は図１のＢ−Ｂ断面図、図４は図１の裏面図である。
又、図５は図１からモールドレジンを取り除いた構造を
示す平面図、図６は絶縁ゲート型ＦＥＴに用いられる半
導体チップを示す平面図、図７は図６の絶縁ゲート型Ｆ
ＥＴチップの主要部であるＡ部分を示す拡大断面図、図
８は図７の斜視図である。
【００２０】絶縁ゲート型ＦＥＴ１を構成する、シリコ
ンからなる長方形状の絶縁ゲート型ＦＥＴチップ（以
下、単にチップと称する）２の表面の長辺側には、図６
に示したように、複数のゲート用の電極パッド４ａ乃至
４ｇと、複数のドレイン用の電極パッド６ａ乃至６ｇと
が対向して設けられている。各電極パッドの数は一例と
して７個を設けた例で示している。チップ２の寸法は一
例として１．２ｍｍ×２．０ｍｍのものが用いられる。
ンからなる長方形状の絶縁ゲート型ＦＥＴチップ（以
下、単にチップと称する）２の表面の長辺側には、図６
に示したように、複数のゲート用の電極パッド４ａ乃至
４ｇと、複数のドレイン用の電極パッド６ａ乃至６ｇと
が対向して設けられている。各電極パッドの数は一例と
して７個を設けた例で示している。チップ２の寸法は一
例として１．２ｍｍ×２．０ｍｍのものが用いられる。
【００２１】チップ２の断面は、図７に示したように、
Ｐ＋層３Ａと、この上に形成されたＰ−層３Ｂと、この
Ｐ−層３Ｂに選択的に形成された一対のＮ＋層３Ｃ、３
Ｄと、各Ｎ＋層３Ｃ、３Ｄに接するように形成されたＮ
層３Ｅ、Ｎ−層３Ｆと、Ｎ−層３Ｅ、Ｎ−層３Ｆに接す
るように形成されたＰ層３Ｇと、Ｐ−層３ＢにＰ＋層３
Ａまで達するように形成されたＰ＋層３Ｈとから構成さ
れている。ここで、一方のＮ＋層３Ｃ及びＮ層３ＥはＦ
ＥＴのソース領域を構成し、他方のＮ＋層３Ｄ及びＮ−
層３Ｆはドレイン領域を構成し、Ｎ層３Ｅ、Ｎ−層３Ｆ
間の表面のＰ層３Ｇにはチャネルが形成されるようにな
っている。
Ｐ＋層３Ａと、この上に形成されたＰ−層３Ｂと、この
Ｐ−層３Ｂに選択的に形成された一対のＮ＋層３Ｃ、３
Ｄと、各Ｎ＋層３Ｃ、３Ｄに接するように形成されたＮ
層３Ｅ、Ｎ−層３Ｆと、Ｎ−層３Ｅ、Ｎ−層３Ｆに接す
るように形成されたＰ層３Ｇと、Ｐ−層３ＢにＰ＋層３
Ａまで達するように形成されたＰ＋層３Ｈとから構成さ
れている。ここで、一方のＮ＋層３Ｃ及びＮ層３ＥはＦ
ＥＴのソース領域を構成し、他方のＮ＋層３Ｄ及びＮ−
層３Ｆはドレイン領域を構成し、Ｎ層３Ｅ、Ｎ−層３Ｆ
間の表面のＰ層３Ｇにはチャネルが形成されるようにな
っている。
【００２２】チップ２の表面は例えば酸化膜（Ｓｉ
Ｏ2）のような絶縁膜８で覆われ、この絶縁膜８で覆わ
れていない一方のＮ＋層３Ｃ及び他方のＮ＋層３Ｄには
各々絶縁膜８上まで延長するように例えばアルミニウム
のようなソース電極５及びドレイン電極６が形成されて
いる。又、チャネルを形成すべきＰ層３Ｇの表面の直上
の絶縁膜８中には、例えば多結晶シリコン、モリブデン
等のような低抵抗材料からゲート電極４が形成されてい
る。
Ｏ2）のような絶縁膜８で覆われ、この絶縁膜８で覆わ
れていない一方のＮ＋層３Ｃ及び他方のＮ＋層３Ｄには
各々絶縁膜８上まで延長するように例えばアルミニウム
のようなソース電極５及びドレイン電極６が形成されて
いる。又、チャネルを形成すべきＰ層３Ｇの表面の直上
の絶縁膜８中には、例えば多結晶シリコン、モリブデン
等のような低抵抗材料からゲート電極４が形成されてい
る。
【００２３】ここで、特にソース電極５の一端は、Ｐ＋
層３Ｈに接するように形成され、これによって素子の動
作時ドレイン電極６からチャネルを通じてソース電極５
に至る電流通路は、図７で矢印で示したようにチップ２
の裏面に向かうように構成されている。なお、図８では
Ｐ＋層３Ｈの図示を省略している。
層３Ｈに接するように形成され、これによって素子の動
作時ドレイン電極６からチャネルを通じてソース電極５
に至る電流通路は、図７で矢印で示したようにチップ２
の裏面に向かうように構成されている。なお、図８では
Ｐ＋層３Ｈの図示を省略している。
【００２４】このような構成からなる１つのセルを単位
として、複数のセルが隣接して連続的に形成されること
により、ＦＥＴのチップ２が構成されている。図７に示
した１つのセルの寸法Ｌは一例として１５乃至２０μｍ
に設定される。そして、各セルに形成されたゲート電極
４及びドレイン電極６は、図６に示したようにチップ２
の周辺に引き出されて複数のゲート用の電極パッド４ａ
乃至４ｇ及びドレイン用の電極パッド６ａ乃至６ｇに電
気的に接続されることになる。なお、ソース電極５はチ
ップ２の裏面に引き出されて、後述のようにヒートシン
クに電気的に接続されることになる。
として、複数のセルが隣接して連続的に形成されること
により、ＦＥＴのチップ２が構成されている。図７に示
した１つのセルの寸法Ｌは一例として１５乃至２０μｍ
に設定される。そして、各セルに形成されたゲート電極
４及びドレイン電極６は、図６に示したようにチップ２
の周辺に引き出されて複数のゲート用の電極パッド４ａ
乃至４ｇ及びドレイン用の電極パッド６ａ乃至６ｇに電
気的に接続されることになる。なお、ソース電極５はチ
ップ２の裏面に引き出されて、後述のようにヒートシン
クに電気的に接続されることになる。
【００２５】チップ２は、図２及び図３に示すように、
ろう材である金−シリコン共晶合金９を介して長方形状
の銀からなるヒートシンク１０に固着されている。ヒー
トシンク１０は、図５に示すように、両短辺側が例えば
鉄−ニッケル合金材料からなる一対のヒートシンク吊り
リード１１ａ、１１ｂによって、銀ろう等の接着剤を介
して支持されている。ヒートシンク１０は予め銀の板材
を用いて、プレス加工によって所定の大きさに形成され
ている。ヒートシンク１０の寸法は一例として、１．５
ｍｍ×３．４ｍｍ×１．５ｍｍ（厚さ）のものが用いら
れる。
ろう材である金−シリコン共晶合金９を介して長方形状
の銀からなるヒートシンク１０に固着されている。ヒー
トシンク１０は、図５に示すように、両短辺側が例えば
鉄−ニッケル合金材料からなる一対のヒートシンク吊り
リード１１ａ、１１ｂによって、銀ろう等の接着剤を介
して支持されている。ヒートシンク１０は予め銀の板材
を用いて、プレス加工によって所定の大きさに形成され
ている。ヒートシンク１０の寸法は一例として、１．５
ｍｍ×３．４ｍｍ×１．５ｍｍ（厚さ）のものが用いら
れる。
【００２６】又、ヒートシンク１０に固着されたチップ
２の両長辺側には、例えば鉄−ニッケル合金材料からな
るタイバー１２によって一体化された複数のゲートリー
ド１２ａ、１２ｂ、１２ｃと共に、同様にタイバー１３
によって一体化された複数のドレインリード１３ａ、１
３ｂ、１３ｃが配置されている。チップ２の表面の複数
のゲート用の電極パッド４ａ乃至４ｇとゲート用のタイ
バー１２との間、及び複数のドレイン用の電極パッド６
ａ乃至６ｇとドレイン用のタイバー１３との間には金線
のようなワイヤ１４がボンディングされている。
２の両長辺側には、例えば鉄−ニッケル合金材料からな
るタイバー１２によって一体化された複数のゲートリー
ド１２ａ、１２ｂ、１２ｃと共に、同様にタイバー１３
によって一体化された複数のドレインリード１３ａ、１
３ｂ、１３ｃが配置されている。チップ２の表面の複数
のゲート用の電極パッド４ａ乃至４ｇとゲート用のタイ
バー１２との間、及び複数のドレイン用の電極パッド６
ａ乃至６ｇとドレイン用のタイバー１３との間には金線
のようなワイヤ１４がボンディングされている。
【００２７】そして、チップ２、ヒートシンク１０、ボ
ンディンワイヤ１４及びゲートリード１２ａ乃至１２
ｃ、ドレインリード１３ａ乃至１３ｃの一部はモールド
レジン１５によって封止されている。しかし、ヒートシ
ンク１０の実装部分１０Ａのみはモールドレジン１５か
ら露出されるようになっている。
ンディンワイヤ１４及びゲートリード１２ａ乃至１２
ｃ、ドレインリード１３ａ乃至１３ｃの一部はモールド
レジン１５によって封止されている。しかし、ヒートシ
ンク１０の実装部分１０Ａのみはモールドレジン１５か
ら露出されるようになっている。
【００２８】次に、本実施例の絶縁ゲート型ＦＥＴ１の
製造方法を説明する。
製造方法を説明する。
【００２９】まず、図９に示すように、予めプレス、エ
ッチング等により所望のパターンに加工された、例えば
鉄−ニッケル合金材料からなるリードフレーム１６を用
意する。このリードフレーム１６には、前記したように
一対のヒートシンク吊りリード１１ａ、１１ｂと、タイ
バー１２によって一体化された複数のゲートリード１２
ａ、１２ｂ、１２ｃと、タイバー１３によって一体化さ
れた複数のドレインリード１３ａ、１３ｂ、１３ｃとを
一組として、長さ方向Ｘに沿って多数の組が形成されて
いる。なお、３は位置決め用孔である。
ッチング等により所望のパターンに加工された、例えば
鉄−ニッケル合金材料からなるリードフレーム１６を用
意する。このリードフレーム１６には、前記したように
一対のヒートシンク吊りリード１１ａ、１１ｂと、タイ
バー１２によって一体化された複数のゲートリード１２
ａ、１２ｂ、１２ｃと、タイバー１３によって一体化さ
れた複数のドレインリード１３ａ、１３ｂ、１３ｃとを
一組として、長さ方向Ｘに沿って多数の組が形成されて
いる。なお、３は位置決め用孔である。
【００３０】次に、図１０に示すように、予めプレス加
工によって所定の大きさに形成したヒートシンク１０を
用いて、一対のヒートシンク吊りリード１１ａ、１１ｂ
に銀ろう等の接着剤を介してその両短辺側を固着する。
この後各リードの表面に金をめっきする。
工によって所定の大きさに形成したヒートシンク１０を
用いて、一対のヒートシンク吊りリード１１ａ、１１ｂ
に銀ろう等の接着剤を介してその両短辺側を固着する。
この後各リードの表面に金をめっきする。
【００３１】続いて、図１１に示すように、シリコンか
らなるチップ２をヒートシンク１０の表面に金−シリコ
ン共晶合金９によって固着する。この金−シリコン共晶
合金９を利用したチップ付けは、予めヒートシンク１０
のチップ付け面に部分的に又は全面に金を約５μｍの厚
さにめっきしておくか、あるいはヒートシンク１０とチ
ップ２との間に厚さ約１０μｍの金箔を介在させておい
た状態で、チップ２を約４３０℃に加熱して数１００μ
ｍのスクラブを与えて行う。これにより、ＦＥＴのソー
ス電極５はヒートシンク１０に電気的に接続されたこと
になる。
らなるチップ２をヒートシンク１０の表面に金−シリコ
ン共晶合金９によって固着する。この金−シリコン共晶
合金９を利用したチップ付けは、予めヒートシンク１０
のチップ付け面に部分的に又は全面に金を約５μｍの厚
さにめっきしておくか、あるいはヒートシンク１０とチ
ップ２との間に厚さ約１０μｍの金箔を介在させておい
た状態で、チップ２を約４３０℃に加熱して数１００μ
ｍのスクラブを与えて行う。これにより、ＦＥＴのソー
ス電極５はヒートシンク１０に電気的に接続されたこと
になる。
【００３２】次に、図１２に示すように、チップ２の表
面の複数のゲート用の電極パッド４ａ乃至４ｇとゲート
用のタイバー１２との間、及び複数のドレイン用の電極
パッド６ａ乃至６ｇとドレイン用のタイバー１３との間
を、金線のようなワイヤ１４を用いて例えばネイルヘッ
ドボンディング法によってボンディングする。
面の複数のゲート用の電極パッド４ａ乃至４ｇとゲート
用のタイバー１２との間、及び複数のドレイン用の電極
パッド６ａ乃至６ｇとドレイン用のタイバー１３との間
を、金線のようなワイヤ１４を用いて例えばネイルヘッ
ドボンディング法によってボンディングする。
【００３３】続いて、図１３に示すように、チップ２及
びヒートシンク１０が固着されたリードフレーム１６
を、トランスファモールド装置の上型１７と下型１８と
の間にセットし、上型１７に設けられているゲート１９
からキャビティ２０内に樹脂を流し込む。なお、ゲート
１９の先端部は後で樹脂のバリを除き易くするため狭く
形成されている。この場合、ヒートシンク１０の実装部
分１０Ａとなる部分には、樹脂が付着しないようにセッ
トする。
びヒートシンク１０が固着されたリードフレーム１６
を、トランスファモールド装置の上型１７と下型１８と
の間にセットし、上型１７に設けられているゲート１９
からキャビティ２０内に樹脂を流し込む。なお、ゲート
１９の先端部は後で樹脂のバリを除き易くするため狭く
形成されている。この場合、ヒートシンク１０の実装部
分１０Ａとなる部分には、樹脂が付着しないようにセッ
トする。
【００３４】これによって、図１４に示すように、リー
ドフレーム１６のうち、チップ２、ヒートシンク１０、
ボンディンワイヤ１４及びゲートリード１２ａ乃至１２
ｃ、ドレインリード１３ａ乃至１３ｃの一部はモールド
レジン１５によって封止される。但し、ヒートシンク１
０の実装部分１０Ａのみはモールドレジン１５から露出
される。
ドフレーム１６のうち、チップ２、ヒートシンク１０、
ボンディンワイヤ１４及びゲートリード１２ａ乃至１２
ｃ、ドレインリード１３ａ乃至１３ｃの一部はモールド
レジン１５によって封止される。但し、ヒートシンク１
０の実装部分１０Ａのみはモールドレジン１５から露出
される。
【００３５】次に、図１４における斜線部分の樹脂のバ
リ７をプレスと液体ホーニングとにより除去した後、破
線に沿ってリードフレーム１６をカットすることによ
り、図１に示したような絶縁ゲート型ＦＥＴ１が個々に
分離されて得られる。続いて、各ＦＥＴ１は特性が測定
されて選別され、マーク捺印が施された後、ゲートリー
ド１２ａ乃至１２ｃ及びドレインリード１３ａ乃至１３
ｃは、実装に適するように図２のように変形される。次
に、最終検査を経た後製品として、セットメーカー等の
顧客に出荷される。
リ７をプレスと液体ホーニングとにより除去した後、破
線に沿ってリードフレーム１６をカットすることによ
り、図１に示したような絶縁ゲート型ＦＥＴ１が個々に
分離されて得られる。続いて、各ＦＥＴ１は特性が測定
されて選別され、マーク捺印が施された後、ゲートリー
ド１２ａ乃至１２ｃ及びドレインリード１３ａ乃至１３
ｃは、実装に適するように図２のように変形される。次
に、最終検査を経た後製品として、セットメーカー等の
顧客に出荷される。
【００３６】このようにして得られた絶縁ゲート型ＦＥ
Ｔ１は、自動車電話等の通信機器分野に用いられ場合
は、図１５に示すようにモジュール２１に実装される。
すなわち、両面にニッケル層のような半田濡れ性に優れ
た導電層２３がめっきされた銅のようなヘッダー２２上
に、チップ２のヒートシンク１０の実装部分１０Ａが半
田２４を介して接続される。
Ｔ１は、自動車電話等の通信機器分野に用いられ場合
は、図１５に示すようにモジュール２１に実装される。
すなわち、両面にニッケル層のような半田濡れ性に優れ
た導電層２３がめっきされた銅のようなヘッダー２２上
に、チップ２のヒートシンク１０の実装部分１０Ａが半
田２４を介して接続される。
【００３７】一方、ヘッダー２２上には表面にストリッ
プライン２５が形成されたセラミック基板２６が配置さ
れて、このストリップライン２５には半田２４を介して
ゲートリード１２ａ乃至１２ｃが接続されると共に、ド
レインリード１３ａ乃至１３ｃが接続される。ヒートシ
ンク１０は銀から構成されているので半田付けは良好に
行われ、同様にゲートリード１２ａ乃至１２ｃ及びドレ
インリード１３ａ乃至１３ｃの表面には金がめっきされ
ているので、良好な半田付けが行われる。又、セラミッ
ク基板２６の他の部分にはコンデンサー、抵抗等の他の
チップ部品（図示せず）が実装される。
プライン２５が形成されたセラミック基板２６が配置さ
れて、このストリップライン２５には半田２４を介して
ゲートリード１２ａ乃至１２ｃが接続されると共に、ド
レインリード１３ａ乃至１３ｃが接続される。ヒートシ
ンク１０は銀から構成されているので半田付けは良好に
行われ、同様にゲートリード１２ａ乃至１２ｃ及びドレ
インリード１３ａ乃至１３ｃの表面には金がめっきされ
ているので、良好な半田付けが行われる。又、セラミッ
ク基板２６の他の部分にはコンデンサー、抵抗等の他の
チップ部品（図示せず）が実装される。
【００３８】このような実施例１によれば次のような効
果が得られる。
果が得られる。
【００３９】（１）チップ２を支持するヒートシンク１
０として銀を用いるようにしたので、銀は硬度が低いた
めプレスによってヒートシンクに適した大きさに加工す
るのが容易になり、板材からの加工が容易で所定の大き
さのヒートシンクを備えることができる。これは銀の材
料費が銅系材料より高くとも、加工費を含めたトータル
コストは低く抑えることができるので、コストアップを
伴うことなく実現することができる。
０として銀を用いるようにしたので、銀は硬度が低いた
めプレスによってヒートシンクに適した大きさに加工す
るのが容易になり、板材からの加工が容易で所定の大き
さのヒートシンクを備えることができる。これは銀の材
料費が銅系材料より高くとも、加工費を含めたトータル
コストは低く抑えることができるので、コストアップを
伴うことなく実現することができる。
【００４０】（２）銀製のヒートシンク１０は電気抵抗
が低いので動作抵抗を低減することができ、さらに熱抵
抗も低くすることができる。
が低いので動作抵抗を低減することができ、さらに熱抵
抗も低くすることができる。
【００４１】（実施例２）図１６は本発明の実施例２に
よる半導体装置を示す裏面図で、図１７は図１６のＡ−
Ａ断面図である。実施例１における絶縁ゲート型ＦＥＴ
１のモールドレジン１５から露出されているヒートシン
ク１０の実装部分１０Ａの、モールドレジン１５との境
界部分には、境界部分に沿って凹部２７が枠状に形成さ
れている。この凹部２７はヒートシンク１０を板材から
プレス加工するとき、同時に形成する。
よる半導体装置を示す裏面図で、図１７は図１６のＡ−
Ａ断面図である。実施例１における絶縁ゲート型ＦＥＴ
１のモールドレジン１５から露出されているヒートシン
ク１０の実装部分１０Ａの、モールドレジン１５との境
界部分には、境界部分に沿って凹部２７が枠状に形成さ
れている。この凹部２７はヒートシンク１０を板材から
プレス加工するとき、同時に形成する。
【００４２】このような実施例２によれば次のような効
果が得られる。
果が得られる。
【００４３】ヒートシンク１０の実装部分１０Ａのモー
ルドレジン１５との境界部分に凹部２７を形成するよう
にしたので、実装後に素子動作時オン、オフを繰り返さ
れることにより熱応力が発生しても、この熱応力は凹部
２７によってこの深さ方向に分散されるため、熱応力は
ヒートシンク１０の端部に集中しないようになる。従っ
て、ヒートシンク１０の端部での半田の剥離を防止する
ことができる。
ルドレジン１５との境界部分に凹部２７を形成するよう
にしたので、実装後に素子動作時オン、オフを繰り返さ
れることにより熱応力が発生しても、この熱応力は凹部
２７によってこの深さ方向に分散されるため、熱応力は
ヒートシンク１０の端部に集中しないようになる。従っ
て、ヒートシンク１０の端部での半田の剥離を防止する
ことができる。
【００４４】（実施例３）図１８は本発明の実施例３に
よる半導体装置を示す裏面図で、図１９は図１８のＡ−
Ａ断面図である。実施例１における絶縁ゲート型ＦＥＴ
１のモールドレジン１５から露出されているヒートシン
ク１０の実装部分１０Ａの、モールドレジン１５との境
界部分には、モールドレジン１５に渡って凹部２７が格
子状に形成されている。この凹部２７は樹脂モールド完
了後に、ヒートシンク１０の実装部分１０Ａに研削加工
を施して形成する。
よる半導体装置を示す裏面図で、図１９は図１８のＡ−
Ａ断面図である。実施例１における絶縁ゲート型ＦＥＴ
１のモールドレジン１５から露出されているヒートシン
ク１０の実装部分１０Ａの、モールドレジン１５との境
界部分には、モールドレジン１５に渡って凹部２７が格
子状に形成されている。この凹部２７は樹脂モールド完
了後に、ヒートシンク１０の実装部分１０Ａに研削加工
を施して形成する。
【００４５】このような実施例３においても、実施例２
と比較して凹部２７の形成手段が異なる点を除いては、
同様な構造を有しているので、実施例２と同様な効果を
得ることができる。
と比較して凹部２７の形成手段が異なる点を除いては、
同様な構造を有しているので、実施例２と同様な効果を
得ることができる。
【００４６】（実施例４）図２０は本発明の実施例４に
よる半導体装置を示す裏面図で、図２１は図２０のＡ−
Ａ断面図である。実施例１における絶縁ゲート型ＦＥＴ
１のモールドレジン１５から露出されているヒートシン
ク１０の実装部分１０Ａの、モールドレジン１５との境
界部分には、境界部分に沿って凹部２７が不連続的に形
成されている。この凹部２７は樹脂モールド完了後に、
ヒートシンク１０の実装部分１０Ａに部分的に研削加工
を施して形成する。
よる半導体装置を示す裏面図で、図２１は図２０のＡ−
Ａ断面図である。実施例１における絶縁ゲート型ＦＥＴ
１のモールドレジン１５から露出されているヒートシン
ク１０の実装部分１０Ａの、モールドレジン１５との境
界部分には、境界部分に沿って凹部２７が不連続的に形
成されている。この凹部２７は樹脂モールド完了後に、
ヒートシンク１０の実装部分１０Ａに部分的に研削加工
を施して形成する。
【００４７】このような実施例４においても、実施例２
と比較して凹部２７の形成位置が異なる点を除いては、
同様な構造を有しているので、実施例２と同様な効果を
得ることができる。
と比較して凹部２７の形成位置が異なる点を除いては、
同様な構造を有しているので、実施例２と同様な効果を
得ることができる。
【００４８】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００４９】例えば、前記実施例ではシリコンからなる
絶縁ゲート型ＦＥＴチップを用いて半導体装置を構成す
る例で説明したが、シリコン以外のガリウム−砒素から
なるチップを用いた場合にも同様に適用することができ
る。但し、ガリウム−砒素からなるチップをヒートシン
クに固着する場合には、ろう材として前記したような金
−シリコン共晶合金は適さないので、代わりに金−ゲル
マニウム共晶合金を用いることが望ましい。あるいは、
金−錫共晶合金を用いても良く、これらのろう材はシリ
コンの場合にも適用することができる。
絶縁ゲート型ＦＥＴチップを用いて半導体装置を構成す
る例で説明したが、シリコン以外のガリウム−砒素から
なるチップを用いた場合にも同様に適用することができ
る。但し、ガリウム−砒素からなるチップをヒートシン
クに固着する場合には、ろう材として前記したような金
−シリコン共晶合金は適さないので、代わりに金−ゲル
マニウム共晶合金を用いることが望ましい。あるいは、
金−錫共晶合金を用いても良く、これらのろう材はシリ
コンの場合にも適用することができる。
【００５０】又、縦型の絶縁ゲート型ＦＥＴにも適用す
ることができ、さらにバイポーラ型半導体装置に適用す
ることもできる。
ることができ、さらにバイポーラ型半導体装置に適用す
ることもできる。
【００５１】さらに、ヒートシンクの実装部分に形成す
る凹部はモールドレジンとの境界部分に限ることなく、
この境界部分の近傍に形成しても良い。
る凹部はモールドレジンとの境界部分に限ることなく、
この境界部分の近傍に形成しても良い。
【００５２】さらに又、複数のゲートリード及びドレイ
ンリードに対して金をめっきする例で説明したが、金に
限らずに半田をめっきするようにしても良い。
ンリードに対して金をめっきする例で説明したが、金に
限らずに半田をめっきするようにしても良い。
【００５３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも半
導体チップで発生した熱をヒートシンクによって放熱す
る条件のものには適用できる。
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも半
導体チップで発生した熱をヒートシンクによって放熱す
る条件のものには適用できる。
【００５４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００５５】チップを支持するヒートシンクとして銀を
用いるようにしたので、銀の材質に基づいて板材からの
加工が容易で所定の大きさのヒートシンクを備えること
ができる。
用いるようにしたので、銀の材質に基づいて板材からの
加工が容易で所定の大きさのヒートシンクを備えること
ができる。
【００５６】ヒートシンクの実装部分に凹部を形成する
ようにしたので、実装後の素子動作時オン、オフを繰り
返されることにより熱応力が発生しても、この熱応力は
凹部よってこの深さ方向に分散されるため、熱応力はヒ
ートシンクの端部に集中しないようになり、ヒートシン
クの端部での半田の剥離を防止することができる。
ようにしたので、実装後の素子動作時オン、オフを繰り
返されることにより熱応力が発生しても、この熱応力は
凹部よってこの深さ方向に分散されるため、熱応力はヒ
ートシンクの端部に集中しないようになり、ヒートシン
クの端部での半田の剥離を防止することができる。
【図１】本発明の実施例１による半導体装置を示す平面
図である。
図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１のＢ−Ｂ断面図である。
【図４】図１の裏面図である。
【図５】図１からモールドレジンを取り除いた構造を示
す平面図である。
す平面図である。
【図６】本発明の実施例１による半導体装置に用いる半
導体チップを示す平面図である。
導体チップを示す平面図である。
【図７】図６のＡ部分を示す拡大断面図である。
【図８】図７の斜視図である。
【図９】本発明の実施例１による半導体装置の製造に用
いるリードフレームを示す平面図である。
いるリードフレームを示す平面図である。
【図１０】本発明の実施例１による半導体装置の製造方
法の一工程を示す断面図である。
法の一工程を示す断面図である。
【図１１】本発明の実施例１による半導体装置の製造方
法の他の工程を示す断面図である。
法の他の工程を示す断面図である。
【図１２】本発明の実施例１による半導体装置の製造方
法のその他の工程を示す平面図である。
法のその他の工程を示す平面図である。
【図１３】本発明の実施例１による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図１４】本発明の実施例１による半導体装置の製造方
法のその他の工程を示す平面図である。
法のその他の工程を示す平面図である。
【図１５】本発明の実施例１による半導体装置をモジュ
ールに実装した例を示す断面図である。
ールに実装した例を示す断面図である。
【図１６】本発明の実施例２による半導体装置を示す裏
面図である。
面図である。
【図１７】図１６のＡ−Ａ断面図である。
【図１８】本発明の実施例３による半導体装置を示す裏
面図である。
面図である。
【図１９】図１８のＡ−Ａ断面図である。
【図２０】本発明の実施例４による半導体装置を示す裏
面図である。
面図である。
【図２１】図２０のＡ−Ａ断面図である。
【図２２】従来例を示す平面図である。
【図２３】図２２の裏面図である。
１…絶縁ゲート型ＦＥＴ、２…半導体チップ、３…位置
決め用孔、４…ゲート電極、４ａ乃至４ｇ…ゲート用の
電極パッド、５…ソース電極、６…ドレイン電極、６ａ
乃至６ｇ…ドレイン用の電極パッド、７…樹脂のバリ、
８…絶縁膜、９…金−シリコン共晶合金、１０…銀製ヒ
ートシンク、１０Ａ…銀製ヒートシンクの実装部分、１
１…ヒートシンク吊りリード、１２ａ乃至１２ｃ…ゲー
トリード、１３ａ乃至１３ｃ…ドレインリード、１４…
ボンディングワイヤ、１５…モールドレジン、１６…リ
ードフレーム、１７…上型、１８…下型、１９…ゲー
ト、２０…キャビティ、２１…モジュール、２２…ヘッ
ダー、２３…導電層、２４…半田、２５…ストリップラ
イン、２６…セラミック基板、２７…銀製ヒートシンク
の実装部分の凹部。
決め用孔、４…ゲート電極、４ａ乃至４ｇ…ゲート用の
電極パッド、５…ソース電極、６…ドレイン電極、６ａ
乃至６ｇ…ドレイン用の電極パッド、７…樹脂のバリ、
８…絶縁膜、９…金−シリコン共晶合金、１０…銀製ヒ
ートシンク、１０Ａ…銀製ヒートシンクの実装部分、１
１…ヒートシンク吊りリード、１２ａ乃至１２ｃ…ゲー
トリード、１３ａ乃至１３ｃ…ドレインリード、１４…
ボンディングワイヤ、１５…モールドレジン、１６…リ
ードフレーム、１７…上型、１８…下型、１９…ゲー
ト、２０…キャビティ、２１…モジュール、２２…ヘッ
ダー、２３…導電層、２４…半田、２５…ストリップラ
イン、２６…セラミック基板、２７…銀製ヒートシンク
の実装部分の凹部。
Claims (7)
- 【請求項１】 複数の電極パッドが設けられた半導体チ
ップと、この半導体チップがろう材を介して固着されて
いるヒートシンクと、半導体チップの周囲に配置された
複数のリードと前記電極パッドとの間に接続されたボン
ディングワイヤと、前記半導体チップ、ヒートシンク、
リードの一部及びボンディングワイヤを封止するモール
ドレジンとを有する半導体装置において、前記ヒートシ
ンクは銀からなり、この銀製のヒートシンクの実装部分
が前記モールドレジンから露出していることを特徴とす
る半導体装置。 - 【請求項２】 複数の電極パッドが設けられた半導体チ
ップと、この半導体チップがろう材を介して固着されて
いるヒートシンクと、半導体チップの周囲に配置された
複数のリードと前記電極パッドとの間に接続されたボン
ディングワイヤと、前記半導体チップ、ヒートシンク、
リードの一部及びボンディングワイヤを封止するモール
ドレジンとを有する半導体装置において、前記ヒートシ
ンクは実装部分が前記モールドレジンから露出してお
り、このヒートシンクの露出面の前記モールドレジンと
の境界部分あるいはこの境界部分の近傍に、境界部分に
沿って凹部が設けられていることを特徴とする半導体装
置。 - 【請求項３】 前記ヒートシンクは銀からなることを特
徴とする請求項２記載の半導体装置。 - 【請求項４】 前記半導体チップは絶縁ゲート型ＦＥＴ
チップからなることを特徴とする請求項１乃至請求項３
のいずれか１項に記載の半導体装置。 - 【請求項５】 前記ろう材は、金−シリコン共晶合金か
らなることを特徴とする請求項１乃至請求項４のいずれ
か１項に記載の半導体装置。 - 【請求項６】 前記ろう材は、金−ゲルマニューム共晶
合金からなることを特徴とする請求項１乃至請求項４の
いずれか１項に記載の半導体装置。 - 【請求項７】 前記ろう材は、金−ゲルマニューム共晶
合金からなることを特徴とする請求項１乃至請求項４の
いずれか１項に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6204829A JPH0870069A (ja) | 1994-08-30 | 1994-08-30 | 半導体装置 |
| KR1019950025441A KR960009225A (ko) | 1994-08-30 | 1995-08-18 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6204829A JPH0870069A (ja) | 1994-08-30 | 1994-08-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870069A true JPH0870069A (ja) | 1996-03-12 |
Family
ID=16497080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6204829A Pending JPH0870069A (ja) | 1994-08-30 | 1994-08-30 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0870069A (ja) |
| KR (1) | KR960009225A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1968109A2 (en) | 2007-03-08 | 2008-09-10 | Nissan Motor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US11195774B2 (en) | 2019-08-23 | 2021-12-07 | Samsung Electronics Co., Ltd. | Semiconductor packages |
| JP2024013124A (ja) * | 2022-07-19 | 2024-01-31 | 三菱電機株式会社 | 半導体モジュール及びその製造方法 |
-
1994
- 1994-08-30 JP JP6204829A patent/JPH0870069A/ja active Pending
-
1995
- 1995-08-18 KR KR1019950025441A patent/KR960009225A/ko not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1968109A2 (en) | 2007-03-08 | 2008-09-10 | Nissan Motor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8575726B2 (en) | 2007-03-08 | 2013-11-05 | Nissan Motor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US11195774B2 (en) | 2019-08-23 | 2021-12-07 | Samsung Electronics Co., Ltd. | Semiconductor packages |
| JP2024013124A (ja) * | 2022-07-19 | 2024-01-31 | 三菱電機株式会社 | 半導体モジュール及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009225A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102585450B1 (ko) | 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지 | |
| JP5442368B2 (ja) | 直付リード線を備えるｉｃチップパッケージ | |
| TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組，以及製造方法 | |
| JP3877401B2 (ja) | 半導体装置の製造方法 | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| JP3027512B2 (ja) | パワーｍｏｓｆｅｔ | |
| US20080220568A1 (en) | Manufacturing method of semiconductor device | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| JPH10261756A (ja) | 半導体装置およびその製造方法 | |
| US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH11330314A (ja) | 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム | |
| JP2000082721A (ja) | 半導体装置の製造方法 | |
| CN114981940A (zh) | 在坚固的封装衬底中具有分割裸片垫的经封装电子装置 | |
| JPH0870069A (ja) | 半導体装置 | |
| JP5103731B2 (ja) | モールドパッケージ | |
| JPH0774287A (ja) | ヒートシンク付き半導体装置及びそのヒートシンクの製造方法 | |
| JP2758888B2 (ja) | 半導体装置 | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| US20250201673A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP7802763B2 (ja) | 半導体装置 | |
| JP2002246531A (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2001308254A (ja) | 半導体装置及びその製造方法 | |
| CN121666900A (zh) | 具有整体热耗散结构的半导体装置封装 |