JPH0876717A - 液晶パネルのデータドライバ - Google Patents
液晶パネルのデータドライバInfo
- Publication number
- JPH0876717A JPH0876717A JP20830394A JP20830394A JPH0876717A JP H0876717 A JPH0876717 A JP H0876717A JP 20830394 A JP20830394 A JP 20830394A JP 20830394 A JP20830394 A JP 20830394A JP H0876717 A JPH0876717 A JP H0876717A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltages
- data driver
- data
- ref0
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】簡単な工夫により、価格アップを招くことな
く、６４階調以上の多階調表示が可能な液晶パネルのデ
ータドライバを提供すること。 【構成】表示データの階調に応じて、階段状の電圧波形
を有する複数の基準電圧の一つを選択するとともに、該
選択した基準電圧の階段電圧の一つを選択し、該選択し
た階段電圧を液晶パネルへの書込み電圧として出力する
データドライバにおいて、階段状の電圧波形を有する少
なくとも２つの電源電圧と、該電源電圧間の電位差をい
くつかに等分する分圧回路とを備え、該分圧回路から取
り出された分圧電圧を前記基準電圧とすることを特徴と
する。
く、６４階調以上の多階調表示が可能な液晶パネルのデ
ータドライバを提供すること。 【構成】表示データの階調に応じて、階段状の電圧波形
を有する複数の基準電圧の一つを選択するとともに、該
選択した基準電圧の階段電圧の一つを選択し、該選択し
た階段電圧を液晶パネルへの書込み電圧として出力する
データドライバにおいて、階段状の電圧波形を有する少
なくとも２つの電源電圧と、該電源電圧間の電位差をい
くつかに等分する分圧回路とを備え、該分圧回路から取
り出された分圧電圧を前記基準電圧とすることを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶パネルのデータド
ライバに関し、特に、多階調表示の液晶パネルに用いて
好適なディジタル方式のデータドライバに関する。ＴＦ
Ｔ（Thin Film Transistor）液晶パネルに代表されるフ
ラットパネル・ディスプレイは、薄型、軽量、省電力で
ある特徴からワープロや可搬型のパソコン等の表示装置
に多用されているが、ＣＲＴ型ディスプレイに比べてコ
ストが高い欠点があり、特に、６４階調を越える多階調
表示のものは、その価格が普及の妨げになっている。
ライバに関し、特に、多階調表示の液晶パネルに用いて
好適なディジタル方式のデータドライバに関する。ＴＦ
Ｔ（Thin Film Transistor）液晶パネルに代表されるフ
ラットパネル・ディスプレイは、薄型、軽量、省電力で
ある特徴からワープロや可搬型のパソコン等の表示装置
に多用されているが、ＣＲＴ型ディスプレイに比べてコ
ストが高い欠点があり、特に、６４階調を越える多階調
表示のものは、その価格が普及の妨げになっている。
【０００２】
【従来の技術】図４は、ディジタル方式の従来のデータ
ドライバのブロック図である。１は、画素クロックＣＬ
Ｉに同期させてデータ取り込みパルスＳＰを順次にシフ
トし、画素ごとのデータ取り込みパルスＳ1〜Ｓn（ｎは
１スキャンラインの画素数）を生成するシフトレジス
タ、２は、データ取り込みパルスＳ1〜Ｓnに従って表示
データＤＡＴＡ（ここでは１画素当たり５ビット；すな
わち２5＝３２階調の表示データ）を画素単位に読み込
む第１データメモリ、３は、１スキャンラインに１つ発
生するロードパルスＬＰに従って第１データメモリ２内
の表示データを一度に読み込む第２データメモリ、４
は、第２データメモリ３内の表示データを画素単位にデ
コードするデコーダ、５は、デコーダ４のデコード結果
に従って複数の基準電圧Ｖ0〜Ｖ7の一つを選択するとと
もに、選択された基準電圧の階段電圧（後述）の１つを
選択するスイッチである。なお、ＡＰ、ＢＰは、階段電
圧の選択タイミング信号である。
ドライバのブロック図である。１は、画素クロックＣＬ
Ｉに同期させてデータ取り込みパルスＳＰを順次にシフ
トし、画素ごとのデータ取り込みパルスＳ1〜Ｓn（ｎは
１スキャンラインの画素数）を生成するシフトレジス
タ、２は、データ取り込みパルスＳ1〜Ｓnに従って表示
データＤＡＴＡ（ここでは１画素当たり５ビット；すな
わち２5＝３２階調の表示データ）を画素単位に読み込
む第１データメモリ、３は、１スキャンラインに１つ発
生するロードパルスＬＰに従って第１データメモリ２内
の表示データを一度に読み込む第２データメモリ、４
は、第２データメモリ３内の表示データを画素単位にデ
コードするデコーダ、５は、デコーダ４のデコード結果
に従って複数の基準電圧Ｖ0〜Ｖ7の一つを選択するとと
もに、選択された基準電圧の階段電圧（後述）の１つを
選択するスイッチである。なお、ＡＰ、ＢＰは、階段電
圧の選択タイミング信号である。
【０００３】これによれば、スイッチ５からは、表示デ
ータの階調に応じた大きさのアナログ電圧が出力され
る。各出力は、それぞれ図示を略した液晶パネルのデー
タバスラインを介して液晶パネルの選択行の画素電極に
書き込まれ、液晶の透過率がこの書込み電圧に応じて変
化して、所望の表示階調が得られる。ここで、従来のデ
ータドライバの階調制御の原理を説明する。図５は、デ
ータドライバの１画素分の要部概念図である。ＵＤ及び
ＬＤは第２データメモリ３内の１画素分の表示データを
表しており、ＵＤは表示データの上位３ビット、ＬＤは
同データの下位２ビットである。ＵＤはデコーダ４の上
位デコード部４ａに送られ、また、ＬＤはデコーダ４の
下位デコード部４ｂに送られる。上位デコード部４ａ
は、ＵＤの組み合わせに応じて１つの出力を選択するも
ので、ここではＵＤは３ビットであるから、２3＝８本
の出力のうちの一つを選択する。たとえば、ＵＤの組み
合わせが［０００(2)］であれば、０番目の出力Ｃ0を選
択し、［００１(2)］であれば、１番目の出力Ｃ1を選択
し、……、［１１１(2)］であれば、７番目の出力Ｃ7を
選択する。
ータの階調に応じた大きさのアナログ電圧が出力され
る。各出力は、それぞれ図示を略した液晶パネルのデー
タバスラインを介して液晶パネルの選択行の画素電極に
書き込まれ、液晶の透過率がこの書込み電圧に応じて変
化して、所望の表示階調が得られる。ここで、従来のデ
ータドライバの階調制御の原理を説明する。図５は、デ
ータドライバの１画素分の要部概念図である。ＵＤ及び
ＬＤは第２データメモリ３内の１画素分の表示データを
表しており、ＵＤは表示データの上位３ビット、ＬＤは
同データの下位２ビットである。ＵＤはデコーダ４の上
位デコード部４ａに送られ、また、ＬＤはデコーダ４の
下位デコード部４ｂに送られる。上位デコード部４ａ
は、ＵＤの組み合わせに応じて１つの出力を選択するも
ので、ここではＵＤは３ビットであるから、２3＝８本
の出力のうちの一つを選択する。たとえば、ＵＤの組み
合わせが［０００(2)］であれば、０番目の出力Ｃ0を選
択し、［００１(2)］であれば、１番目の出力Ｃ1を選択
し、……、［１１１(2)］であれば、７番目の出力Ｃ7を
選択する。
【０００４】各出力Ｃ0〜Ｃ7は、スイッチ５の各スイッ
チ要素ＳＷ0〜ＳＷ7のオン／オフを制御する信号であ
り、これらの信号によって、一つのスイッチ要素がオン
するようになっている。各スイッチ要素ＳＷ0〜ＳＷ7に
は、それぞれ基準電圧Ｖ0〜Ｖ7が加えられており、オン
状態のスイッチ要素と共通のスイッチ要素ＳＷａとを通
して、基準電圧の一つが選択的に取り出される。
チ要素ＳＷ0〜ＳＷ7のオン／オフを制御する信号であ
り、これらの信号によって、一つのスイッチ要素がオン
するようになっている。各スイッチ要素ＳＷ0〜ＳＷ7に
は、それぞれ基準電圧Ｖ0〜Ｖ7が加えられており、オン
状態のスイッチ要素と共通のスイッチ要素ＳＷａとを通
して、基準電圧の一つが選択的に取り出される。
【０００５】基準電圧Ｖ0〜Ｖ7は、図６に示すように、
４段の階段状の電圧波形が重畳されたもので、選択され
た基準電圧の４つの階段電圧のうちの一つが共通のスイ
ッチ要素ＳＷａのオン動作によって選択されるようにな
っている。図７は、共通のスイッチ要素ＳＷａのオンの
タイミングを決定する下位デコード部４ｂの動作フロー
である。
４段の階段状の電圧波形が重畳されたもので、選択され
た基準電圧の４つの階段電圧のうちの一つが共通のスイ
ッチ要素ＳＷａのオン動作によって選択されるようにな
っている。図７は、共通のスイッチ要素ＳＷａのオンの
タイミングを決定する下位デコード部４ｂの動作フロー
である。
【０００６】いま、ＬＤの組み合わせが［００(2)］で
あれば、信号ＡＰの立ち上がりタイミング（イ）で、又
は、［０１(2)］であれば、信号ＡＰの立ち下がりタイ
ミング（ロ）で、又は［１０(2)］であれば、信号ＢＰ
の立ち上がりタイミング（ハ）で、又は［１１(2)］で
あれば、信号ＢＰの立ち下がりタイミング（ニ）で、そ
れぞれ共通のスイッチ要素ＳＷａがオンする。
あれば、信号ＡＰの立ち上がりタイミング（イ）で、又
は、［０１(2)］であれば、信号ＡＰの立ち下がりタイ
ミング（ロ）で、又は［１０(2)］であれば、信号ＢＰ
の立ち上がりタイミング（ハ）で、又は［１１(2)］で
あれば、信号ＢＰの立ち下がりタイミング（ニ）で、そ
れぞれ共通のスイッチ要素ＳＷａがオンする。
【０００７】したがって、共通のスイッチ要素ＳＷａの
オンのタイミングによって、４つの階段電圧の一つが選
択的に取り出され、かつ、この階段電圧を含む基準電圧
は、複数の基準電圧Ｖ0〜Ｖ7のうちの一つであるから、
結局、基準電圧の数（ここではＶ0〜Ｖ7の８つ）に、階
段の段数（ここでは４段）を乗じた数（８×４＝３２）
の階調を表示することができる。
オンのタイミングによって、４つの階段電圧の一つが選
択的に取り出され、かつ、この階段電圧を含む基準電圧
は、複数の基準電圧Ｖ0〜Ｖ7のうちの一つであるから、
結局、基準電圧の数（ここではＶ0〜Ｖ7の８つ）に、階
段の段数（ここでは４段）を乗じた数（８×４＝３２）
の階調を表示することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、かかる
従来のデータドライバにあっては、たとえば、６４階調
を実現しようとすると、階段の段数を８にするか、又
は、基準電圧の数を１６にする必要があるが、前者はタ
イミング的に無理（１水平期間の限られた時間内では４
段が限界）であり、また、後者は基準電圧発生回路の規
模増大を招くから、必然的に価格アップが避けられない
という問題点がある。
従来のデータドライバにあっては、たとえば、６４階調
を実現しようとすると、階段の段数を８にするか、又
は、基準電圧の数を１６にする必要があるが、前者はタ
イミング的に無理（１水平期間の限られた時間内では４
段が限界）であり、また、後者は基準電圧発生回路の規
模増大を招くから、必然的に価格アップが避けられない
という問題点がある。
【０００９】そこで、本発明の目的は、簡単な工夫によ
り、価格アップを招くことなく、６４階調以上の多階調
表示が可能な液晶パネルのデータドライバを提供するこ
とにある。
り、価格アップを招くことなく、６４階調以上の多階調
表示が可能な液晶パネルのデータドライバを提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、表示データの階調に応じて、階段状の電
圧波形を有する複数の基準電圧の一つを選択するととも
に、該選択した基準電圧の階段電圧の一つを選択し、該
選択した階段電圧を液晶パネルへの書込み電圧として出
力するデータドライバにおいて、階段状の電圧波形を有
する少なくとも２つの電源電圧と、該電源電圧間の電位
差をいくつかに等分する分圧回路とを備え、該分圧回路
から取り出された分圧電圧を前記基準電圧とすることを
特徴とするものである。
成するために、表示データの階調に応じて、階段状の電
圧波形を有する複数の基準電圧の一つを選択するととも
に、該選択した基準電圧の階段電圧の一つを選択し、該
選択した階段電圧を液晶パネルへの書込み電圧として出
力するデータドライバにおいて、階段状の電圧波形を有
する少なくとも２つの電源電圧と、該電源電圧間の電位
差をいくつかに等分する分圧回路とを備え、該分圧回路
から取り出された分圧電圧を前記基準電圧とすることを
特徴とするものである。
【００１１】
【作用】本発明では、階段状の電圧波形を有する２つの
電源電圧間の電位差がいくつかに等分され、この等分電
圧が基準電圧として採用される。したがって、たとえ
ば、６４階調を得る場合には、階段電圧の段数を限界の
４段にするとともに、２つの電源電圧間を１６等分すれ
ばよく、かかる等分機能は、たとえば、抵抗分圧等の簡
単な回路で実現できるから、基準電圧発生回路の規模を
増大することなく、多階調化に伴う価格アップを回避で
きる。
電源電圧間の電位差がいくつかに等分され、この等分電
圧が基準電圧として採用される。したがって、たとえ
ば、６４階調を得る場合には、階段電圧の段数を限界の
４段にするとともに、２つの電源電圧間を１６等分すれ
ばよく、かかる等分機能は、たとえば、抵抗分圧等の簡
単な回路で実現できるから、基準電圧発生回路の規模を
増大することなく、多階調化に伴う価格アップを回避で
きる。
【００１２】なお、６４階調を実現する場合の等分数１
６は、電源電圧の数が最低の２つの場合である。たとえ
ば、電源電圧の数を３つ（便宜的にＶREF0、ＶREF1、Ｖ
REF2；ただし、ＶREF0＜ＶREF1＜ＶREF2）とした場合に
は、ＶREF0とＶREF1の間の電位差を８等分するととも
に、ＶREF1とＶREF2の間の電位差を８等分すればよい。
このようにしても８＋８＝１６等分が得られる。
６は、電源電圧の数が最低の２つの場合である。たとえ
ば、電源電圧の数を３つ（便宜的にＶREF0、ＶREF1、Ｖ
REF2；ただし、ＶREF0＜ＶREF1＜ＶREF2）とした場合に
は、ＶREF0とＶREF1の間の電位差を８等分するととも
に、ＶREF1とＶREF2の間の電位差を８等分すればよい。
このようにしても８＋８＝１６等分が得られる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１〜図３は本発明に係る液晶パネルのデータド
ライバの一実施例を示す図であり、６４階調の実現例で
ある。図１において、１１は、画素クロックＣＬＩに同
期させてデータ取り込みパルスＳＰを順次にシフトし、
画素ごとのデータ取り込みパルスＳ1〜Ｓn（ｎは１スキ
ャンラインの画素数）を生成するシフトレジスタ、１２
は、データ取り込みパルスＳ1〜Ｓnに従って表示データ
ＤＡＴＡ（ここでは１画素当たり６ビット；すなわち２
6＝６４階調の表示データ）を画素単位に読み込む第１
データメモリ、１３は、１スキャンラインに１つ発生す
るロードパルスＬＰに従って第１データメモリ１２内の
表示データを一度に読み込む第２データメモリ、１４
は、第２データメモリ１３内の表示データを画素単位に
デコードするデコーダ、１５は、デコーダ１４のデコー
ド結果に従って複数の基準電圧Ｖ0〜Ｖ16の一つを選択
するとともに、選択された基準電圧の階段電圧（４段）
の１つを選択するスイッチ、１６は、３つの電源電圧Ｖ
REF0〜ＶREF2の間の電位差を分圧して複数の基準電圧Ｖ
0〜Ｖ16を生成する抵抗アレイ型のＤ／Ａコンバータ
（分圧回路）である。なお、３つの電源電圧はＶREF0＜
ＶREF1＜ＶREF2の関係にあり、かつ、ＶREF0とＶ REF1の
間の電位差とＶREF1とＶREF2の間の電位差は等しく、さ
らに、それぞれ４段の階段状の電圧波形が重畳されてい
る。
する。図１〜図３は本発明に係る液晶パネルのデータド
ライバの一実施例を示す図であり、６４階調の実現例で
ある。図１において、１１は、画素クロックＣＬＩに同
期させてデータ取り込みパルスＳＰを順次にシフトし、
画素ごとのデータ取り込みパルスＳ1〜Ｓn（ｎは１スキ
ャンラインの画素数）を生成するシフトレジスタ、１２
は、データ取り込みパルスＳ1〜Ｓnに従って表示データ
ＤＡＴＡ（ここでは１画素当たり６ビット；すなわち２
6＝６４階調の表示データ）を画素単位に読み込む第１
データメモリ、１３は、１スキャンラインに１つ発生す
るロードパルスＬＰに従って第１データメモリ１２内の
表示データを一度に読み込む第２データメモリ、１４
は、第２データメモリ１３内の表示データを画素単位に
デコードするデコーダ、１５は、デコーダ１４のデコー
ド結果に従って複数の基準電圧Ｖ0〜Ｖ16の一つを選択
するとともに、選択された基準電圧の階段電圧（４段）
の１つを選択するスイッチ、１６は、３つの電源電圧Ｖ
REF0〜ＶREF2の間の電位差を分圧して複数の基準電圧Ｖ
0〜Ｖ16を生成する抵抗アレイ型のＤ／Ａコンバータ
（分圧回路）である。なお、３つの電源電圧はＶREF0＜
ＶREF1＜ＶREF2の関係にあり、かつ、ＶREF0とＶ REF1の
間の電位差とＶREF1とＶREF2の間の電位差は等しく、さ
らに、それぞれ４段の階段状の電圧波形が重畳されてい
る。
【００１４】図２は、スイッチ１５及びＤ／Ａコンバー
タ１６を含む要部構成図である。なお、スイッチ１５
は、図面の輻輳を避けるために１画素分を示してある。
スイッチ１５は、デコーダ１４のデコード結果に従って
オン／オフする多数のスイッチ要素を有している。符号
ＳＷ0〜ＳＷ16で示す１７個のスイッチ要素は、デコー
ダ１４における表示データの上位４ビットのデコード結
果に応じて、そのうちの一つが選択的にオンとなるもの
であり、また、符号ＳＷａで示すスイッチ要素は、従来
例の共通のスイッチ要素と同様に、デコーダ１４におけ
る表示データの下位２ビットのデコード結果に応じて、
適当なタイミング（図７の符号イ〜ニ参照）でオンとな
るものである。
タ１６を含む要部構成図である。なお、スイッチ１５
は、図面の輻輳を避けるために１画素分を示してある。
スイッチ１５は、デコーダ１４のデコード結果に従って
オン／オフする多数のスイッチ要素を有している。符号
ＳＷ0〜ＳＷ16で示す１７個のスイッチ要素は、デコー
ダ１４における表示データの上位４ビットのデコード結
果に応じて、そのうちの一つが選択的にオンとなるもの
であり、また、符号ＳＷａで示すスイッチ要素は、従来
例の共通のスイッチ要素と同様に、デコーダ１４におけ
る表示データの下位２ビットのデコード結果に応じて、
適当なタイミング（図７の符号イ〜ニ参照）でオンとな
るものである。
【００１５】スイッチ要素ＳＷ0〜ＳＷ16には、Ｄ／Ａ
コンバータ１６からの基準電圧Ｖ0〜Ｖ16がそれぞれ与
えられており、これらの基準電圧Ｖ0〜Ｖ16は、Ｄ／Ａ
コンバータ１６内の１６個の抵抗Ｒ0〜Ｒ15の接続点か
ら取り出されたものである。１６個の抵抗Ｒ0〜Ｒ
15は、それぞれ同一の抵抗値を有しており、Ｒ0〜Ｒ7は
ＶREF0とＶREF1の間の電位差を８等分し、Ｒ8〜Ｒ15は
ＶREF1とＶREF2の間の電位差を同じく８等分する。した
がって、Ｖ0〜Ｖ16は、それぞれ次表１に示す電位を有
することになる。
コンバータ１６からの基準電圧Ｖ0〜Ｖ16がそれぞれ与
えられており、これらの基準電圧Ｖ0〜Ｖ16は、Ｄ／Ａ
コンバータ１６内の１６個の抵抗Ｒ0〜Ｒ15の接続点か
ら取り出されたものである。１６個の抵抗Ｒ0〜Ｒ
15は、それぞれ同一の抵抗値を有しており、Ｒ0〜Ｒ7は
ＶREF0とＶREF1の間の電位差を８等分し、Ｒ8〜Ｒ15は
ＶREF1とＶREF2の間の電位差を同じく８等分する。した
がって、Ｖ0〜Ｖ16は、それぞれ次表１に示す電位を有
することになる。
【００１６】 さらに、Ｖ0〜Ｖ16は、ＶREF0、ＶREF1又はＶREF2と同
一の電圧波形、すなわち４段の階段電圧を有している。
図３は、代表的に示すＶ0とＶ1の電圧波形である。Ｖ0
の階段電圧の１段目の電圧は、前表１よりＶREF0であ
り、２段目の電圧は、 ＶREF0＋（Ｖ1−Ｖ0）×１／４ ３段目の電圧は、 ＶREF0＋（Ｖ1−Ｖ0）×２／４ ４段目の電圧は、 ＶREF0＋（Ｖ1−Ｖ0）×３／４ である。また、Ｖ1の階段電圧の１段目の電圧は、前表
１よりＶREF0＋（ＶREF1−ＶREF0）×１／８であり、２
段目の電圧は、 ＶREF0＋（ＶREF1−ＶREF0）×１／８＋（Ｖ2−Ｖ1）×
１／４ ３段目の電圧は、 ＶREF0＋（ＶREF1−ＶREF0）×１／８＋（Ｖ2−Ｖ1）×
２／４ ４段目の電圧は、 ＶREF0＋（ＶREF1−ＶREF0）×１／８＋（Ｖ2−Ｖ1）×
３／４ である。
一の電圧波形、すなわち４段の階段電圧を有している。
図３は、代表的に示すＶ0とＶ1の電圧波形である。Ｖ0
の階段電圧の１段目の電圧は、前表１よりＶREF0であ
り、２段目の電圧は、 ＶREF0＋（Ｖ1−Ｖ0）×１／４ ３段目の電圧は、 ＶREF0＋（Ｖ1−Ｖ0）×２／４ ４段目の電圧は、 ＶREF0＋（Ｖ1−Ｖ0）×３／４ である。また、Ｖ1の階段電圧の１段目の電圧は、前表
１よりＶREF0＋（ＶREF1−ＶREF0）×１／８であり、２
段目の電圧は、 ＶREF0＋（ＶREF1−ＶREF0）×１／８＋（Ｖ2−Ｖ1）×
１／４ ３段目の電圧は、 ＶREF0＋（ＶREF1−ＶREF0）×１／８＋（Ｖ2−Ｖ1）×
２／４ ４段目の電圧は、 ＶREF0＋（ＶREF1−ＶREF0）×１／８＋（Ｖ2−Ｖ1）×
３／４ である。
【００１７】すなわち、Ｖ0〜Ｖ16の基準電圧の隣り合
う２つの電圧の間の電位差が、階段の段数分だけさらに
等分されている。したがって、この実施例によれば、４
段の階段状の電圧波形を有する３つの電源電圧ＶREF0、
ＶREF1及びＶREF2を発生するだけで、ＶREF0とＶREF1の
間の等分数８とＶREF1とＶREF2の間の等分数８を加えた
数１６に、階段の段数４を乗じた数に相当する６４段階
の基準電圧を発生することができるから、基準電圧発生
回路の規模を増大することなく、６４階調表示を実現す
ることができる。
う２つの電圧の間の電位差が、階段の段数分だけさらに
等分されている。したがって、この実施例によれば、４
段の階段状の電圧波形を有する３つの電源電圧ＶREF0、
ＶREF1及びＶREF2を発生するだけで、ＶREF0とＶREF1の
間の等分数８とＶREF1とＶREF2の間の等分数８を加えた
数１６に、階段の段数４を乗じた数に相当する６４段階
の基準電圧を発生することができるから、基準電圧発生
回路の規模を増大することなく、６４階調表示を実現す
ることができる。
【００１８】なお、上記実施例では、ＶREF0とＶREF1の
間の電位差を８等分するとともに、ＶREF1とＶREF2の間
の電位差を８等分しているが、これに限るものではな
い。Ｖ REF1を使用せずに、ＶREF0とＶREF2の間の電位差
を１６等分してもよい。ちなみに、この場合のＶ0〜Ｖ
16は、それぞれ次表２のようになるが、回路誤差等を無
視すれば、実質的な電位は前表１と変わりない。 （以下、余白）
間の電位差を８等分するとともに、ＶREF1とＶREF2の間
の電位差を８等分しているが、これに限るものではな
い。Ｖ REF1を使用せずに、ＶREF0とＶREF2の間の電位差
を１６等分してもよい。ちなみに、この場合のＶ0〜Ｖ
16は、それぞれ次表２のようになるが、回路誤差等を無
視すれば、実質的な電位は前表１と変わりない。 （以下、余白）
【００１９】
【００２０】
【発明の効果】本発明によれば、少なくとも２つの電源
電圧から、多階調表示に必要な多数の基準電圧を生成す
ることができ、基準電圧発生回路の規模を増大すること
なく、価格の上昇を抑えた液晶パネルのデータドライバ
を提供することができる。
電圧から、多階調表示に必要な多数の基準電圧を生成す
ることができ、基準電圧発生回路の規模を増大すること
なく、価格の上昇を抑えた液晶パネルのデータドライバ
を提供することができる。
【図１】一実施例のブロック図である。
【図２】一実施例のスイッチ及びＤ／Ａコンバータを含
む要部構成図である。
む要部構成図である。
【図３】一実施例の基準電圧の波形図である。
【図４】従来例のブロック図である。
【図５】従来例の要部概念図である。
【図６】従来例の基準電圧の波形図である。
【図７】階段電圧の選択タイミング図である。
Ｖ0〜Ｖ16：基準電圧 ＶREF0〜ＶREF2：電源電圧 １６：Ｄ／Ａコンバータ（分圧回路）
Claims (1)
- 【請求項１】表示データの階調に応じて、階段状の電圧
波形を有する複数の基準電圧の一つを選択するととも
に、該選択した基準電圧の階段電圧の一つを選択し、該
選択した階段電圧を液晶パネルへの書込み電圧として出
力するデータドライバにおいて、 階段状の電圧波形を
有する少なくとも２つの電源電圧と、該電源電圧間の電
位差をいくつかに等分する分圧回路とを備え、該分圧回
路から取り出された分圧電圧を前記基準電圧とすること
を特徴とする液晶パネルのデータドライバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20830394A JPH0876717A (ja) | 1994-09-01 | 1994-09-01 | 液晶パネルのデータドライバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20830394A JPH0876717A (ja) | 1994-09-01 | 1994-09-01 | 液晶パネルのデータドライバ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0876717A true JPH0876717A (ja) | 1996-03-22 |
Family
ID=16554023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20830394A Withdrawn JPH0876717A (ja) | 1994-09-01 | 1994-09-01 | 液晶パネルのデータドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0876717A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483383B1 (ko) * | 1997-08-13 | 2005-09-02 | 삼성전자주식회사 | 계단파형의데이터구동전압을갖는액정표시장치및그구동방법 |
| KR100760935B1 (ko) * | 2001-02-19 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동회로 |
| JP2007310361A (ja) * | 2006-05-19 | 2007-11-29 | Samsung Electronics Co Ltd | 表示装置とその駆動装置及び駆動方法 |
| JP2008122960A (ja) * | 2006-11-10 | 2008-05-29 | Samsung Electronics Co Ltd | 表示装置及びその駆動装置 |
-
1994
- 1994-09-01 JP JP20830394A patent/JPH0876717A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483383B1 (ko) * | 1997-08-13 | 2005-09-02 | 삼성전자주식회사 | 계단파형의데이터구동전압을갖는액정표시장치및그구동방법 |
| KR100760935B1 (ko) * | 2001-02-19 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동회로 |
| JP2007310361A (ja) * | 2006-05-19 | 2007-11-29 | Samsung Electronics Co Ltd | 表示装置とその駆動装置及び駆動方法 |
| JP2008122960A (ja) * | 2006-11-10 | 2008-05-29 | Samsung Electronics Co Ltd | 表示装置及びその駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3572473B2 (ja) | 液晶表示制御装置 | |
| US5877736A (en) | Low power driving method for reducing non-display area of TFT-LCD | |
| JPH05100635A (ja) | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 | |
| JPH08179731A (ja) | データドライバ、走査ドライバ、液晶表示装置及びその駆動方式 | |
| JPH10177370A (ja) | 多階調出力回路及び液晶表示装置 | |
| JP3705086B2 (ja) | 液晶表示装置 | |
| JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| US5673061A (en) | Driving circuit for display apparatus | |
| JP2002108264A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JPH0876717A (ja) | 液晶パネルのデータドライバ | |
| US7084866B2 (en) | Display driver apparatus, and electro-optical device and electronic equipment using the same | |
| JP2002169517A (ja) | アクティブマトリックス型液晶表示装置の駆動方法及び駆動装置 | |
| JP2005043859A (ja) | パルス幅変調駆動方式を利用した多階調の画像表示装置 | |
| US20030117351A1 (en) | Gray scale driving method of liquid crystal display panel | |
| JP4908813B2 (ja) | 電気光学装置、電気光学装置の駆動方法、電子機器 | |
| US5642126A (en) | Driving circuit for driving a display apparatus and a method for the same | |
| JP3253331B2 (ja) | 画像表示装置 | |
| JPH0865164A (ja) | Ｄ／ａコンバータ | |
| JP2002149119A (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP4506355B2 (ja) | 電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法 | |
| JP4765495B2 (ja) | 駆動回路 | |
| JP6428257B2 (ja) | 表示装置、表示方法及び表示プログラム | |
| KR0182047B1 (ko) | 프로그래머블 계조전압 발생장치 | |
| JPH06149180A (ja) | 液晶表示装置の駆動方法 | |
| JPH0619428A (ja) | マトリクス表示装置の駆動方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |