JPH0877021A - 割込処理装置および方法 - Google Patents

割込処理装置および方法

Info

Publication number
JPH0877021A
JPH0877021A JP6208305A JP20830594A JPH0877021A JP H0877021 A JPH0877021 A JP H0877021A JP 6208305 A JP6208305 A JP 6208305A JP 20830594 A JP20830594 A JP 20830594A JP H0877021 A JPH0877021 A JP H0877021A
Authority
JP
Japan
Prior art keywords
instruction
interrupt
moved
interrupt signal
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6208305A
Other languages
English (en)
Inventor
Toshihiro Ozawa
年弘 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6208305A priority Critical patent/JPH0877021A/ja
Priority to US08/510,120 priority patent/US5812837A/en
Publication of JPH0877021A publication Critical patent/JPH0877021A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G06F9/3865—Recovery, e.g. branch miss-prediction, exception handling using deferred exception handling, e.g. exception flags
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】 【目的】 データ処理装置において割込みを処理する割
込処理装置に関し、分岐命令を越えて前に移動させられ
た命令の実行時に発生した割込要因に対応する割込実行
の有無を正しく制御することを目的とする。 【構成】 前記移動させられた命令の実行時に割込要因
が発生した時にセットされ、分岐命令実行後の処理が移
動させられた命令の元の位置の方向に進む時に割込信号
を発生する手段１と、分岐命令実行後の処理が元の位置
の方向と異なる方向に進む時に手段１をリセットする手
段２とを備えるように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータ処理装置に係り、
更に詳しくは例えばキャッシュミスによる処理遅れを防
止させるために分岐命令を越えてロード命令を前に移動
した場合に、そのロード命令実行時に発生した割込要因
による実際の割込みの発生を、分岐命令の実行後の処理
がそのロード命令が元々あった位置の方向に進むか否か
によって制御するための割込処理装置に関する。
【０００２】
【従来の技術】最近のコンピュータシステムにおいて
は、プロセッサの速度がメモリ系の速度に比べて相対的
に大きくなっているために、プロセッサにデータを滞り
なく供給することがコンピュータシステムの効率を向上
させる上で重要となっている。普通のロード命令では、
データのロード処理が完了するまでは次の命令を実行す
ることができず、キャッシュミスが起きた場合などには
データをメモリからキャッシュに読出すまでの間、次の
命令実行に進むことができず、コンピュータシステムの
性能は低下する。このようにデータがメモリからキャッ
シュに読出されるまでの間、命令実行を進めることがで
きないことによる性能の低下はキャッシュミスによるペ
ナルティと呼ばれている。
【０００３】図１３はキャッシュミスによるペナルティ
を説明するためのプログラムの例である。このプログラ
ムにおいて、例えば（４）の命令においてキャッシュミ
スが起こると、キャッシュにデータが読込まれるまで
（５）の命令を実行することができない。なお（４）の
命令は、レジスタＲ３の格納内容と‘０’とを加算し、
その加算結果をアクセスアドレスとして、そのアドレス
のデータをレジスタＲ１に格納すると言うロード命令で
ある。
【０００４】キャッシュミスによるペナルティを小さく
してコンピュータシステムの性能低下を防ぐ１つの方法
として、ノンブロッキングロード命令を使用する方法が
提案されている。このノンブロッキングロード命令を使
用する場合には、キャッシュミスが起こってもキャッシ
ュへのデータ読出しの完了を待つことなく次の命令を実
行することができ、キャッシュミスによるペナルティを
低減することができる。
【０００５】しかしながら、ノンブロッキングロード命
令を使用しても、その後にある命令がノンブロッキング
ロード命令によって読出されるデータを使用する場合に
は、そのデータが読込まれてくるまでその命令を実行す
ることができず、キャッシュミスによるペナルティを低
減することができない。従って、キャッシュミスによる
ペナルティを低減するためにはノンブロッキングロード
命令をそのデータを実際に使用する命令よりも十分に早
く実行する必要がある。
【０００６】図１３の例では、例えば（４）の命令がノ
ンブロッキングロード命令であっても、次の（５）の命
令はレジスタＲ１とＲ４との内容を加算してレジスタＲ
３に格納すると言う加算命令であるため、キャッシュへ
のデータ読出しの完了を待つ必要があり、ノンブロッキ
ングロード命令を使用しない場合とその効率は全く同じ
である。
【０００７】また、ノンブロッキングロード命令を使用
する場合には、できるだけその命令を早く実行するよう
に命令のスケジューリングが行われる。図１３の例で
は、図１４に示すように（４）のロード命令を前に移動
させることにより、仮にキャッシュミスが起きても、そ
の間に（２）および（３）の命令を実行することがで
き、実行効率を上げることができる。
【０００８】しかしながら、図１４では、（３）の分岐
命令を越えて（４）のロード命令を前に移動させている
ために、分岐が成立するときには図１３の場合には
（４）のロード命令が実行されないのに対して、図１４
の例ではロード命令が常に実行されるようになる。
【０００９】すなわち、（２）の命令でレジスタＲ３の
内容と‘０’とを比較し、（３）の命令でその比較結果
が‘０’である時、図１３において（４）および（５）
の命令は実行されず、ＬＡＢＥＬで示される領域のプロ
グラムへの分岐が行われる。Ｒ３の内容が‘０’である
時にはアクセスアドレスは‘０’となり、一般にアクセ
スアドレスが‘０’である時にはイリーガルアドレスア
クセスとして割込処理が行われる。そこで、図１３では
（３）の命令において、ＬＡＢＥＬへの分岐が起こり割
込処理は行われないが、図１４では（４）のロード命令
が分岐命令の前に移動させられたために、常に割込みが
発生することになってしまう。
【００１０】図１５は、ＬＡＢＥＬで示される領域のプ
ログラム内のロード命令を、図の左側ら右側に示すよう
に、分岐命令を越えて移動させた場合のプログラムの例
である。この場合には（３）の分岐命令において、分岐
が起こる場合には元々のロード命令による割込処理が発
生しても、その割込処理自体は不当とは言えないことに
なる。
【００１１】このように、分岐命令よりも前にロード命
令を移動させることによって、不当な割込みの発生が起
きてしまうようなことを防ぐために、従来はイリーガル
アドレスにアクセスしても割込みが起こらないロード命
令と、割込みを起こすロード命令の２つを用意し、ロー
ド命令を分岐命令よりも前に移動させる場合には割込み
を発生させないロード命令を使用し、それ以外の場合に
は割込みを発生させるロード命令を用いる方法も提案さ
れていた。
【００１２】更に割込処理をロード命令が元々あった位
置で始めるために、ロード命令が元々あった位置に割込
処理を開始させるかどうかを判断するための命令として
センチネル命令を挿入する方法も考案されている。図１
６はそのようなプログラムの例である。このプログラム
において、（４）のロード命令で割込要因が発生した場
合には、レジスタＲ１に割込要因発生を知らせる特別な
値と必要なアドレスなどが格納され、（６）の命令で割
込要因発生を知らせると特別な値がレジスタＲ１に格納
されているかどうかが調べられ、格納されていれば割込
処理が行われ、格納されていなければ何の処理も行われ
ない。
【００１３】また、ブースティングと呼ばれる方法も提
案されている。この方法では命令に新たなフィールドが
付け加えられ、分岐を越えて移動した命令の識別が可能
とされる。更に分岐を越えて移動した命令の実行結果は
専用のレジスタ、例えばシャドーレジスタに格納され、
割込発生要因が生じたか否かもシャドーステートに記憶
される。そして、分岐命令の実行結果に応じて、移動し
た命令があった位置の方向に処理が進行する場合にはシ
ャドーレジスタとシャドーステートの内容が検索され、
割込発生要因が生じたことが記録されていれば割込処理
が行われる。分岐命令後の処理が異なる方向に進む場合
には、シャドーレジスタとシャドーステートの内容は廃
棄される。
【００１４】
【発明が解決しようとする課題】以上のように、例えば
ロード命令を分岐命令を越えて前に移動させる場合に
は、ロード命令実行時の割込要因の発生に対して、分岐
命令後の処理がロード命令が元々あった位置の方向に進
むか否かに応じて正しく処理することが必要となる。こ
のための従来の方法では、例えばセンチネル命令のよう
な命令を増やしたり、ロード命令として２つの種類を用
意したり、命令に新たなフィールドを付け加えたりする
ことが必要であり、命令セットに変更を加えなければな
らないと言う問題点があった。
【００１５】本発明は、新たな命令を使用したりするこ
となく、分岐命令を越えて前に移動させられた命令の実
行時に発生した割込要因に対する割込処理の実行を、分
岐命令後の処理がどちらの方向に進むかに応じて正しく
処理することを可能とすることを目的とする。
【００１６】
【課題を解決するための手段】図１は本発明の原理構成
ブロック図である。同図は分岐命令を越えて前に移動さ
せられた命令の実行時に発生する割込要因に対応する割
込みの実行、または中止を、この分岐命令の実行結果に
従って制御可能とする割込処理装置の原理構成ブロック
図である。
【００１７】図１において、割込信号発生手段１は、分
岐命令を越えて前に移動させられた命令の実行時に割込
要因が発生した時にセットされ、その移動させられた命
令の元の位置の方向に分岐命令実行後の処理が行われる
時、割込要因に対する割込信号を発生するものである。
【００１８】また、割込信号発生手段リセット手段２
は、その分岐命令実行後の処理が移動させられた命令の
元の位置の方向と異なる方向に進む時、割込信号発生手
段１をリセットするものである。
【００１９】ここで、割込信号発生手段１は、例えばア
ドレスレジスタと比較器と論理ゲートとによって構成さ
れる。アドレスレジスタは前述の分岐命令のアドレスを
記憶するものであり、比較器はアドレスレジスタに記憶
されたアドレスと現在のプログラムカウンタの値を比較
し、その比較結果が両者の一致を検出し、かつ割込信号
発生手段リセット手段２がリセット信号を出力していな
い時に、論理ゲートが割込信号を出力する。
【００２０】また、割込信号発生手段リセット手段２
は、例えばカウンタと比較器とによって構成され、カウ
ンタのカウント値として移動させられた命令の移動後の
位置から元の位置までの命令列のうち最長の命令列に対
応する命令移動数としての最大パス長Ｌが設定され、１
つの命令が実行されるたびにカウント値はデクリメント
される。そして、カウンタのカウント値が‘０’となっ
た時、比較器から割込信号発生手段１をリセットするリ
セット信号が出力される。
【００２１】
【作用】本発明においては、ある命令の実行時に割込要
因が発生するとその割込要因の発生理由が判定される。
そして、その割込要因が分岐命令を越えて前に移動させ
られた命令の実行時に発生したものである時には、一般
に割込信号発生装置のセットが行われる。すなわち、前
述のアドレスレジスタに分岐命令のアドレスが設定さ
れ、また前述のカウンタに最長の命令列に対応する命令
移動数としての最大パス長Ｌが設定され、割込信号発生
装置がセットされる。
【００２２】その後、命令が次々と実行され、プログラ
ムカウンタの値とアドレスレジスタに記憶されている分
岐命令のアドレスが一致した時点で、割込信号発生手段
１から割込信号が出力される。前述の割込信号発生装置
のセットの時点で、例えば割込状態レジスタに割込要因
発生の理由となった命令のアドレスと割込要因の発生理
由とが、分岐命令の処理後において移動前の命令が元々
どちらの方向にあったかに対応させて記憶されており、
分岐命令後の処理がどちらに進むかに対応して、実際に
割込処理を実行するか、または中止するかが、例えばソ
フトウェアによって判断される。
【００２３】一方、前述のカウンタのカウント値は１つ
の命令が実行される毎にデクリメントされ、カウント値
が‘０’となった時点で割込信号発生手段リセット手段
２からリセット信号が出力される。これは分岐命令実行
後の処理が、移動させられた命令が元々あった位置とは
異なる方向に進んだ場合に、割込信号発生手段１をリセ
ットするものである。
【００２４】以上のように、本発明によれば、分岐命令
を越えて前に移動させられた命令の実行時に発生する割
込要因に対応する割込処理の実行を正しく制御すること
ができる。
【００２５】
【実施例】図２は本発明の割込処理装置の全体構成ブロ
ック図である。同図において、割込処理装置は中央制御
装置（ＣＰＵ）１０、メモリ１１、および割込信号発生
装置１２によって構成されている。割込信号発生装置１
２の詳細構成は図３で説明するが、この装置に対しては
ＣＰＵ１０に対すると同様にクロック信号が与えられ、
割込信号発生装置１２からＣＰＵ１０に対して割込信号
が出力される。また、メモリ１１の内部のロードモジュ
ール１３の内容についても後述する。
【００２６】図３は図２の割込信号発生装置の詳細構成
ブロック図である。同図において、割込信号発生装置
は、プログラムカウンタ２０のカウント値と、後述する
ように分岐命令のアドレスが格納されるアドレスレジス
タ２１の内容とを比較する比較器２２、比較器２２の出
力とコントロール信号とが入力されるアンドゲート２
３、複数のアンドゲート２３の出力が入力されるオアゲ
ート２４、クロック信号と後述するカウンタの出力とが
入力されるアンドゲート２６、アンドゲート２６の出力
をクロック信号の入力毎に‘１’だけ減算してカウンタ
２８に出力する減算器２７、後述するパス長が設定され
るカウンタ２８、カウンタ２８の出力を‘０’と比較す
る比較器２９、比較器２９の出力するコントロール信号
を反転させてアドレスレジスタ２１のクリア信号を出力
するインバータ３０を備えている。
【００２７】また、この割込信号発生装置に対応して、
分岐命令を越えて前に移動させられたロード命令の実行
時に割込要因が発生した時、そのロード命令のアドレス
と割込要因発生理由とを、分岐命令後の処理がロード命
令が元々あった位置の方向に進行するか否かに応じて格
納する割込状態レジスタが備えられている。このレジス
タの左側の領域３２には、分岐命令実行後の処理がロー
ド命令が元々分岐する方向にあった場合のアドレスと割
込要因発生理由とが格納され、右側の領域３３にはロー
ド命令が元々分岐しない方向にあった場合のアドレスと
割込要因発生理由とが格納される。
【００２８】図４は図２のメモリ１１内のロードモジュ
ール１３の格納内容の説明図である。同図(a) はロード
モジュールに格納されるプログラムであり、このプログ
ラムは実質的に図１４と全く同一であるが、各命令に対
してアドレスが付加された形式となっている。
【００２９】図４(b) はロードモジュール１３におい
て、例えばプログラムの後に格納される割込制御表の例
である。本発明においては、分岐命令を越えて前に移動
させられた命令の移動先アドレスと、元の位置から移動
先に移動するに際して初めに越えた分岐命令のアドレス
と、その分岐命令の実行後のどちらの方向から移動して
きたかを示す分岐方向と、元の位置と移動した位置の間
のパス長、すなわち移動した位置から元の位置に至る全
ての命令列のうちで最長の命令列の長さを、制御表の形
式としてコンパイラが出力するものとする。このうち分
岐方向の‘０’は分岐が起こらない方向、すなわち前述
のプログラムでは図１４、分岐方向‘１’は分岐が起こ
る場合の方向、すなわち図１５の例のように、ロード命
令が分岐命令を越えて移動したことを示す。また、パス
長は図４(a) において元々の位置、すなわち（３）と
（５）の間の位置から移動した距離としての３命令分を
示している。
【００３０】図５はロードモジュール出力の全体処理フ
ローチャートである。同図において、処理が開始される
と、ステップＳ１でプログラムの構文が解析され、ステ
ップＳ２で各命令コードが生成され、ステップＳ３でス
ケジューリングが行われ、ステップＳ４でプログラムコ
ード出力、および割込制御表の出力が行われる。
【００３１】図６は図５のステップＳ３におけるスケジ
ューリングの詳細処理フローチャートである。同図にお
いて、スケジューリング処理が開始されると、まずステ
ップＳ１１で変数の間の依存関係が解析され、ステップ
Ｓ１２で変数の間の依存関係を壊さないと言う条件でロ
ード命令を移動できる範囲が求められる。ここで変数の
間の依存関係を壊さないということは、プログラムのあ
るステップである変数の値を使用する場合に、その変数
の値がそれに先立つステップにおいて決定されていなけ
ればならないことを意味する。
【００３２】ロード命令を移動できる範囲が求められる
と、ステップＳ１３でその範囲内において最大パス長Ｌ
が求められる。この最大パス長Ｌとは、移動後のロード
命令と、元々そのロード命令があった位置との間の命令
列のうちで最長の命令列に対応する命令の移動数に相当
する。
【００３３】次にステップＳ１４で、ロード命令を移動
できる範囲内において、そのロード命令を移動させる場
合に最初に越える分岐命令を実行することなく、再びそ
のロード命令を実行する場合のパス長のうち最も短い最
短パス長 外２ が求められ
【００３４】
【外２】
【００３５】る。これは、図３で説明したように、カウ
ンタ２８に最大パス長Ｌが設定され、１つの命令の実行
毎にその値はデクリメントされ、カウンタ２８のカウン
ト値が‘０’となった時点でアドレスレジスタ２１の内
容がクリアされ、その後は割込信号を発生させない制御
が正しく行われることを保証するために、Ｌが 外３
よ
【００３６】
【外３】
【００３７】り大きくなるような場合にはロード命令の
移動を行わないことにするためであり、図６のステップ
Ｓ１５でＬが 外４ より小さいと言う条件の下で最大
のＬを
【００３８】
【外４】
【００３９】与える位置にロード命令の移動が行われ
る。そして、分岐命令を越えてその移動が行われた場合
には、図４の割込制御表への登録が行われる。図７はＬ
が 外５ より大きくなるようなロード命令の移動の説
明図である。
【００４０】
【外５】
【００４１】同図(a) において、最後にあるロード命令
を同図(b) に示すように４行目に移動させる場合を考え
る。その場合、最大パス長Ｌは図７(b) において４行目
にあるロード命令から順次各命令が実行される場合に対
応し、この場合移動後の位置から元々あった位置までの
パス長である最大パス長Ｌは‘１２’となる。但し、Ｌ
ＡＢＥＬ命令は機械命令ではないために、これに対応す
るパス長は‘０’と数える。
【００４２】これに対して、最短パス長 外６ に対応
する処理は、ロード命令から（１）
【００４３】
【外６】
【００４４】の分岐命令でＬＡＢＥＬ１に分岐し、再び
ロード命令を実行し、（１）の分岐命令では分岐が行わ
れず、次の（２）の分岐命令でＬＡＢＥＬ２に分岐し、
ロード命令の元々の位置に至るパスであり、そのパス長
外７ は‘１１’となり、Ｌ
【００４５】
【外７】
【００４６】が 外８ より大きくなる。
【００４７】
【外８】
【００４８】前述のように図３のカウンタ２８には最大
パス長Ｌが設定されるので、Ｌ＞外９ となるような命
令移動を許容する場合には、当然 外１０ に対する処
理
【００４９】
【外９】
【００５０】
【外１０】
【００５１】が行われている間にも割込信号の発生が可
能である。ここで最短パス長 外１１
【００５２】
【外１１】
【００５３】に相当する処理において、第１回目のロー
ド命令において発生した割込要因によってカウンタ２８
にＬの値、ここでは‘１２’が設定されると、（１）の
分岐命令を経由した後の第２回目のロード命令実行時に
割込要因が発生しなくても割込処理が行われてしまうこ
とになる。
【００５４】第１回目のロード命令の実行時の割込要因
は、処理がそのままロード命令の元々の位置まで順次実
行された時に有効なものであり、（１）の分岐命令によ
って他の方向に分岐した場合には、無効とすべきもので
あるために、この割込要因に対する割込処理を実行する
ことは、最短パス長 外１２ に対する処理としては
【００５５】
【外１２】
【００５６】不適当である。したがって、本発明におい
てはこのようにＬが 外１３ より大
【００５７】
【外１３】
【００５８】きくなるような場合には、ロード命令の移
動は行わないものとする。ここで図１３の割込信号発生
装置の構成ブロック図に戻り、本発明における割込処理
方式について更に詳細に説明する。前述のようにロード
命令が分岐命令を越えて、前に移動させられた場合に
は、移動時に最初に越えた分岐命令のアドレスがアドレ
スレジスタ２１に格納される。図８はこのアドレスレジ
スタ２１の個数の説明図である。同図において、ロード
命令が最初にブランチＢを越えて、合計３個のブランチ
を越えた位置に移動させらたものとする。この場合、割
込信号発生装置において、そのアドレスがアドレスレジ
スタにセットされる可能性のある分岐命令は、各分岐命
令が２つの方向に分岐すると仮定して、合計７個とな
る。ある命令がＬ個の分岐命令を越えた位置まで移動さ
れたものとすると、図３におけるアドレスレジスタ２１
の必要個数ｎは次式で与えられる。
【００５９】ｎ＝２L −１図３においてプログラムカウ
ンタ２０のカウント値がアドレスレジスタ２１に格納さ
れている分岐命令のアドレスと一致すると、比較器２２
から‘１’が出力され、比較器２０からコントロール信
号として‘１’が出力されている場合には、アンドゲー
ト２３から‘１’が出力され、オアゲート２４を通して
割込信号が出力される。
【００６０】一方、割込要因が発生した時点で、アドレ
スレジスタ２１への分岐命令アドレス格納と共にカウン
タ２８のカウント値設定が行われている。ここで設定さ
れる値は前述の最大パス長Ｌであり、設定されたカウン
ト値はクロック信号の入力毎にデクリメントされる。
【００６１】図９はこのカウンタの動作を示すフローチ
ャートである。同図において、ステップＳ２１で実行命
令が割込処理ルーチンの内部の命令であるか否かが判定
され、割込処理ルーチン内のものである時には何らの処
理も行われない。すなわち、カウンタ値のデクリメント
は実行されない。
【００６２】これに対して、割込処理ルーチン以外のも
のである時には、ステップＳ２２でカウンタの値がデク
リメントされ、Ｓ２３でカウンタのカウント値が負にな
っているか否かが判定され、負である場合にはＳ３４で
カウンタの値が‘０’とされ、負でない場合には何らの
処理も行われない。
【００６３】図１０は本発明における割込処理ルーチン
の全体フローチャートである。同図において、処理ルー
チンが開始されると、まずステップＳ３０で割込要因が
解析され、Ｓ３１で分岐命令を越えて移動した命令によ
る割込みであると判定されると、ステップＳ３２で割込
信号発生装置に分岐命令のアドレスなどが設定され、割
込信号発生装置がセットされて処理を終了する。
【００６４】これに対して、割込要因がＳ３４で割込信
号発生装置による割込みであると判定されると、Ｓ３５
で最初に越えた分岐命令実行後の処理がどちらの方向に
行われか、すなわち分岐方向が調べられ、Ｓ３６でその
分岐方向に対応する割込状態レジスタに値が発生されて
いるならば、その値を割込発生アドレスとして割込処理
が行われ、処理を終了する。
【００６５】更に割込要因がその他の割込みであるとＳ
３８で判定されると、Ｓ３９で割込処理が行われ、処理
を終了する。図１１は、図１０におけるステップＳ３２
の割込信号発生装置の設定処理の詳細フローチャートで
ある。同図において、処理が開始されると、ステップＳ
４０で割込信号発生装置がその分岐命令に対応する移動
元命令によってすでにセットされているか否かが判定さ
れ、すでにセットされている場合にはＳ４１で現在の割
込要因に対応するパス長がカウンタのカウント値より小
さいか否かが判定され、小さくない時にはそのままで、
また小さい時には対応するパス長をカウンタ値として設
定し直した後に、処理を終了する。
【００６６】図１２は図１１のＳ４１，Ｓ４２における
パス長の再設定の説明図である。同図において、ロード
１命令の実行時に割込要因が発生し、割込信号発生装置
の設定が行われたものとする。その場合には回り道をし
てブランチ１にたどりつくパスであるために、カウンタ
の値として回り道した場合の値が設定される。その後処
理が進んでロード２命令が実行されたとすると、その時
点で回り道を経由する実行は行われないことがわかるの
でカウンタの値をロード２命令からのパス長まで縮める
ことができ、小さい方にカウンタ値を書き直すことがで
きる。
【００６７】なお、このロード２命令実行時に割込要因
が発生したとしても、その命令のアドレスや割込要因発
生理由の割込状態レジスタへの格納は行われない。これ
は対応する分岐命令に実行が移った時点で、最初に割込
要因が発生した命令、ここではロード１命令の再実行な
どの処理を行う割込処理ルーチンに処理が移り、このル
ーチンの中で必要に応じて、割込要因が発生した命令が
他にあるか否かなどが調べられるためである。
【００６８】図１１のＳ４０において、割込信号発生装
置がセットされていないと判定された時には、ステップ
Ｓ４４でアドレスレジスタの１つに分岐命令のアドレス
が設定され、ステップＳ４５で分岐方向に対応した割込
状態レジスタに現在のプログラムカウンタの値と割込要
因発生理由とが設定され、Ｓ４６でカウンタにパス長が
設定され、割込信号発生装置のセットが行われて処理を
終了する。
【００６９】以上の説明においては、図３のアドレスレ
ジスタ２１に移動させられた命令が最初に越えた分岐命
令のアドレスを設定し、割込状態レジスタにはその分岐
命令の実行後の処理がどちらの方向に行われるか、すな
わち分岐方向０と１とに対応させて、ロード命令の移動
先アドレスと割込要因発生理由とを格納するものとして
実施例を詳細に説明したが、他の実施例としてアドレス
レジスタ２１には移動させられた命令が元々あった位置
のアドレスを設定することも可能である。
【００７０】この場合には、分岐命令実行後の処理がそ
のアドレスの方向に行われる時にのみ割込信号が発生す
ることにより、割込状態レジスタにも分岐方向に対応さ
せることなく、ロード命令の移動先アドレスと割込要因
発生理由とを単に格納することによって適正な割込処理
を行うことが可能となる。この実施例においては、図１
１のステップＳ４５、および図１０のＳ３６における
「分岐方向に対応する」と言う制約条件が不要となり、
また図１０におけるステップＳ３５の「分岐方向を調べ
る」処理も不要となる。さらに図１１のＳ４４でアドレ
スレジスタに設定されるアドレスはロード命令の元の位
置のアドレスである。
【００７１】
【発明の効果】以上詳細に説明したように、本発明によ
れば命令セットを変更したり、命令に新たなフィールド
を付け加えたりすることなく、分岐命令を越えて前に移
動した命令の実行時に発生した割込要因に対応する割込
処理を適正に実行することが可能となる。また、割込要
因が発生しなければ余計な命令の処理を行う必要性が全
く存在しないために、通常の動作時においてはコンピュ
ータシステムの実行速度を落とすことがないため、コン
ピュータシステムの処理効率向上に寄与するところが大
きい。
【図面の簡単な説明】
【図１】本発明の原理構成ブロック図である。
【図２】本発明の割込処理装置の全体構成を示すブロッ
ク図である。
【図３】割込信号発生装置の詳細構成を示すブロック図
である。
【図４】ロードモジュールに加えられる割込制御表を説
明する図である。
【図５】コンパイラによるロードモジュール出力処理の
全体フローチャートである。
【図６】図５におけるスケジューリング処理の詳細フロ
ーチャートである。
【図７】ロード命令を移動できないプログラムの例を説
明する図である。
【図８】アドレスレジスタの必要個数を説明する図であ
る。
【図９】カウンタの動作を説明するフローチャートであ
る。
【図１０】割込処理ルーチンの全体フローチャートであ
る。
【図１１】図１０における割込信号発生装置の設定処理
の詳細フローチャートである。
【図１２】図１１におけるカウンタのカウント値の再設
定理由の説明図である。
【図１３】キャッシュミスによるペナルティの説明図で
ある。
【図１４】ノンブロッキングロード命令を使用したプロ
グラム変更の説明図である。
【図１５】分岐が成立した後に実行されるロード命令を
移動させたプログラムの説明図である。
【図１６】センチネル命令を挿入したプログラムの説明
図である。
【符号の説明】
１ 割込信号発生手段 ２ 割込信号発生手段リセット手段 １０ 中央処理装置（ＣＰＵ） １１ メモリ １２ 割込信号発生装置 １３ ロードモジュール ２１ アドレスレジスタ ２８ カウンタ ３２，３３ 割込状態レジスタ

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 分岐命令を越えて前に移動させられた命
    令の実行時に割込要因が発生した時にセットされ、該移
    動させられた命令の元の位置の方向に該分岐命令実行後
    の処理が行われる時、前記割込要因に対応する割込信号
    を発生する割込信号発生手段と、 該分岐命令実行後の処理が前記移動させられた命令の元
    の位置の方向と異なる方向に進む時、該割込信号発生手
    段をリセットする割込信号発生手段リセット手段とを備
    え、分岐命令を越えて前に移動させられた命令実行時に
    発生する割込要因に対応する割込みの実行、または中止
    を、該分岐命令の実行結果に従って制御可能とすること
    を特徴とする割込処理装置。
  2. 【請求項２】 前記割込信号発生手段が、 前記分岐命令のアドレスを記憶するアドレスレジスタ手
    段と、 該アドレスレジスタ手段に記憶されたアドレスと現在の
    プログラムカウンタのカウント値とを比較する比較手段
    と、 該比較手段が前記アドレスとプログラムカウンタのカウ
    ント値との一致を検出し、かつ前記割込信号発生手段リ
    セット手段が割込信号発生手段をリセットするリセット
    信号を出力していない時、割込信号を出力する論理ゲー
    ト手段とを備えたことを特徴とする請求項１記載の割込
    処理装置。
  3. 【請求項３】 前記割込信号発生手段リセット手段が、 前記移動させられた命令の移動後の位置から元の位置ま
    での命令列のうち最長の命令列に対応する、該元の位置
    から移動後の位置までの命令移動数としての最大パス長
    Ｌが設定され、１つの命令が実行されるたびにデクリメ
    ントされるカウンタ手段と、 該カウンタ手段のカウント値が‘０’となった時前記割
    込信号発生手段をリセットするリセット信号を出力する
    比較手段とを備えたことを特徴とする請求項１記載の割
    込処理装置。
  4. 【請求項４】 前記分岐命令を越えて移動させられる命
    令の移動時において、 該移動させられる命令の移動後の位置から元の位置まで
    の命令列のうち最長の命令列に対応する、該元の位置か
    ら移動後の位置までの命令移動数としての最大パス長Ｌ
    が、該移動時に最初に越える分岐命令を実行することな
    く該移動させられた命令を再度実行した後に該最初に越
    える分岐命令を実行し、前記元の位置に至る最短の命令
    列に対応する、該元の位置から移動後の位置までの命令
    移動数としての最短パス長 外１ より大きい時、該最
    大パス長Ｌに相当する命令移動を 【外１】 行わないことを特徴とする請求項１記載の割込処理装
    置。
  5. 【請求項５】 前記割込処理装置において、 前記移動させられた命令の実行時に割込要因が発生した
    時、該割込要因の発生理由と該移動させられた命令の移
    動後のアドレスとを、移動時に最初に越えた分岐命令に
    おける分岐の有、無のいずれの方向に該移動前の命令が
    あったかに対応させて記憶する割込状態レジスタ手段を
    更に備えたことを特徴とする請求項１記載の割込処理装
    置。
  6. 【請求項６】 前記割込信号発生手段が、 前記移動させられた命令の元の位置のアドレスを記憶す
    るアドレスレジスタ手段と、 該アドレスレジスタ手段に記憶されたアドレスと現在の
    プログラムカウンタのカウント値とを比較する比較手段
    と、 該比較手段が前記アドレスとプログラムカウンタのカウ
    ント値との一致を検出し、かつ前記割込信号発生手段リ
    セット手段が割込信号発生手段をリセットするリセット
    信号を出力していない時、割込信号を出力する論理ゲー
    ト手段とを備えたことを特徴とする請求項１記載の割込
    処理装置。
  7. 【請求項７】 前記割込処理装置において、 前記移動させられた命令の実行時に割込要因が発生した
    時、該割込要因の発生理由と該移動させられた命令の移
    動後のアドレスとを記憶する割込状態レジスタ手段を更
    に備えたことを特徴とする請求項１記載の割込処理装
    置。
  8. 【請求項８】 データ処理装置における割込みを処理す
    る割込処理装置において、 割込要因が発生した時該割込要因の発生理由を判定し、 該発生理由で分岐命令を越えて前に移動させられた命令
    の実行時に発生したものであるか、割込信号発生装置に
    よって発生したものであるか、あるいは全く異なるその
    他の理由によるものかによってそれぞれ異なる処理を実
    行することを特徴すとる割込処理方法。
  9. 【請求項９】 前記割込要因の発生理由が分岐命令を越
    えて前に移動させられた命令の実行時に発生したもので
    ある時、割込信号発生装置をセットすることを特徴とす
    る請求項８記載の割込処理方法。
  10. 【請求項１０】 前記割込信号発生装置のセットにおい
    て、 該割込信号発生装置が、前記移動させられた命令が移動
    時に最初に越えた分岐命令に対応してすでにセット済で
    あるか否かを判定し、 すでにセット済である時、該割込要因の発生理由となっ
    た命令に対応するパス長が該割込信号発生装置内のカウ
    ンタのカウント値より小さいか否かを判定し、 小さい時、該パス長を該カウンタのカウント値として設
    定し直すことを特徴とする請求項９記載の割込処理方
    法。
  11. 【請求項１１】 前記割込信号発生装置のセットにおい
    て、 該割込信号発生装置が、前記移動させられた命令が移動
    時に最初に越えた分岐命令に対応してすでにセット済で
    あるか否かを判定し、 セット済でない時、該割込信号発生装置内のアドレスレ
    ジスタに該最初に越えた分岐命令のアドレスを設定し、 該割込信号発生装置内の割込状態レジスタに現在のプロ
    グラムカウンタのカウント値と割込要因の発生理由を格
    納し、 該割込信号発生装置内のカウンタに、前記移動させられ
    た命令の移動後の位置から元の位置までの命令列のうち
    最長の命令列に対応する、該元の位置から移動後の位置
    までの命令移動数としての最大パス長Ｌを設定し、割込
    信号発生装置をセットすることを特徴とする請求項９記
    載の割込処理方法。
  12. 【請求項１２】 前記割込信号発生装置のセットにおい
    て、 該割込信号発生装置が、前記移動させられた命令が移動
    時に最初に越えた分岐命令に対応してすでにセット済で
    あるか否かを判定し、 セット済でない時、該割込信号発生装置内のアドレスレ
    ジスタに該移動させられた命令の元の位置のアドレスを
    設定し、 該割込信号発生装置内の割込状態レジスタに現在のプロ
    グラムカウンタのカウント値と割込要因の発生理由を格
    納し、 該割込信号発生装置内のカウンタに、前記移動させられ
    た命令の移動後の位置から元の位置までの命令列のうち
    最長の命令列に対応する、該元の位置から移動後の位置
    までの命令移動数としての最大パス長Ｌを設定して、割
    込信号発生装置をセットすることを特徴とする請求項９
    記載の割込処理方法。
  13. 【請求項１３】 前記割込要因の発生理由が割込信号発
    生装置よって発生したものである時、 前記移動させられた命令の元の位置が該命令が最初に越
    えた分岐命令の後のいずれの方向であるかを判定し、 該判定方向に対応して前記割込信号発生装置内の割込状
    態レジスタに該分岐命令に対応する値が格納済であれば
    該格納内容に基づいて割込処理をすることを特徴とする
    請求項８記載の割込処理方法。
  14. 【請求項１４】 前記割込要因の発生理由が割込信号発
    生装置によって発生したものである時、 該割込信号発生装置内の割込状態レジスタに前記分岐命
    令に対応して格納された内容に基づいて割込処理をする
    ことを特徴とする請求項８記載の割込処理方法。
  15. 【請求項１５】 命令を分岐命令の前に移動する手段
    と、 該命令の実行時に割り込み要因が発生したときにセット
    される割込信号発生手段と、 前記分岐命令の実行手段と、 前記分岐命令の実行後の処理が前記移動された命令の元
    の位置の方向と異なる方向に進むときに前記割込信号発
    生手段をリセットする割込信号発生手段リセット手段と
    を備えたことを特徴とする割込処理方法。
JP6208305A 1994-09-01 1994-09-01 割込処理装置および方法 Withdrawn JPH0877021A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6208305A JPH0877021A (ja) 1994-09-01 1994-09-01 割込処理装置および方法
US08/510,120 US5812837A (en) 1994-09-01 1995-08-01 Data processing apparatus for controlling an interrupt process and its method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6208305A JPH0877021A (ja) 1994-09-01 1994-09-01 割込処理装置および方法

Publications (1)

Publication Number Publication Date
JPH0877021A true JPH0877021A (ja) 1996-03-22

Family

ID=16554057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6208305A Withdrawn JPH0877021A (ja) 1994-09-01 1994-09-01 割込処理装置および方法

Country Status (2)

Country Link
US (1) US5812837A (ja)
JP (1) JPH0877021A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785803B1 (en) * 1996-11-13 2004-08-31 Intel Corporation Processor including replay queue to break livelocks
US5850556A (en) * 1996-12-26 1998-12-15 Cypress Semiconductor Corp. Interruptible state machine
US6128728A (en) * 1997-08-01 2000-10-03 Micron Technology, Inc. Virtual shadow registers and virtual register windows
JP3278603B2 (ja) * 1998-01-12 2002-04-30 エヌイーシーマイクロシステム株式会社 コンパイル装置、コンパイラの最適化方法及びコンパイラの最適化手順を記録した記録媒体
KR100313939B1 (ko) * 1998-12-05 2001-12-20 김영환 인터럽트제어기
JP2002189603A (ja) * 2000-12-19 2002-07-05 Fujitsu Ltd 計算機とその制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484271A (en) * 1979-01-31 1984-11-20 Honeywell Information Systems Inc. Microprogrammed system having hardware interrupt apparatus
US5003462A (en) * 1988-05-31 1991-03-26 International Business Machines Corporation Apparatus and method for implementing precise interrupts on a pipelined processor with multiple functional units with separate address translation interrupt means
JPH0795277B2 (ja) * 1988-11-25 1995-10-11 日本電気株式会社 データ処理装置
US5185871A (en) * 1989-12-26 1993-02-09 International Business Machines Corporation Coordination of out-of-sequence fetching between multiple processors using re-execution of instructions
US5185868A (en) * 1990-01-16 1993-02-09 Advanced Micro Devices, Inc. Apparatus having hierarchically arranged decoders concurrently decoding instructions and shifting instructions not ready for execution to vacant decoders higher in the hierarchy
US5303377A (en) * 1990-03-27 1994-04-12 North American Philips Corporation Method for compiling computer instructions for increasing instruction cache efficiency
JPH04263323A (ja) * 1991-02-18 1992-09-18 Nec Corp 機械語命令列並べ換え方式
KR100299691B1 (ko) * 1991-07-08 2001-11-22 구사마 사부로 확장가능알아이에스씨마이크로프로세서구조
US5537559A (en) * 1994-02-08 1996-07-16 Meridian Semiconductor, Inc. Exception handling circuit and method
US5625835A (en) * 1995-05-10 1997-04-29 International Business Machines Corporation Method and apparatus for reordering memory operations in a superscalar or very long instruction word processor

Also Published As

Publication number Publication date
US5812837A (en) 1998-09-22

Similar Documents

Publication Publication Date Title
JP3120152B2 (ja) コンピューターシステム
EP0394624B1 (en) Multiple sequence processor system
US6289445B2 (en) Circuit and method for initiating exception routines using implicit exception checking
US6353881B1 (en) Supporting space-time dimensional program execution by selectively versioning memory updates
US5617553A (en) Computer system which switches bus protocols and controls the writing of a dirty page bit of an address translation buffer
JP2560988B2 (ja) 情報処理装置および処理方法
JPH0877021A (ja) 割込処理装置および方法
US9639370B1 (en) Software instructed dynamic branch history pattern adjustment
US20220342844A1 (en) Method and Apparatus for Desynchronizing Execution in a Vector Processor
WO2001013223A1 (en) Method and apparatus for operating virtual computer
JP2783285B2 (ja) 情報処理装置
JP2814683B2 (ja) 命令処理装置
JP2894438B2 (ja) パイプライン処理装置
JP2771373B2 (ja) 命令先取り装置
JP2853460B2 (ja) データロード方法及びそれを用いた演算プロセッサ
JPH07182165A (ja) コミット条件付き命令の処理方法およびその装置
US20080005545A1 (en) Dynamically shared high-speed jump target predictor
JP3471691B2 (ja) マイクロ命令における分岐命令制御方式
JP2927102B2 (ja) 命令列切り替え方法及びそれを用いた演算プロセッサ
JP3647930B2 (ja) 動的ハイパースカラ・プロセッサ
JP2853458B2 (ja) 命令列切り替え方法及びそれを用いた演算プロセッサ
JPH04365133A (ja) プレロード命令実行装置及びプログラム修正装置
JPH03250221A (ja) 分岐予測方式
JPS6337416B2 (ja)
JPH04205625A (ja) 並列処理計算機

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011106