JPH087706Y2 - Ｐｌｌ周波数シンセサイザ回路 - Google Patents
Ｐｌｌ周波数シンセサイザ回路Info
- Publication number
- JPH087706Y2 JPH087706Y2 JP1989053436U JP5343689U JPH087706Y2 JP H087706 Y2 JPH087706 Y2 JP H087706Y2 JP 1989053436 U JP1989053436 U JP 1989053436U JP 5343689 U JP5343689 U JP 5343689U JP H087706 Y2 JPH087706 Y2 JP H087706Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pll
- controller
- frequency synthesizer
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 この考案は、ラジオ受信機や無線通信機などに用いる
PLL（Phase Locked Loop）周波数シンセサイザ回路に関
するものである。
PLL（Phase Locked Loop）周波数シンセサイザ回路に関
するものである。
（ロ）従来技術・考案が解決しようとする問題点 PLL周波数シンセサイザとしては、例えば、第４図の
ように構成したものがあった。
ように構成したものがあった。
この第４図において、VCO（電圧制御発振器）は、一
般的にバリキャップ（可変容量ダイオード）によって構
成されていた。
般的にバリキャップ（可変容量ダイオード）によって構
成されていた。
このように、バリキャップを使用したVCOは、そのバ
リキャップの特性上、第６図に示すように、発振周波数
（受信周波数）の制御電圧は、直線的な関係にはないこ
とが知られていた。
リキャップの特性上、第６図に示すように、発振周波数
（受信周波数）の制御電圧は、直線的な関係にはないこ
とが知られていた。
またVCOの性能は、制御電圧によってどの程度周波数
が変化するかが第一に考えられ、PLL全体の性能も大き
くかわる。すなわち、大きな周波数可変幅をもたせたい
場合や、逆に可変幅は小さくてよいが発振周波数の純粋
さ（スペクトラム純度）を重視する場合などがあり、使
用目的に合った使い分けがなされていた。
が変化するかが第一に考えられ、PLL全体の性能も大き
くかわる。すなわち、大きな周波数可変幅をもたせたい
場合や、逆に可変幅は小さくてよいが発振周波数の純粋
さ（スペクトラム純度）を重視する場合などがあり、使
用目的に合った使い分けがなされていた。
一方、周波数の設定は、例えば、第５図のFMチューナ
シンセサイザのブロック図のように、プログラマブルデ
バイダによって行われていた。
シンセサイザのブロック図のように、プログラマブルデ
バイダによって行われていた。
この第５図に示すブロック図は、フロントエンドの部
分がVCOになっている。また、コントローラによってプ
ログラマブルデバイダを制御し、周波数の設定は、コン
トローラを入力装置によってセットするようになってい
る。
分がVCOになっている。また、コントローラによってプ
ログラマブルデバイダを制御し、周波数の設定は、コン
トローラを入力装置によってセットするようになってい
る。
このように、周波数の設定は、プログラマブルデバイ
ダによって行われているが、PLLの伝達関数は、1/N（Ｎ
はプログラマデバイダの分周比）され、周波数が高くな
るほど伝達関数が小さくなることが知られていた。これ
は、第６図で述べたバリキャップの特性と相まって、第
７図のような特性となる。
ダによって行われているが、PLLの伝達関数は、1/N（Ｎ
はプログラマデバイダの分周比）され、周波数が高くな
るほど伝達関数が小さくなることが知られていた。これ
は、第６図で述べたバリキャップの特性と相まって、第
７図のような特性となる。
したがって、上記した従来のものにおいては、発振信
号のスペクトラム純度が周波数によって一定しない、す
なわちVCOの変換利得KVが周波数によって一定とはなら
ないために、特に、広帯域の周波数シンセサイザは、な
かなかループフィルタ定数の決定が難しいという問題点
があった。
号のスペクトラム純度が周波数によって一定しない、す
なわちVCOの変換利得KVが周波数によって一定とはなら
ないために、特に、広帯域の周波数シンセサイザは、な
かなかループフィルタ定数の決定が難しいという問題点
があった。
すなわち、具体的には第６図に示すように、使用して
いるバリキャップは、１〜25Vまで使用可能であるが、
あえて使用範囲を制限し、3V〜20Vとしている。発振周
波数は65.3〜79.3MHzで、変化比は1.21倍である。
いるバリキャップは、１〜25Vまで使用可能であるが、
あえて使用範囲を制限し、3V〜20Vとしている。発振周
波数は65.3〜79.3MHzで、変化比は1.21倍である。
この第６図から受信周波数に対するVCO変換利得を求
めたのが第７図である。上限と下限では6.8倍にもな
る。さらに、分周比Ｎは比較周波数が25KHzであるか
ら、79.3MHzでのＮは3172,65.3MHzで2612となり、 79.3MHz付近のKV/N＝2.2×106/3,172≒693 65.3MHz付近のKV/N＝14.9×106/2,612≒5710 からこの比は、5710/693＝8.24倍にもなる。
めたのが第７図である。上限と下限では6.8倍にもな
る。さらに、分周比Ｎは比較周波数が25KHzであるか
ら、79.3MHzでのＮは3172,65.3MHzで2612となり、 79.3MHz付近のKV/N＝2.2×106/3,172≒693 65.3MHz付近のKV/N＝14.9×106/2,612≒5710 からこの比は、5710/693＝8.24倍にもなる。
したがって、受信の中心周波数83MHzで計算しても両
側ではあまりにもかけ離れてしまう。
側ではあまりにもかけ離れてしまう。
この不具合を防ぐには、受信周波数により、変換利得
KV/分周比Ｎを一定にするような重み付け回路、または
ループ定数を変化させる回路が必要となる。
KV/分周比Ｎを一定にするような重み付け回路、または
ループ定数を変化させる回路が必要となる。
この考案は、従来技術の有するこのような問題点に鑑
みてなされたものであり、その目的とするところは、VC
Oの発振信号のスペクトラム純度を向上させることがで
きるPLL周波数シンセサイザ回路を提供しようとするも
のである。
みてなされたものであり、その目的とするところは、VC
Oの発振信号のスペクトラム純度を向上させることがで
きるPLL周波数シンセサイザ回路を提供しようとするも
のである。
（ハ）問題を解決するための手段 上記目的を達成するために、この考案のPLL周波数シ
ンセサイザ回路においては、コントローラによってプロ
グラマブルデバイダの分周比を変化させて受信周波数を
希望周波数に設定すると同時に、コントローラから、そ
の設定周波数に応じた異なる制御信号を位相比較器へ与
えてPLLのループ定数を変化させ、VCOの発振信号のスペ
クトラム純度を向上させるように構成してなるものであ
る。
ンセサイザ回路においては、コントローラによってプロ
グラマブルデバイダの分周比を変化させて受信周波数を
希望周波数に設定すると同時に、コントローラから、そ
の設定周波数に応じた異なる制御信号を位相比較器へ与
えてPLLのループ定数を変化させ、VCOの発振信号のスペ
クトラム純度を向上させるように構成してなるものであ
る。
（ニ）作用 コントローラによってプログラマブルデバイダの分周
比を変化させて希望受信周波数に設定する。
比を変化させて希望受信周波数に設定する。
この設定動作と同時に、コントローラからその設定周
波数に応じた異なる制御信号を位相比較器へ与えてPLL
のループ定数を変えて、VCOのスペクトラム純度を向上
させるように動作設定する。
波数に応じた異なる制御信号を位相比較器へ与えてPLL
のループ定数を変えて、VCOのスペクトラム純度を向上
させるように動作設定する。
（ホ）実施例 実施例について図面を参照して説明する。
第１図は、PLL周波数シンセサイザ回路の実施例を示
すもので、１は基準信号発振器、２は位相比較器、３は
VCO（電圧制御発振器）、４はプログラマブルデバイ
ダ、５はコントローラで、このコントローラ５によって
プログラマブルデバイダ４の分周比を変化させる。そし
て、この考案は、コントローラ５がプログラマブルデバ
イダ４を制御すると同時に、コントローラ５から設定周
波数に応じた異なる制御信号ａを位相比較器２へ与える
ように構成している。この制御信号に基づき、位相比較
器２は、PLLのループ定数を変えて、VCO3の発振周波数
の純粋さ、すなわち、スペクトラム純度を向上させる動
作設定を行う。
すもので、１は基準信号発振器、２は位相比較器、３は
VCO（電圧制御発振器）、４はプログラマブルデバイ
ダ、５はコントローラで、このコントローラ５によって
プログラマブルデバイダ４の分周比を変化させる。そし
て、この考案は、コントローラ５がプログラマブルデバ
イダ４を制御すると同時に、コントローラ５から設定周
波数に応じた異なる制御信号ａを位相比較器２へ与える
ように構成している。この制御信号に基づき、位相比較
器２は、PLLのループ定数を変えて、VCO3の発振周波数
の純粋さ、すなわち、スペクトラム純度を向上させる動
作設定を行う。
なお、周波数設定６は、コントローラ５を入力装置に
よってセットする。この方法としては、押しボタンを押
して周波数を上げ、下げするものや、ロータリーエンコ
ーダによって、同軸ノブに見立てる方法、あるいは、メ
モリー装置からの出し入れによって行うものなどがあ
る。
よってセットする。この方法としては、押しボタンを押
して周波数を上げ、下げするものや、ロータリーエンコ
ーダによって、同軸ノブに見立てる方法、あるいは、メ
モリー装置からの出し入れによって行うものなどがあ
る。
第２図は具体的な他の実施例であって、位相比較器２
とVCO3の間に挿入されるループフィルタのコンデンサ
を、容量値の異なる４個のコンデンサC1〜C4とし、４段
階のループ定数をスイッチＳで選択できるように構成し
たものである。
とVCO3の間に挿入されるループフィルタのコンデンサ
を、容量値の異なる４個のコンデンサC1〜C4とし、４段
階のループ定数をスイッチＳで選択できるように構成し
たものである。
したがって、設定周波数に応じてスイッチＳを切り換
え、PLLのループフィルタ定数を変化させることができ
る。この結果、第３図に示すように、従来のループフィ
ルタ定数固定時における特性に比べ、スペクトラム純
度の向上した特性を得ることができる。
え、PLLのループフィルタ定数を変化させることができ
る。この結果、第３図に示すように、従来のループフィ
ルタ定数固定時における特性に比べ、スペクトラム純
度の向上した特性を得ることができる。
（ヘ）考案の効果 この考案は、設定周波数（受信周波数）に応じて、PL
Lのループ定数を変えることができるように構成したか
ら、VCO（電圧制御発振器）のスペクトラム純度の向上
を図ることができる。
Lのループ定数を変えることができるように構成したか
ら、VCO（電圧制御発振器）のスペクトラム純度の向上
を図ることができる。
第１図はこの考案の実施例を示すブロック図、第２図は
この考案の他の実施例を示す回路図、第３図はVCOの発
振周波数に対するSN比を示す特性図である。 第４図は従来のPLL周波数シンセサイザーの一例を示す
ブロック図、第５図は従来のFMチューナシンセサイザの
ブロック図、第６図はフロントエンドの受信周波数に対
する制御電圧を示す特性図、第７図はフロントエンドの
VCO周波数に対する変換利得を示す特性図である。 主要部分の符号の説明 2:位相比較器 3:VCO 4:プログラマブルデバイダ 5:コントローラ a:制御信号
この考案の他の実施例を示す回路図、第３図はVCOの発
振周波数に対するSN比を示す特性図である。 第４図は従来のPLL周波数シンセサイザーの一例を示す
ブロック図、第５図は従来のFMチューナシンセサイザの
ブロック図、第６図はフロントエンドの受信周波数に対
する制御電圧を示す特性図、第７図はフロントエンドの
VCO周波数に対する変換利得を示す特性図である。 主要部分の符号の説明 2:位相比較器 3:VCO 4:プログラマブルデバイダ 5:コントローラ a:制御信号
Claims (1)
- 【請求項１】PLL周波数シンセサイザにおいて、コント
ローラによってプログラマブルデバイダの分周比を変化
させて受信周波数を希望周波数に設定すると同時に、コ
ントローラから、その設定周波数に応じた異なる制御信
号を位相比較器へ与えてPLLのループ定数を変化させ、V
COの発振信号のスペクトラム純度を向上させるように構
成したことを特徴とするPLL周波数シンセサイザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989053436U JPH087706Y2 (ja) | 1989-05-11 | 1989-05-11 | Ｐｌｌ周波数シンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989053436U JPH087706Y2 (ja) | 1989-05-11 | 1989-05-11 | Ｐｌｌ周波数シンセサイザ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02145830U JPH02145830U (ja) | 1990-12-11 |
| JPH087706Y2 true JPH087706Y2 (ja) | 1996-03-04 |
Family
ID=31574616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989053436U Expired - Fee Related JPH087706Y2 (ja) | 1989-05-11 | 1989-05-11 | Ｐｌｌ周波数シンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087706Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61113439U (ja) * | 1984-12-27 | 1986-07-17 |
-
1989
- 1989-05-11 JP JP1989053436U patent/JPH087706Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02145830U (ja) | 1990-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365349A (en) | Radio receiver having phase locked loop and automatic frequency control loop for stably maintaining local oscillator frequency of voltage-controlled local oscillator | |
| JPS624898B2 (ja) | ||
| US4267601A (en) | Tuning control apparatus for a frequency synthesizer tuner | |
| WO2002099974A3 (en) | Tunable voltage controlled oscillator circuit having aided acquisition and methods for operating the same | |
| JPH087706Y2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS5852374B2 (ja) | 周波数シンセサイザ受信機 | |
| JPS5818354Y2 (ja) | シンセサイザ−受信機 | |
| JP2578951B2 (ja) | アンテナ同調制御回路 | |
| JPS6123883Y2 (ja) | ||
| JPH0246129Y2 (ja) | ||
| JPH11274951A (ja) | 小電力無線装置 | |
| JPS6242535B2 (ja) | ||
| JPS6019857B2 (ja) | 受信機 | |
| KR0132903Y1 (ko) | 안테나 자동 조정회로 | |
| JPS6035302Y2 (ja) | 自動同調回路 | |
| JPS593616Y2 (ja) | 掃引形選局装置 | |
| JPH0628837Y2 (ja) | 多バンド受信機 | |
| JPH0645958A (ja) | 無線受信機 | |
| JPH0543672U (ja) | 選局回路 | |
| JPS6119573Y2 (ja) | ||
| JPH1041841A (ja) | シンセサイザ受信機 | |
| JPS6223146Y2 (ja) | ||
| JPS6363136B2 (ja) | ||
| JPS5525232A (en) | Synthesizer receiver | |
| JPH08330998A (ja) | チューナ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |