JPH0878515A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0878515A JPH0878515A JP21399494A JP21399494A JPH0878515A JP H0878515 A JPH0878515 A JP H0878515A JP 21399494 A JP21399494 A JP 21399494A JP 21399494 A JP21399494 A JP 21399494A JP H0878515 A JPH0878515 A JP H0878515A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- polycrystalline silicon
- etching
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】トレンチ素子分離構造の平坦化を行なう方法を
提供する。 【構成】基板シリコンをエッチングして基板シリコンに
溝を形成し、シリコン酸化膜とシリコンナイトライド膜
を形成後、多結晶シリコン膜を堆積させ、溝内にのみ多
結晶シリコン膜が残るように全面エッチを行い、多結晶
シリコン膜を酸化した後、シリコンナイトライド膜を除
去して素子分離を形成する方法において、特に多結晶シ
リコンを酸化する際に形成される突起および窪みの形状
を不活性ガスのプラズマ、特にアルゴンプラズマにさら
すことによって、シリコン酸化物を物理的にエッチング
し、遊離したシリコン酸化物を下部や窪みの部分に再堆
積させて平坦化を行なう。 【構成】上層の配線層を形成する際にエッチング残りが
発生せず、ゲート酸化膜も抜けない形状を得る。異方性
のエッチングができ、微細加工技術に対応できる。
提供する。 【構成】基板シリコンをエッチングして基板シリコンに
溝を形成し、シリコン酸化膜とシリコンナイトライド膜
を形成後、多結晶シリコン膜を堆積させ、溝内にのみ多
結晶シリコン膜が残るように全面エッチを行い、多結晶
シリコン膜を酸化した後、シリコンナイトライド膜を除
去して素子分離を形成する方法において、特に多結晶シ
リコンを酸化する際に形成される突起および窪みの形状
を不活性ガスのプラズマ、特にアルゴンプラズマにさら
すことによって、シリコン酸化物を物理的にエッチング
し、遊離したシリコン酸化物を下部や窪みの部分に再堆
積させて平坦化を行なう。 【構成】上層の配線層を形成する際にエッチング残りが
発生せず、ゲート酸化膜も抜けない形状を得る。異方性
のエッチングができ、微細加工技術に対応できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
おいて、特にトレンチ素子分離における平坦化の処理に
関するものである。
おいて、特にトレンチ素子分離における平坦化の処理に
関するものである。
【０００２】
【従来の技術】半導体装置の製造における高集積化の要
求から、素子分離技術として溝を掘りこの溝を絶縁物で
埋め込む技術、いわゆるトレンチ素子分離技術が検討さ
れている。従来のトレンチ素子分離技術の一つの方法と
して特開昭６１−１６８２４１に示すものがある。これ
を図１１から図１４に沿って工程順に説明すると、図１
１（ａ）に示すようにフォトレジスト１によりパターニ
ング後、素子分離領域の基板シリコン２をエッチングし
て溝を形成し、シリコン酸化膜３とシリコンナイトライ
ド膜４を順次形成後、多結晶シリコン膜５を堆積させ、
レジスト膜６を塗布し（図１１（ｂ））、さらに図１１
（ｃ）のようにレジスト膜を全面エッチして溝内にのみ
レジスト膜６が残るようにした後、このレジスト膜６を
マスクとして多結晶シリコン膜５の全面エッチを異方性
のエッチングで行い、溝内に溝の深さの約１／２の膜厚
の多結晶シリコン膜５が残るようにした（図１２
（ａ））。次にレジスト膜６を除去して多結晶シリコン
膜５を酸化した後、シリコンナイトライド膜４をエッチ
ングして素子分離を形成する（図１２（ｂ））。
求から、素子分離技術として溝を掘りこの溝を絶縁物で
埋め込む技術、いわゆるトレンチ素子分離技術が検討さ
れている。従来のトレンチ素子分離技術の一つの方法と
して特開昭６１−１６８２４１に示すものがある。これ
を図１１から図１４に沿って工程順に説明すると、図１
１（ａ）に示すようにフォトレジスト１によりパターニ
ング後、素子分離領域の基板シリコン２をエッチングし
て溝を形成し、シリコン酸化膜３とシリコンナイトライ
ド膜４を順次形成後、多結晶シリコン膜５を堆積させ、
レジスト膜６を塗布し（図１１（ｂ））、さらに図１１
（ｃ）のようにレジスト膜を全面エッチして溝内にのみ
レジスト膜６が残るようにした後、このレジスト膜６を
マスクとして多結晶シリコン膜５の全面エッチを異方性
のエッチングで行い、溝内に溝の深さの約１／２の膜厚
の多結晶シリコン膜５が残るようにした（図１２
（ａ））。次にレジスト膜６を除去して多結晶シリコン
膜５を酸化した後、シリコンナイトライド膜４をエッチ
ングして素子分離を形成する（図１２（ｂ））。
【０００３】ここで従来技術の実施例として次のような
工程で素子分離を形成後、上層の配線層を形成した。ウ
エハをフォトレジスト１によりパターニング後、基板シ
リコンを８００ｎｍ程度エッチングして溝を形成した
（図１１（ａ））。フォトレジスト１を剥離後、表面を
１０００℃の酸素雰囲気中で酸化してシリコン酸化膜３
を形成し、シリコンナイトライド膜４を１００ｎｍ程度
化学的気相成長法により堆積させ、多結晶シリコン膜５
を３００ｎｍ程度モノシラン（ＳｉＨ4 ）の熱分解によ
り形成した。その後図１１（ｂ）のようにレジスト膜６
を塗布してドライエッチングにより全面エッチを行な
い、図１１（ｃ）のように溝内のレジスト膜６のみを残
し、この溝内のレジスト膜６をマスクとして異方性のド
ライエッチングにより多結晶シリコン膜５のエッチング
を行ない、溝内に溝の深さの約１／２の膜厚の多結晶シ
リコン膜５が残るようにした（図１２（ａ））。次にレ
ジスト膜６を除去後、１０００℃程度で湿式酸化を８時
間程度行い、多結晶シリコン膜５を酸化した。この時、
図１２（ｂ）に示すように溝内に酸化物７が形成され、
素子領域と素子分離領域の境に突起９と窪み８が形成さ
れた。その後、ドライエッチングにより素子領域のシリ
コンナイトライド膜４を除去して素子分離構造を形成し
た（図１２（ｂ））。
工程で素子分離を形成後、上層の配線層を形成した。ウ
エハをフォトレジスト１によりパターニング後、基板シ
リコンを８００ｎｍ程度エッチングして溝を形成した
（図１１（ａ））。フォトレジスト１を剥離後、表面を
１０００℃の酸素雰囲気中で酸化してシリコン酸化膜３
を形成し、シリコンナイトライド膜４を１００ｎｍ程度
化学的気相成長法により堆積させ、多結晶シリコン膜５
を３００ｎｍ程度モノシラン（ＳｉＨ4 ）の熱分解によ
り形成した。その後図１１（ｂ）のようにレジスト膜６
を塗布してドライエッチングにより全面エッチを行な
い、図１１（ｃ）のように溝内のレジスト膜６のみを残
し、この溝内のレジスト膜６をマスクとして異方性のド
ライエッチングにより多結晶シリコン膜５のエッチング
を行ない、溝内に溝の深さの約１／２の膜厚の多結晶シ
リコン膜５が残るようにした（図１２（ａ））。次にレ
ジスト膜６を除去後、１０００℃程度で湿式酸化を８時
間程度行い、多結晶シリコン膜５を酸化した。この時、
図１２（ｂ）に示すように溝内に酸化物７が形成され、
素子領域と素子分離領域の境に突起９と窪み８が形成さ
れた。その後、ドライエッチングにより素子領域のシリ
コンナイトライド膜４を除去して素子分離構造を形成し
た（図１２（ｂ））。
【０００４】次にウエハ表面を希フッ酸で洗浄後、ゲー
ト酸化膜としてシリコン酸化膜１１を熱酸化法により膜
厚８ｎｍで形成し（図１３（ａ））、この極薄なシリコ
ン酸化膜１１の上層の配線層として２５０ｎｍの膜厚の
多結晶シリコン膜１３をモノシラン（ＳｉＨ4 ）の熱分
解により形成し、フォトレジスト１４によりパターニン
グしたウエハー（図１３（ｂ））のエッチングをおこな
った。
ト酸化膜としてシリコン酸化膜１１を熱酸化法により膜
厚８ｎｍで形成し（図１３（ａ））、この極薄なシリコ
ン酸化膜１１の上層の配線層として２５０ｎｍの膜厚の
多結晶シリコン膜１３をモノシラン（ＳｉＨ4 ）の熱分
解により形成し、フォトレジスト１４によりパターニン
グしたウエハー（図１３（ｂ））のエッチングをおこな
った。
【０００５】図１０に示すドライエッチング装置は一般
的にＥＣＲ型プラズマエッチャーと呼ばれ、１７は下部
電極、１８はガス導入口、１９はガス排気口、２０は高
周波電源、２１はウエハー、２２はソレノイドコイル、
２３はマイクロ波発生装置を表わしている。この装置は
２．４５ＧＨｚ近傍のマイクロ波とソレノイドコイルよ
り８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイクロ
波と磁場の共鳴によりプラズマを発生させ、下部電極に
高周波を印加することによってプラズマガスイオンをウ
エハに照射し、エッチングを行なう。この装置におい
て、Ｃｌ2 ガスとＯ2 ガスをガス導入口１８よりそれぞ
れ８０ＳＣＣＭと５ＳＣＣＭ導入し、エッチング室内の
圧力を０．０１５Ｔｏｒｒのもとで、ソレノイドコイル
より８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイク
ロ波（２．４５ＧＨｚ）パワーを３５０Ｗ、高周波電源
２０より高周波（１３．５６ＭＨｚ）を８０Ｗ印加し
て、多結晶シリコン膜１３のエッチングを行った。この
とき４４０ｎｍの波長のプラズマ発光をモニターし、エ
ッチング中の発光強度の最高値より発光強度が３０％下
がったところで多結晶シリコン膜１３のエッチングの終
点を判定した。このときのエッチング速度は２１０ｎｍ
／ｍｉｎ、均一性は３．３％、対シリコン酸化膜選択比
は５１．２であった。その結果、エッチング時間は８７
秒で異方性の形状となったが、素子領域と素子分離領域
の境の突起９の周辺と窪み８の部分でエッチング残り１
５が発生した（図１３（ｃ））。また、この多結晶シリ
コン膜のエッチング残り１５を除去するためにエッチン
グ時間をのばすとエッチング残り１５は発生しなくなっ
たが、図１４に示すようにゲート酸化膜１１が抜けてし
まった。
的にＥＣＲ型プラズマエッチャーと呼ばれ、１７は下部
電極、１８はガス導入口、１９はガス排気口、２０は高
周波電源、２１はウエハー、２２はソレノイドコイル、
２３はマイクロ波発生装置を表わしている。この装置は
２．４５ＧＨｚ近傍のマイクロ波とソレノイドコイルよ
り８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイクロ
波と磁場の共鳴によりプラズマを発生させ、下部電極に
高周波を印加することによってプラズマガスイオンをウ
エハに照射し、エッチングを行なう。この装置におい
て、Ｃｌ2 ガスとＯ2 ガスをガス導入口１８よりそれぞ
れ８０ＳＣＣＭと５ＳＣＣＭ導入し、エッチング室内の
圧力を０．０１５Ｔｏｒｒのもとで、ソレノイドコイル
より８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイク
ロ波（２．４５ＧＨｚ）パワーを３５０Ｗ、高周波電源
２０より高周波（１３．５６ＭＨｚ）を８０Ｗ印加し
て、多結晶シリコン膜１３のエッチングを行った。この
とき４４０ｎｍの波長のプラズマ発光をモニターし、エ
ッチング中の発光強度の最高値より発光強度が３０％下
がったところで多結晶シリコン膜１３のエッチングの終
点を判定した。このときのエッチング速度は２１０ｎｍ
／ｍｉｎ、均一性は３．３％、対シリコン酸化膜選択比
は５１．２であった。その結果、エッチング時間は８７
秒で異方性の形状となったが、素子領域と素子分離領域
の境の突起９の周辺と窪み８の部分でエッチング残り１
５が発生した（図１３（ｃ））。また、この多結晶シリ
コン膜のエッチング残り１５を除去するためにエッチン
グ時間をのばすとエッチング残り１５は発生しなくなっ
たが、図１４に示すようにゲート酸化膜１１が抜けてし
まった。
【０００６】
【発明が解決しようとする課題】上記のように従来のト
レンチ素子分離における素子分離の形成方法では、素子
分離構造の形成時に突起や窪みが出来るため平坦化され
ず、ゲート酸化膜の薄膜化に対応できないため、近年の
超ＬＳＩの微細加工技術には対応できないという課題を
有していた。
レンチ素子分離における素子分離の形成方法では、素子
分離構造の形成時に突起や窪みが出来るため平坦化され
ず、ゲート酸化膜の薄膜化に対応できないため、近年の
超ＬＳＩの微細加工技術には対応できないという課題を
有していた。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板シリコンに溝を形成し、該溝内に絶縁物
を形成するトレンチ素子分離の製造方法において、該基
板シリコンをエッチングして該基板シリコンに溝を形成
する工程と、シリコン酸化膜とシリコンナイトライド膜
を順次形成する工程と、多結晶シリコン膜を堆積させ、
溝内にのみ該多結晶シリコン膜を残すように全面エッチ
ングする工程と、該多結晶シリコン膜を酸化する工程
と、不活性ガスのプラズマにさらす工程と、該シリコン
ナイトライド膜を除去する工程を少なくとも具備するこ
とを特徴とする。
造方法は、基板シリコンに溝を形成し、該溝内に絶縁物
を形成するトレンチ素子分離の製造方法において、該基
板シリコンをエッチングして該基板シリコンに溝を形成
する工程と、シリコン酸化膜とシリコンナイトライド膜
を順次形成する工程と、多結晶シリコン膜を堆積させ、
溝内にのみ該多結晶シリコン膜を残すように全面エッチ
ングする工程と、該多結晶シリコン膜を酸化する工程
と、不活性ガスのプラズマにさらす工程と、該シリコン
ナイトライド膜を除去する工程を少なくとも具備するこ
とを特徴とする。
【０００８】また、本発明の半導体装置の製造方法は、
基板シリコンに溝を形成し、該溝内に絶縁物を形成する
トレンチ素子分離の製造方法において、該基板シリコン
をエッチングして該基板シリコンに溝を形成する工程
と、シリコン酸化膜とシリコンナイトライド膜を順次形
成する工程と、多結晶シリコン膜を堆積させ、溝内にの
み該多結晶シリコン膜を残すように全面エッチングする
工程と、該多結晶シリコン膜を酸化する工程と、該シリ
コンナイトライド膜を除去する工程と、不活性ガスのプ
ラズマにさらす工程を少なくとも具備することを特徴と
する。
基板シリコンに溝を形成し、該溝内に絶縁物を形成する
トレンチ素子分離の製造方法において、該基板シリコン
をエッチングして該基板シリコンに溝を形成する工程
と、シリコン酸化膜とシリコンナイトライド膜を順次形
成する工程と、多結晶シリコン膜を堆積させ、溝内にの
み該多結晶シリコン膜を残すように全面エッチングする
工程と、該多結晶シリコン膜を酸化する工程と、該シリ
コンナイトライド膜を除去する工程と、不活性ガスのプ
ラズマにさらす工程を少なくとも具備することを特徴と
する。
【０００９】また、本発明の半導体装置の製造方法は、
該不活性ガスとして特にアルゴンを用いることを特徴と
する。
該不活性ガスとして特にアルゴンを用いることを特徴と
する。
【００１０】
【作用】本発明の方法は、基板シリコンをエッチングし
て基板シリコンに溝を形成し、シリコン酸化膜とシリコ
ンナイトライド膜を形成後、多結晶シリコン膜を堆積さ
せ、溝内にのみ多結晶シリコン膜が残るように全面エッ
チを行い、多結晶シリコン膜を酸化した後、シリコンナ
イトライド膜を除去して素子分離を形成する方法におい
て、特に多結晶シリコン膜を酸化する際に形成される突
起および窪みの形状のシリコン酸化物を物理的にエッチ
ングし、遊離したシリコン酸化物を下部や窪みの部分に
再堆積させるという作用を有している。
て基板シリコンに溝を形成し、シリコン酸化膜とシリコ
ンナイトライド膜を形成後、多結晶シリコン膜を堆積さ
せ、溝内にのみ多結晶シリコン膜が残るように全面エッ
チを行い、多結晶シリコン膜を酸化した後、シリコンナ
イトライド膜を除去して素子分離を形成する方法におい
て、特に多結晶シリコン膜を酸化する際に形成される突
起および窪みの形状のシリコン酸化物を物理的にエッチ
ングし、遊離したシリコン酸化物を下部や窪みの部分に
再堆積させるという作用を有している。
【００１１】
【実施例】以下、本発明について実施例に基づき詳細に
説明する。
説明する。
【００１２】図９は本実施例において突起及び窪みの形
状を平坦化するのに用いたドライエッチング装置の概略
図で、上部電極１６と下部電極１７を有する平行平板型
反応性イオンエッチング装置である。
状を平坦化するのに用いたドライエッチング装置の概略
図で、上部電極１６と下部電極１７を有する平行平板型
反応性イオンエッチング装置である。
【００１３】第１の実施例として次のような工程で素子
分離を形成後、上層の配線層を形成した。ウエハをフォ
トレジスト１によりパターニング後、基板シリコンを８
００ｎｍ程度エッチングして溝を形成した（図１
（ａ））。フォトレジスト１を剥離後、表面を１０００
℃の酸素雰囲気中で酸化してシリコン酸化膜３を形成
し、シリコンナイトライド膜４を１００ｎｍ程度化学的
気相成長法により堆積させ、多結晶シリコン膜５を３０
０ｎｍ程度モノシラン（ＳｉＨ4 ）の熱分解により形成
した。その後図１（ｂ）のようにレジスト膜６を塗布し
てドライエッチングにより全面エッチを行ない、図１
（ｃ）のように溝内のレジスト膜６のみを残し、この溝
内のレジスト膜６をマスクとして異方性のドライエッチ
ングにより多結晶シリコン膜５のエッチングを行ない、
溝内に溝の深さの約１／２の膜厚の多結晶シリコン膜５
が残るようにした（図２（ａ））。次にレジスト膜６を
除去後、１０００℃程度で湿式酸化を８時間程度行い、
多結晶シリコン膜５を酸化した。この時、図２（ｂ）に
示すように溝内に酸化物７が形成され、素子領域と素子
分離領域の境に突起９と窪み８が形成された。
分離を形成後、上層の配線層を形成した。ウエハをフォ
トレジスト１によりパターニング後、基板シリコンを８
００ｎｍ程度エッチングして溝を形成した（図１
（ａ））。フォトレジスト１を剥離後、表面を１０００
℃の酸素雰囲気中で酸化してシリコン酸化膜３を形成
し、シリコンナイトライド膜４を１００ｎｍ程度化学的
気相成長法により堆積させ、多結晶シリコン膜５を３０
０ｎｍ程度モノシラン（ＳｉＨ4 ）の熱分解により形成
した。その後図１（ｂ）のようにレジスト膜６を塗布し
てドライエッチングにより全面エッチを行ない、図１
（ｃ）のように溝内のレジスト膜６のみを残し、この溝
内のレジスト膜６をマスクとして異方性のドライエッチ
ングにより多結晶シリコン膜５のエッチングを行ない、
溝内に溝の深さの約１／２の膜厚の多結晶シリコン膜５
が残るようにした（図２（ａ））。次にレジスト膜６を
除去後、１０００℃程度で湿式酸化を８時間程度行い、
多結晶シリコン膜５を酸化した。この時、図２（ｂ）に
示すように溝内に酸化物７が形成され、素子領域と素子
分離領域の境に突起９と窪み８が形成された。
【００１４】次に、図９のドライエッチング装置内にウ
エハを入れ、アルゴンガスをガス導入口１８より５０Ｓ
ＣＣＭ導入し、圧力を０．１０Ｔｏｒｒに設定して高周
波電源２０より高周波を１０００Ｗ印加する（図３
（ａ））。時間にして２分程度印加した。これによって
素子領域と素子分離領域の境にある突起９のシリコン酸
化物が物理的にエッチングされ、下部や窪み８に再堆積
する（図３（ｂ））ため、従来の素子分離構造に比べて
平坦化された形状となる。。その後ドライエッチングに
より素子領域のシリコンナイトライド膜４を除去して素
子分離構造を形成した。
エハを入れ、アルゴンガスをガス導入口１８より５０Ｓ
ＣＣＭ導入し、圧力を０．１０Ｔｏｒｒに設定して高周
波電源２０より高周波を１０００Ｗ印加する（図３
（ａ））。時間にして２分程度印加した。これによって
素子領域と素子分離領域の境にある突起９のシリコン酸
化物が物理的にエッチングされ、下部や窪み８に再堆積
する（図３（ｂ））ため、従来の素子分離構造に比べて
平坦化された形状となる。。その後ドライエッチングに
より素子領域のシリコンナイトライド膜４を除去して素
子分離構造を形成した。
【００１５】次にウエハ表面を希フッ酸で洗浄後、ゲー
ト酸化膜としてシリコン酸化膜１１を熱酸化法により膜
厚８ｎｍで形成し（図４（ａ））、この極薄なシリコン
酸化膜１１の上層の配線層として２５０ｎｍの膜厚の多
結晶シリコン膜１３をモノシラン（ＳｉＨ4 ）の熱分解
により形成し、フォトレジスト１４によりパターニング
したウエハー（図４（ｂ））のエッチングをおこなっ
た。
ト酸化膜としてシリコン酸化膜１１を熱酸化法により膜
厚８ｎｍで形成し（図４（ａ））、この極薄なシリコン
酸化膜１１の上層の配線層として２５０ｎｍの膜厚の多
結晶シリコン膜１３をモノシラン（ＳｉＨ4 ）の熱分解
により形成し、フォトレジスト１４によりパターニング
したウエハー（図４（ｂ））のエッチングをおこなっ
た。
【００１６】図１０に示すドライエッチング装置は一般
的にＥＣＲ型プラズマエッチャーと呼ばれ、１７は下部
電極、１８はガス導入口、１９はガス排気口、２０は高
周波電源、２１はウエハー、２２はソレノイドコイル、
２３はマイクロ波発生装置を表わしている。この装置は
２．４５ＧＨｚ近傍のマイクロ波とソレノイドコイルよ
り８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイクロ
波と磁場の共鳴によりプラズマを発生させ、下部電極に
高周波を印加することによってプラズマガスイオンをウ
エハに照射し、エッチングを行なう。この装置におい
て、Ｃｌ2 ガスとＯ2 ガスをガス導入口１８よりそれぞ
れ８０ＳＣＣＭと５ＳＣＣＭ導入し、エッチング室内の
圧力を０．０１５Ｔｏｒｒのもとで、ソレノイドコイル
より８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイク
ロ波（２．４５ＧＨｚ）パワーを３５０Ｗ、高周波電源
２０より高周波（１３．５６ＭＨｚ）を８０Ｗ印加し
て、多結晶シリコン膜１３のエッチングを行った。この
とき４４０ｎｍの波長のプラズマ発光をモニターし、エ
ッチング中の発光強度の最高値より発光強度が３０％下
がったところで多結晶シリコン膜１３のエッチングの終
点を判定した。このときのエッチング速度は２１０ｎｍ
／ｍｉｎ、均一性は３．３％、対シリコン酸化膜選択比
は５１．２であった。その結果、エッチング時間は８６
秒で異方性の形状となり、従来の素子分離構造に比べ平
坦化された形状となるため、エッチング残りも発生しな
かった（図４（ｃ））。
的にＥＣＲ型プラズマエッチャーと呼ばれ、１７は下部
電極、１８はガス導入口、１９はガス排気口、２０は高
周波電源、２１はウエハー、２２はソレノイドコイル、
２３はマイクロ波発生装置を表わしている。この装置は
２．４５ＧＨｚ近傍のマイクロ波とソレノイドコイルよ
り８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイクロ
波と磁場の共鳴によりプラズマを発生させ、下部電極に
高周波を印加することによってプラズマガスイオンをウ
エハに照射し、エッチングを行なう。この装置におい
て、Ｃｌ2 ガスとＯ2 ガスをガス導入口１８よりそれぞ
れ８０ＳＣＣＭと５ＳＣＣＭ導入し、エッチング室内の
圧力を０．０１５Ｔｏｒｒのもとで、ソレノイドコイル
より８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイク
ロ波（２．４５ＧＨｚ）パワーを３５０Ｗ、高周波電源
２０より高周波（１３．５６ＭＨｚ）を８０Ｗ印加し
て、多結晶シリコン膜１３のエッチングを行った。この
とき４４０ｎｍの波長のプラズマ発光をモニターし、エ
ッチング中の発光強度の最高値より発光強度が３０％下
がったところで多結晶シリコン膜１３のエッチングの終
点を判定した。このときのエッチング速度は２１０ｎｍ
／ｍｉｎ、均一性は３．３％、対シリコン酸化膜選択比
は５１．２であった。その結果、エッチング時間は８６
秒で異方性の形状となり、従来の素子分離構造に比べ平
坦化された形状となるため、エッチング残りも発生しな
かった（図４（ｃ））。
【００１７】第２の実施例としては次のような工程で素
子分離を形成後、上層の配線層を形成した。ウエハをフ
ォトレジスト１によりパターニング後、基板シリコンを
８００ｎｍ程度エッチングして溝を形成した（図５
（ａ））。フォトレジスト１を剥離後、表面を１０００
℃の酸素雰囲気中で酸化してシリコン酸化膜３を形成
し、シリコンナイトライド膜４を１００ｎｍ程度化学的
気相成長法により堆積させ、多結晶シリコン膜５を３０
０ｎｍ程度モノシラン（ＳｉＨ4 ）の熱分解により形成
した。その後図５（ｂ）のようにレジスト膜６を塗布し
てドライエッチングにより全面エッチを行ない、図５
（ｃ）のように溝内のレジスト膜６のみを残し、この溝
内のレジスト膜６をマスクとして異方性のドライエッチ
ングにより多結晶シリコン膜５のエッチングを行ない、
溝内に溝の深さの約１／２の膜厚の多結晶シリコン膜５
が残るようにした（図６（ａ））。次にレジスト膜６を
除去後、１０００℃程度で湿式酸化を８時間程度行い、
多結晶シリコン膜５を酸化した。この時、図６（ｂ）に
示すように溝内に酸化物７が形成され、素子領域と素子
分離領域の境に突起９と窪み８が形成された。その後、
ドライエッチングにより素子領域のシリコンナイトライ
ド膜４を完全に除去した（図６（ｃ））。
子分離を形成後、上層の配線層を形成した。ウエハをフ
ォトレジスト１によりパターニング後、基板シリコンを
８００ｎｍ程度エッチングして溝を形成した（図５
（ａ））。フォトレジスト１を剥離後、表面を１０００
℃の酸素雰囲気中で酸化してシリコン酸化膜３を形成
し、シリコンナイトライド膜４を１００ｎｍ程度化学的
気相成長法により堆積させ、多結晶シリコン膜５を３０
０ｎｍ程度モノシラン（ＳｉＨ4 ）の熱分解により形成
した。その後図５（ｂ）のようにレジスト膜６を塗布し
てドライエッチングにより全面エッチを行ない、図５
（ｃ）のように溝内のレジスト膜６のみを残し、この溝
内のレジスト膜６をマスクとして異方性のドライエッチ
ングにより多結晶シリコン膜５のエッチングを行ない、
溝内に溝の深さの約１／２の膜厚の多結晶シリコン膜５
が残るようにした（図６（ａ））。次にレジスト膜６を
除去後、１０００℃程度で湿式酸化を８時間程度行い、
多結晶シリコン膜５を酸化した。この時、図６（ｂ）に
示すように溝内に酸化物７が形成され、素子領域と素子
分離領域の境に突起９と窪み８が形成された。その後、
ドライエッチングにより素子領域のシリコンナイトライ
ド膜４を完全に除去した（図６（ｃ））。
【００１８】次に、図９のドライエッチング装置内にウ
エハを入れ、アルゴンガスをガス導入口１８より５０Ｓ
ＣＣＭ導入し、圧力を０．１０Ｔｏｒｒに設定して高周
波電源２０より高周波を１０００Ｗ印加する（図７
（ａ））。時間にして２分程度印加した。これによって
素子領域と素子分離領域の境にある突起９のシリコン酸
化物が物理的にエッチングされ、下部や窪み８に再堆積
する（図７（ｂ））。突起や窪みが無くなり、前記実施
例の素子分離構造に比べてさらに平坦化された形状とな
る。
エハを入れ、アルゴンガスをガス導入口１８より５０Ｓ
ＣＣＭ導入し、圧力を０．１０Ｔｏｒｒに設定して高周
波電源２０より高周波を１０００Ｗ印加する（図７
（ａ））。時間にして２分程度印加した。これによって
素子領域と素子分離領域の境にある突起９のシリコン酸
化物が物理的にエッチングされ、下部や窪み８に再堆積
する（図７（ｂ））。突起や窪みが無くなり、前記実施
例の素子分離構造に比べてさらに平坦化された形状とな
る。
【００１９】次にウエハ表面を希フッ酸で洗浄後、ゲー
ト酸化膜としてシリコン酸化膜１１を熱酸化法により膜
厚６ｎｍで形成し（図７（ｃ））、この極薄なシリコン
酸化膜１１の上層の配線層として２５０ｎｍの膜厚の多
結晶シリコン膜１３をモノシラン（ＳｉＨ4 ）の熱分解
により形成し、フォトレジスト１４によりパターニング
したウエハー（図８（ａ））のエッチングをおこなっ
た。
ト酸化膜としてシリコン酸化膜１１を熱酸化法により膜
厚６ｎｍで形成し（図７（ｃ））、この極薄なシリコン
酸化膜１１の上層の配線層として２５０ｎｍの膜厚の多
結晶シリコン膜１３をモノシラン（ＳｉＨ4 ）の熱分解
により形成し、フォトレジスト１４によりパターニング
したウエハー（図８（ａ））のエッチングをおこなっ
た。
【００２０】図１０に示すドライエッチング装置は一般
的にＥＣＲ型プラズマエッチャーと呼ばれ、１７は下部
電極、１８はガス導入口、１９はガス排気口、２０は高
周波電源、２１はウエハー、２２はソレノイドコイル、
２３はマイクロ波発生装置を表わしている。この装置は
２．４５ＧＨｚ近傍のマイクロ波とソレノイドコイルよ
り８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイクロ
波と磁場の共鳴によりプラズマを発生させ、下部電極に
高周波を印加することによってプラズマガスイオンをウ
エハに照射し、エッチングを行なう。この装置におい
て、Ｃｌ2 ガスとＯ2 ガスをガス導入口１８よりそれぞ
れ８０ＳＣＣＭと５ＳＣＣＭ導入し、エッチング室内の
圧力を０．０１５Ｔｏｒｒのもとで、ソレノイドコイル
より８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイク
ロ波（２．４５ＧＨｚ）パワーを３５０Ｗ、高周波電源
２０より高周波（１３．５６ＭＨｚ）を８０Ｗ印加し
て、多結晶シリコン膜１３のエッチングを行った。この
とき４４０ｎｍの波長のプラズマ発光をモニターし、エ
ッチング中の発光強度の最高値より発光強度が３０％下
がったところで多結晶シリコン膜１３のエッチングの終
点を判定した。このときのエッチング速度は２１０ｎｍ
／ｍｉｎ、均一性は３．３％、対シリコン酸化膜選択比
は５１．２であった。その結果エッチング時間は８７秒
で異方性の形状となり、従来の素子分離構造に比べ平坦
化された形状となるため、エッチング残りも発生しなか
った（図８（ｃ））。 以上、本発明の実施例を図面に
基づいて例を示したが、本発明は以上述べたエッチング
条件や装置などは当然これに限るものではない。
的にＥＣＲ型プラズマエッチャーと呼ばれ、１７は下部
電極、１８はガス導入口、１９はガス排気口、２０は高
周波電源、２１はウエハー、２２はソレノイドコイル、
２３はマイクロ波発生装置を表わしている。この装置は
２．４５ＧＨｚ近傍のマイクロ波とソレノイドコイルよ
り８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイクロ
波と磁場の共鳴によりプラズマを発生させ、下部電極に
高周波を印加することによってプラズマガスイオンをウ
エハに照射し、エッチングを行なう。この装置におい
て、Ｃｌ2 ガスとＯ2 ガスをガス導入口１８よりそれぞ
れ８０ＳＣＣＭと５ＳＣＣＭ導入し、エッチング室内の
圧力を０．０１５Ｔｏｒｒのもとで、ソレノイドコイル
より８７５Ｇａｕｓｓ近傍の磁場を発生させて、マイク
ロ波（２．４５ＧＨｚ）パワーを３５０Ｗ、高周波電源
２０より高周波（１３．５６ＭＨｚ）を８０Ｗ印加し
て、多結晶シリコン膜１３のエッチングを行った。この
とき４４０ｎｍの波長のプラズマ発光をモニターし、エ
ッチング中の発光強度の最高値より発光強度が３０％下
がったところで多結晶シリコン膜１３のエッチングの終
点を判定した。このときのエッチング速度は２１０ｎｍ
／ｍｉｎ、均一性は３．３％、対シリコン酸化膜選択比
は５１．２であった。その結果エッチング時間は８７秒
で異方性の形状となり、従来の素子分離構造に比べ平坦
化された形状となるため、エッチング残りも発生しなか
った（図８（ｃ））。 以上、本発明の実施例を図面に
基づいて例を示したが、本発明は以上述べたエッチング
条件や装置などは当然これに限るものではない。
【００２１】
【発明の効果】本発明は、トレンチ素子分離構造の平坦
化を行なうことができるため、薄いゲート酸化膜上の配
線層のエッチングにおいてゲート酸化膜を抜くことな
く、異方性のエッチングができ、近年の微細加工技術に
対応できるという効果を有している。
化を行なうことができるため、薄いゲート酸化膜上の配
線層のエッチングにおいてゲート酸化膜を抜くことな
く、異方性のエッチングができ、近年の微細加工技術に
対応できるという効果を有している。
【図１】本発明の第１の実施例における工程の断面図で
ある。
ある。
【図２】本発明の第１の実施例における工程の断面図で
ある。
ある。
【図３】本発明の第１の実施例における工程の断面図で
ある。
ある。
【図４】本発明の第１の実施例における工程の断面図で
ある。
ある。
【図５】本発明の第２の実施例における工程の断面図で
ある。
ある。
【図６】本発明の第２の実施例における工程の断面図で
ある。
ある。
【図７】本発明の第２の実施例における工程の断面図で
ある。
ある。
【図８】本発明の第２の実施例における工程の断面図で
ある。
ある。
【図９】本発明の第１、第２の実施例において使用した
ドライエッチング装置の概略図である。
ドライエッチング装置の概略図である。
【図１０】本発明の第１、第２の実施例および従来技術
において使用したドライエッチング装置の概略図であ
る。
において使用したドライエッチング装置の概略図であ
る。
【図１１】従来技術の実施例における工程の断面図であ
る。
る。
【図１２】従来技術の実施例における工程の断面図であ
る。
る。
【図１３】従来技術の実施例における工程の断面図であ
る。
る。
【図１４】従来技術の実施例における工程の断面図であ
る。
る。
１・・・・・・フォトレジスト ２・・・・・・シリコン基板 ３・・・・・・シリコン酸化膜 ４・・・・・・シリコンナイトライド膜 ５・・・・・・多結晶シリコン膜 ６・・・・・・レジスト膜 ７・・・・・・シリコン酸化物 ８・・・・・・窪み ９・・・・・・突起 １０・・・・・・不活性ガスプラズマ １１・・・・・・シリコン酸化膜 １２・・・・・・段差 １３・・・・・・多結晶シリコン膜 １４・・・・・・レジスト膜 １５・・・・・・エッチング残り １６・・・・・・上部電極 １７・・・・・・下部電極 １８・・・・・・ガス導入口 １９・・・・・・ガス排気口 ２０・・・・・・高周波電源 ２１・・・・・・ウエハー ２２・・・・・・ソレノイドコイル ２３・・・・・・マイクロ波発生装置
Claims (3)
- 【請求項１】基板シリコンに溝を形成し、該溝内に絶縁
物を形成するトレンチ素子分離の製造方法において、該
基板シリコンをエッチングして該基板シリコンに溝を形
成する工程と、シリコン酸化膜とシリコンナイトライド
膜を順次形成する工程と、多結晶シリコン膜を堆積さ
せ、溝内にのみ該多結晶シリコン膜を残すように全面エ
ッチングする工程と、該多結晶シリコン膜を酸化する工
程と、不活性ガスのプラズマにさらす工程と、該シリコ
ンナイトライド膜を除去する工程を少なくとも具備する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】基板シリコンに溝を形成し、該溝内に絶縁
物を形成するトレンチ素子分離の製造方法において、該
基板シリコンをエッチングして該基板シリコンに溝を形
成する工程と、シリコン酸化膜とシリコンナイトライド
膜を順次形成する工程と、多結晶シリコン膜を堆積さ
せ、溝内にのみ該多結晶シリコン膜を残すように全面エ
ッチングする工程と、該多結晶シリコン膜を酸化する工
程と、該シリコンナイトライド膜を除去する工程と、不
活性ガスのプラズマにさらす工程を少なくとも具備する
ことを特徴とする半導体装置の製造方法。 - 【請求項３】該不活性ガスとして特にアルゴンを用いる
ことを特徴とする請求項１、２記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21399494A JPH0878515A (ja) | 1994-09-07 | 1994-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21399494A JPH0878515A (ja) | 1994-09-07 | 1994-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878515A true JPH0878515A (ja) | 1996-03-22 |
Family
ID=16648503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21399494A Pending JPH0878515A (ja) | 1994-09-07 | 1994-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482714B1 (en) * | 1999-02-24 | 2002-11-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20070264732A1 (en) * | 2006-03-10 | 2007-11-15 | Jingkuang Chen | Three-Dimensional, Ultrasonic Transducer Arrays, Methods of Making Ultrasonic Transducer Arrays, and Devices Including Ultrasonic Transducer Arrays |
-
1994
- 1994-09-07 JP JP21399494A patent/JPH0878515A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482714B1 (en) * | 1999-02-24 | 2002-11-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6737724B2 (en) | 1999-02-24 | 2004-05-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20070264732A1 (en) * | 2006-03-10 | 2007-11-15 | Jingkuang Chen | Three-Dimensional, Ultrasonic Transducer Arrays, Methods of Making Ultrasonic Transducer Arrays, and Devices Including Ultrasonic Transducer Arrays |
| US8372680B2 (en) * | 2006-03-10 | 2013-02-12 | Stc.Unm | Three-dimensional, ultrasonic transducer arrays, methods of making ultrasonic transducer arrays, and devices including ultrasonic transducer arrays |
| US8803259B2 (en) | 2006-03-10 | 2014-08-12 | STC.UNM & University of New Mexico | Three-dimensional, ultrasonic transducer arrays, methods of making ultrasonic transducer arrays, and devices including ultrasonic transducer arrays |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402527B2 (en) | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus | |
| US6033990A (en) | Method for manufacturing a multilevel interconnection structure | |
| US6372605B1 (en) | Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing | |
| US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
| KR100702723B1 (ko) | 드라이 에칭 방법 | |
| US20240290623A1 (en) | Processing methods to improve etched silicon-and-germanium-containing material surface roughness | |
| JP2003023000A (ja) | 半導体装置の製造方法 | |
| KR100838502B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100932763B1 (ko) | 시료의 플라즈마 에칭방법 | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| JPH11214356A (ja) | シリコン基板のドライエッチング方法 | |
| TW202516621A (zh) | 基板處理方法 | |
| US20240162043A1 (en) | Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification | |
| JPH0878515A (ja) | 半導体装置の製造方法 | |
| JP3323190B2 (ja) | ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| US6943120B1 (en) | Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| JP3865323B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
| CN115910768B (zh) | 一种半导体结构的刻蚀方法 | |
| JP3336402B2 (ja) | 薄膜の形成方法 | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| JPH0353521A (ja) | 半導体装置の製造方法 | |
| KR20250039270A (ko) | 플라스마 처리 방법 |