JPH0879008A - Gm-c filter - Google Patents

Gm-c filter

Info

Publication number
JPH0879008A
JPH0879008A JP21356394A JP21356394A JPH0879008A JP H0879008 A JPH0879008 A JP H0879008A JP 21356394 A JP21356394 A JP 21356394A JP 21356394 A JP21356394 A JP 21356394A JP H0879008 A JPH0879008 A JP H0879008A
Authority
JP
Japan
Prior art keywords
amplifier
value
filter
mosfet
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21356394A
Other languages
Japanese (ja)
Other versions
JP3152844B2 (en
Inventor
Toshio Adachi
敏男 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP21356394A priority Critical patent/JP3152844B2/en
Publication of JPH0879008A publication Critical patent/JPH0879008A/en
Application granted granted Critical
Publication of JP3152844B2 publication Critical patent/JP3152844B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE: To provide the filter to keep a low current consumption characteristic with low distortion. CONSTITUTION: Captions 12,13 are Gm amplifiers with a relation to a cut-off frequency, a caption 14 is a Gm amplifier relating to the Q, a caption 11 is a Gm amplifier relating to a gain of the filter. Captions 17, 18 are amplifiers controlling a common mode output signal level of the Gm amplifiers 12, 13. A caption 2 is a PLL circuit controlling the Gm of the Gm amplifiers 12, 13. A caption 3 is a PLL circuit controlling the Gm of the amplifiers 11, 14. Since the cut-off frequency and the Q/gain are controlled independently, even when a ratio of the Gm of the Gm amplifier deciding the cut-off frequency to the Gm of the Gm amplifier deciding the Q is increased, the size ratio of transistors(TRs) in the Gm amplifiers is selected independently.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、良好な線形性能を有し
て低消費電流動作が可能であり、且つフィルタ精度の優
れたGm−Cフィルタに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Gm-C filter having good linear performance, capable of low current consumption operation, and excellent filter accuracy.

【0002】[0002]

【従来の技術】近年、Gm−CフィルタはLSI化可能
・高速動作可能であって、かつ時間連続系の特徴を生か
したフィルタとして注目を浴びている。このGm−Cフ
ィルタは、Gmアンプと、容量と、Gm値をコントロー
ルするための回路とから構成されている。
2. Description of the Related Art In recent years, a Gm-C filter has attracted attention as a filter that can be integrated into an LSI and can operate at high speed, and that makes use of the characteristics of a time-continuous system. The Gm-C filter includes a Gm amplifier, a capacitor, and a circuit for controlling the Gm value.

【0003】従来から知られているとおり、Gm−Cフ
ィルタは連続時間系フィルタであるので高速動作が可能
であり、しかもスイッチトキャパシタフィルタ(SC
F)のような折り返し効果がないので、近年注目されて
きている。しかしながら、Gmアンプが固有的に有して
いる線形性の問題に起因して、実用レベルのものが知ら
れていなかった。そこで、本出願人はこの問題点を解決
するために、特開平6−152320号として、図10
に示すGm−Cフィルタを提唱している。
As conventionally known, since the Gm-C filter is a continuous-time filter, it can be operated at high speed, and the switched capacitor filter (SC
Since it does not have the folding effect as in F), it has been drawing attention in recent years. However, due to the linearity problem inherent to the Gm amplifier, no practical level has been known. Therefore, in order to solve this problem, the applicant of the present invention has disclosed in FIG.
The Gm-C filter shown in is proposed.

【0004】この図10に示すGm−Cフィルタは、良
好な線形性能を有すると共に、低消費電流動作が可能な
双二次型のフィルタである。ここで、80はフィルタの
ゲインを制御するGmアンプ、81および82はフィル
タのカットオフ周波数を制御するGmアンプ、83はフ
ィルタのQ値を制御するGmアンプ、84はGmアンプ
81の同相出力信号レベルを制御するためのアンプ、8
5はGmアンプ80,82,83の同相出力信号レベル
を制御するためのアンプである。また86は、同相信号
レベルを発生するバイアス回路であり、通常はPLL回
路によって構成される。
The Gm-C filter shown in FIG. 10 is a biquadratic type filter having good linear performance and capable of low current consumption operation. Here, 80 is a Gm amplifier that controls the gain of the filter, 81 and 82 are Gm amplifiers that control the cutoff frequency of the filter, 83 is a Gm amplifier that controls the Q value of the filter, and 84 is an in-phase output signal of the Gm amplifier 81. An amplifier for controlling the level, 8
Reference numeral 5 is an amplifier for controlling the in-phase output signal levels of the Gm amplifiers 80, 82 and 83. A bias circuit 86 generates a common-mode signal level, which is usually a PLL circuit.

【0005】図10に示されている破線内の詳細な回路
構成を図2に示す。図2において、M1 ,M2 は入力用
MOSFETである。M3 ,M4 は同相レベル制御用の
MOSFETである。M5 ,M6 はDCゲインを増加さ
せるためのカスコード用MOSFETである。このよう
に第一のGmアンプGm1 はM1 〜M6 で示す6個のM
OSFETから構成されている。
FIG. 2 shows a detailed circuit configuration within a broken line shown in FIG. In FIG. 2, M 1 and M 2 are input MOSFETs. M 3 and M 4 are MOSFETs for in-phase level control. M 5 and M 6 are cascode MOSFETs for increasing the DC gain. As described above, the first Gm amplifier Gm 1 is composed of six Ms M 1 to M 6.
It is composed of an OSFET.

【0006】また、図2のCMCは同相レベル制御用ア
ンプ、B11は同相レベルを決めるための基準電圧入力端
子、B12は同相レベルを制御するMOSFET M3
4の入力端子、B13はカスコード用MOSFETのバ
イアス端子である。さらにGm2 は第二のGmアンプで
あり、その回路構成はGm1 と同一である。
Further, CMC in FIG. 2 is an in-phase level control amplifier, B 11 is a reference voltage input terminal for determining the in-phase level, and B 12 is a MOSFET M 3 for controlling the in-phase level.
An input terminal of M 4 and B 13 are bias terminals of the cascode MOSFET. Further, Gm 2 is a second Gm amplifier, and its circuit configuration is the same as Gm 1 .

【0007】次に、図2に示した回路の動作を説明す
る。まず、初期値として入力端子In1,In2に入力電圧
inが印加されているとき、その出力レベルがバイアス
端子B11に印加されている電圧値VB11 に一致している
と仮定する。ここで入力端In1,In2に印加する同相電
圧が上昇する場合を考える。
Next, the operation of the circuit shown in FIG. 2 will be described. First, when the input voltage V in is applied to the input terminals I n1 and I n2 as an initial value, it is assumed that the output level thereof matches the voltage value V B11 applied to the bias terminal B 11 . Here, consider a case where the common-mode voltage applied to the input terminals I n1 and I n2 rises.

【0008】このとき出力レベルはインバータ動作によ
り上記VB11 より下がろうとする。また、同相レベル制
御用アンプCMCの出力端子B12からは、次の(1)式
に示す電圧が出力される。
At this time, the output level tends to fall below V B11 by the inverter operation. Further, the voltage shown in the following expression (1) is output from the output terminal B 12 of the common-mode level control amplifier CMC.

【0009】[0009]

【数1】 [Equation 1]

【0010】これにより、端子B12の電圧は初期値レベ
ルより下がることになり、出力電圧は再び上がろうとす
る。そして、制御用アンプCMCのゲインがGm1 のゲ
インに比べて十分高いときには、出力レベル(Vout11
+Vout12 )/2は常にVB11 と等しくなる。この結果
として、次段のGmアンプであるGm2 のGm値は制御
用アンプCMCの第3の入力端子に印加された電圧V
B11 によって制御されることになる。
As a result, the voltage at the terminal B 12 falls below the initial value level, and the output voltage tries to rise again. When the gain of the control amplifier CMC is sufficiently higher than the gain of Gm 1 , the output level (Vout11
+ Vout12) / 2 is always equal to the V B11. As a result, the Gm value of Gm 2 which is the Gm amplifier of the next stage is the voltage V applied to the third input terminal of the control amplifier CMC.
It will be controlled by B11 .

【0011】すなわち、図2に示した回路において、G
1 と記されたGmアンプの同相出力レベルはB11と
一致することになる。また本GmアンプのGm値は
That is, in the circuit shown in FIG.
The in-phase output level of the Gm amplifier indicated by m 1 coincides with B 11. The Gm value of this Gm amplifier is

【0012】[0012]

【数2】 Gm=2K(VIN−VTH) …(2) となる。ここで、Kはトランジスタのサイズ比等を含む
常数、VINはM1 ,M2のゲート端子に印加する入力信
号、VTHはMOSFETのしきい値電圧である。
[Number 2] Gm = 2K (V IN -V TH ) ... a (2). Here, K is a constant including the size ratio of the transistors, V IN is an input signal applied to the gate terminals of M 1 and M 2 , and V TH is the threshold voltage of the MOSFET.

【0013】上記の(2)式によると、GmアンプのG
m値は入力信号レベルで決まるので、Gm値を制御する
には同相入力レベルを制御すればよいことになる。従っ
て、図2においてGm1 と記されたアンプの同相出力信
号レベルをアンプCMCで制御することにより、Gm2
のGm値を制御できることになる。その結果、Gm2
Gm値は(2)式に示されるように入力信号に対して線
形になるので、線形性能が優れていることになる。
According to the above equation (2), the Gm of the Gm amplifier is
Since the m value is determined by the input signal level, the Gm value can be controlled by controlling the in-phase input level. Therefore, by controlling the in-phase output signal level of the amplifier indicated by Gm 1 in FIG. 2 by the amplifier CMC, Gm 2
It is possible to control the Gm value of. As a result, the Gm value of Gm 2 becomes linear with respect to the input signal as shown in the equation (2), which means that the linear performance is excellent.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、従来の
フィルタ回路を示した図10において、フィルタのQ値
は、Gmアンプ81と82のGm値の相乗平均とGmア
ンプ83のGm値の比(√(Gm2 ,Gm3 ):Gm
4 )で決まるので、Q値が高いフィルタを設計する際に
はGmアンプ81および82のGm値の相乗平均√(G
2 ,Gm3 )とGmアンプ83のGm値(Gm4 )の
比を大きくする必要がある。
However, in FIG. 10 showing a conventional filter circuit, the Q value of the filter is the ratio of the geometric mean of the Gm values of the Gm amplifiers 81 and 82 to the Gm value of the Gm amplifier 83 (√ (Gm 2 , Gm 3 ): Gm
4 ), so when designing a filter with a high Q value, the geometric mean of the Gm values of the Gm amplifiers 81 and 82 √ (G
It is necessary to increase the ratio of m 2 , Gm 3 ) to the Gm value (Gm 4 ) of the Gm amplifier 83.

【0015】例えば、フィルタのQ値が20となるよう
に設計する場合に、いまGmアンプ81,82のGm値
が同じとすれば(Gm2 =Gm3 )、Gm3 :Gm4
20:1になる。この比を保つようにMOSFETのサ
イズW/Lを計算すると、Gmアンプ82の入力MOS
FETサイズはW/L=40μ/6μ、Gmアンプ83
の入力MOSFETサイズはW/L=2μ/6μとなる
(W:MOSFETのチャネル幅、L:MOSFETの
チャネル長)。
For example, when designing the Q value of the filter to be 20, if the Gm values of the Gm amplifiers 81 and 82 are the same (Gm 2 = Gm 3 ), Gm 3 : Gm 4 =
It will be 20: 1. When the size W / L of the MOSFET is calculated so as to maintain this ratio, the input MOS of the Gm amplifier 82 is calculated.
FET size is W / L = 40μ / 6μ, Gm amplifier 83
The input MOSFET size is W / L = 2μ / 6μ (W: MOSFET channel width, L: MOSFET channel length).

【0016】このとき、サイズの相対精度を保つためG
mアンプ82としてW/L=2μ/6μのものを20個
使用するようにすればよいが、W/L=2μ/6μとい
う小さなデバイスサイズは、製造技術上好ましいサイズ
ではない。他方、相対精度を向上させるためには、W/
L=20μ/60μを単位サイズとしてもよいが、この
ように大きなサイズとした場合にはMOSFETのチャ
ネル長Lが大きくなるため、チャネル長Lに依存して生
じる寄生ポールに起因して、高速フィルタを実現すると
きには性能が損われる。
At this time, in order to maintain the relative accuracy of the size, G
20 m / A = 2 μ / 6 μ may be used as the m-amp 82, but a small device size of W / L = 2 μ / 6 μ is not a preferable size in terms of manufacturing technology. On the other hand, in order to improve the relative accuracy, W /
L = 20 μ / 60 μ may be used as the unit size. However, when such a large size is used, the channel length L of the MOSFET becomes large, so that the high speed filter is caused by the parasitic pole generated depending on the channel length L. The performance will be compromised when

【0017】ここで、寄生ポール=μCOX/L2 であ
る。但し、μはキャリアの移動度、COXはゲート容量
値、LはMOSFETのチャネル長を表す。
Here, the parasitic pole = μC OX / L 2 . Here, μ represents the mobility of carriers, C OX represents the gate capacitance value, and L represents the channel length of the MOSFET.

【0018】このように、フィルタのカットオフ周波
数,フィルタゲイン値およびQ値を決めるGmアンプの
Gm値がいずれもそのGmアンプの同相入力電圧レベル
に依存することから、上記W/Lの相対精度を向上させ
ることがフィルタ設計上、重要な要素となってくる。
As described above, since the Gm value of the Gm amplifier which determines the cutoff frequency, the filter gain value and the Q value of the filter all depends on the in-phase input voltage level of the Gm amplifier, the relative accuracy of the above W / L. It is an important factor to improve the filter design.

【0019】そこで本発明の第1の目的は、上述の点に
鑑み、フィルタのQ値あるいはゲインを規定するGmア
ンプのGm値制御系については、カットオフ周波数を規
定するGmアンプのGm値制御系から全く独立させるこ
とにより、デバイスサイズに拘束されることなく所望の
電気的特性を達成し得るよう構成したGm−Cフィルタ
を提供することにある。
Therefore, in view of the above points, the first object of the present invention is to control the Gm value of a Gm amplifier that defines the cutoff frequency in the Gm value control system of the Gm amplifier that defines the Q value or gain of the filter. An object of the present invention is to provide a Gm-C filter configured to achieve desired electrical characteristics without being restricted by the device size by making the Gm-C filter completely independent of the system.

【0020】また本発明の第2の目的は、低歪かつ低消
費電流でありながら、Q値,フィルタのゲイン,カット
オフ周波数を正確に設定することができるGm−Cフィ
ルタを提供することにある。
A second object of the present invention is to provide a Gm-C filter which can accurately set the Q value, the gain of the filter and the cutoff frequency while having low distortion and low current consumption. is there.

【0021】[0021]

【課題を解決するための手段】かかる目的を達成するた
めに、本発明は、フィルタのゲイン,カットオフ周波
数,Q値をそれぞれ制御する各Gmアンプを備えたGm
−Cフィルタであって、該フィルタのカットオフ周波数
を制御するGmアンプについては、当該Gmアンプの同
相入力信号値によりそのGm値を制御すると共に、該フ
ィルタのゲインおよび/またはQ値を制御するGmアン
プについては、別個に設けたバイアス設定手段から供給
されるバイアス値によりそのGm値を制御する(図1参
照)。
In order to achieve such an object, the present invention provides a Gm amplifier including Gm amplifiers for controlling the gain, cutoff frequency and Q value of a filter.
-A C filter that controls the cutoff frequency of the filter, controls the Gm value of the Gm amplifier according to the in-phase input signal value of the Gm amplifier, and controls the gain and / or the Q value of the filter. Regarding the Gm amplifier, the Gm value is controlled by the bias value supplied from the bias setting means provided separately (see FIG. 1).

【0022】ここで、前記カットオフ周波数を制御する
Gmアンプは、差動入力型MOSFET対と、同相レベ
ル制御用のゲート入力端を有するMOSFET対とを直
列に接続し、一対の差動出力端から出力電流を供給する
のが好適である(図2参照)。
Here, the Gm amplifier for controlling the cutoff frequency connects a differential input type MOSFET pair and a MOSFET pair having a gate input end for common mode level control in series, and a pair of differential output ends. It is preferable to supply the output current from (see FIG. 2).

【0023】更に加えて、前記カットオフ周波数を制御
するGmアンプの出力電圧と、所定の電圧との差に応じ
た電圧を、当該カットオフ周波数を制御するGmアンプ
の同相レベル制御端子に印加する手段を具備するのが好
適である(図1参照)。
In addition, a voltage corresponding to the difference between the output voltage of the Gm amplifier controlling the cutoff frequency and a predetermined voltage is applied to the common mode level control terminal of the Gm amplifier controlling the cutoff frequency. It is preferable to have means (see FIG. 1).

【0024】また、前記カットオフ周波数を制御するG
mアンプは、差動入力型MOSFET対と、同相レベル
制御用のゲート入力端を有するMOSFET対とが直列
に接続され、一対の差動出力端から出力電流を供給する
第一のGmアンプと、前記一対の差動出力端に接続され
た第二のGmアンプと、3個の入力端を有し、第一およ
び第二の入力端については前記第一のGmアンプの一対
の差動出力端に接続され、第三の入力端については、前
記第二のGmアンプのGm値を制御するためのバイアス
電圧源に接続され、前記第一のGmアンプに含まれる前
記同相レベル制御用のゲート入力端に制御電圧を印加す
る出力端を有する同相レベル制御用アンプとを具備する
ことにより、前記第二のGmアンプにおけるGm値を、
前記同相レベル制御用アンプの第三の入力端に印加され
るバイアス電圧によって制御することも可能である(図
2参照)。
G for controlling the cutoff frequency
The m-amplifier includes a first Gm amplifier in which a differential input type MOSFET pair and a MOSFET pair having a gate input end for in-phase level control are connected in series and which supplies an output current from a pair of differential output ends. A second Gm amplifier connected to the pair of differential output terminals and three input terminals, and a pair of differential output terminals of the first Gm amplifier for the first and second input terminals. And a third input end connected to a bias voltage source for controlling the Gm value of the second Gm amplifier, and the gate input for the common mode level control included in the first Gm amplifier. By providing an in-phase level control amplifier having an output end for applying a control voltage to the end, the Gm value in the second Gm amplifier is
It is also possible to control by the bias voltage applied to the third input terminal of the common-mode level control amplifier (see FIG. 2).

【0025】さらに、前記ゲインおよび/またはQ値を
制御するGmアンプは、差動入力型MOSFET対と、
該差動入力型MOSFET対のソース側に接続された電
流源MOSFETとを備え、該電流源MOSFETの制
御ゲートに所定のバイアス電圧を印加する構成とするこ
とができる。(図3参照)。あるいは、前記ゲインおよ
び/またはQ値を制御するGmアンプは、差動入力型M
OSFET対と、該差動入力型MOSFET対のソース
側に接続された電流源MOSFETと、該差動入力型M
OSFET対のドレイン側に接続されたロードMOSF
ET対とを有し、該電流源MOSFETの電流値と該ロ
ードMOSFET対の電流値とを一致させるのが好適で
ある(図3参照)。
Further, the Gm amplifier for controlling the gain and / or Q value is a differential input type MOSFET pair,
A current source MOSFET connected to the sources of the differential input type MOSFET pair may be provided, and a predetermined bias voltage may be applied to the control gate of the current source MOSFET. (See Figure 3). Alternatively, the Gm amplifier that controls the gain and / or the Q value is a differential input type M
OSFET pair, current source MOSFET connected to the source side of the differential input type MOSFET pair, and the differential input type M
Load MOSF connected to the drain side of the OSFET pair
It is preferable to have an ET pair and to make the current value of the current source MOSFET and the current value of the load MOSFET pair match (see FIG. 3).

【0026】さらに、請求項2における前記カットオフ
周波数を制御するGmアンプの差動入力用MOSFET
と、請求項5における前記ゲインおよび/またはQ値を
制御するGmアンプの差動入力用MOSFETの極性
を、相互に逆にした構成とするのが好適である(図2,
図3参照)。
Further, the differential input MOSFET of the Gm amplifier for controlling the cutoff frequency according to claim 2
It is preferable that the polarities of the differential input MOSFETs of the Gm amplifier for controlling the gain and / or the Q value in claim 5 are opposite to each other (FIG. 2, FIG.
(See FIG. 3).

【0027】[0027]

【作用】本発明の上記構成によれば、低歪で低消費電
流という特性を有するGmアンプを、フィルタのカット
オフ周波数を規定するためのGmアンプとして使用し、
フィルタのゲインおよび/またはQ値を規定するGm
アンプについては、同相入力電圧とは無関係にGm値を
設定できるGmアンプを使用することができるので、各
Gmアンプに用いるデバイスとして、応答速度および相
対精度の点で最適なものを適宜選択することが可能にな
る。
According to the above configuration of the present invention, the Gm amplifier having the characteristics of low distortion and low current consumption is used as the Gm amplifier for defining the cutoff frequency of the filter.
Gm that defines the gain and / or Q value of the filter
As for the amplifier, it is possible to use a Gm amplifier that can set the Gm value irrespective of the common-mode input voltage. Therefore, select the optimum device in terms of response speed and relative accuracy as the device used for each Gm amplifier. Will be possible.

【0028】[0028]

【実施例】以下、本発明の実施例を図面を参照して説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0029】図1は、本発明を適用したGm−Cフィル
タのブロック構成を示す。本図において、11〜14は
Gmアンプである。そのうち12,13として示したG
mアンプはカットオフ周波数に関係のあるGmアンプで
あり、図2に示した回路を用いる。14はQ値に関係の
あるGmアンプ、11はフィルタのゲインに関係のある
Gmアンプである。15および16は容量、17および
18はGmアンプ12,13の同相出力信号レベルを制
御するアンプである。
FIG. 1 shows a block configuration of a Gm-C filter to which the present invention is applied. In the figure, 11 to 14 are Gm amplifiers. G shown as 12, 13
The m-amplifier is a Gm-amplifier related to the cutoff frequency and uses the circuit shown in FIG. Reference numeral 14 is a Gm amplifier related to the Q value, and 11 is a Gm amplifier related to the gain of the filter. Reference numerals 15 and 16 are capacitors, and 17 and 18 are amplifiers for controlling the in-phase output signal levels of the Gm amplifiers 12 and 13.

【0030】2はGmアンプ12,13のGm値を制御
するPLL回路であり、このPLL回路にはGmアンプ
12,13と同じ回路構成のGmアンプが使用されてい
る。3はGmアンプ11,14のGm値を制御するPL
L回路であり、このPLL回路にはGmアンプ11,1
4と同じ回路構成のGmアンプが使用されている。ま
た、Gmアンプ11,14に使用されている回路は図3
に示す。
Reference numeral 2 is a PLL circuit for controlling the Gm value of the Gm amplifiers 12 and 13. The Gm amplifier having the same circuit configuration as the Gm amplifiers 12 and 13 is used for this PLL circuit. 3 is a PL for controlling the Gm value of the Gm amplifiers 11 and 14.
The Gm amplifiers 11 and 1 are L circuits.
A Gm amplifier having the same circuit configuration as that of No. 4 is used. The circuit used for the Gm amplifiers 11 and 14 is shown in FIG.
Shown in

【0031】上述したとおり、Gmアンプ12,13は
図2に示した回路を用いている。このため、既に説明し
たように線形性能に優れ、かつ消費電流も抑えることが
できるという利点がある。しかしながら、Gm値の制御
にはGmアンプの同相入力電圧レベルをアンプによって
制御する必要がある。
As described above, the Gm amplifiers 12 and 13 use the circuit shown in FIG. Therefore, as described above, there are advantages that the linear performance is excellent and the current consumption can be suppressed. However, in order to control the Gm value, it is necessary to control the common mode input voltage level of the Gm amplifier by the amplifier.

【0032】他方、Q値またはゲインを制御するGmア
ンプには図2の構成とは異なるGmアンプを使用する。
具体的には、これらのGmアンプのGm値制御には同相
入力電圧レベルに無関係な回路構成を採る。こうするこ
とで、カットオフ周波数とQ値/ゲインを独立に制御で
きるので、カットオフ周波数を決めるGmアンプとQ値
を決めるGmアンプのGm値の比が大きくなったとして
も、Gmアンプ中のトランジスタのサイズ比は無関係に
設定できるという利点が得られる。換言すれば、トラン
ジスタのサイズを無関係に設定できるということは、相
対精度を確保するために相対精度の点で好ましくない小
さいサイズの単位トランジスタを多数用いる必要がなく
なり、また単位トランジスタの数も少なくなるという利
点も生ずる。
On the other hand, as the Gm amplifier for controlling the Q value or the gain, a Gm amplifier different from the configuration of FIG. 2 is used.
Specifically, the Gm value control of these Gm amplifiers adopts a circuit configuration irrelevant to the in-phase input voltage level. By doing so, the cutoff frequency and the Q value / gain can be controlled independently, so that even if the ratio of the Gm values of the Gm amplifier that determines the cutoff frequency and the Gm amplifier that determines the Q value becomes large, The advantage is that the size ratio of the transistors can be set independently. In other words, the fact that the transistor sizes can be set independently of each other eliminates the need to use a large number of unit transistors of small size, which is not preferable in terms of relative accuracy, in order to ensure relative accuracy, and also reduces the number of unit transistors. The advantage also occurs.

【0033】図3は、図1中のGmアンプ11,14に
用いる回路の一例を示す。図3において、31はGm値
を制御するための電流源用MOSFETであり、そのバ
イアス電圧にはPLL回路3から発生されるバイアス電
圧が用いられる。また32,33は入力MOSFET対
であり、図1中のGmアンプ12,13の入力MOSF
ET対とは逆極性になっている。何故なら、図1中のG
mアンプ12,13の入力MOSFETの極性がNMO
Sの場合には、図1中の信号動作点はVSS側に片寄って
おり、図3に示したGmアンプを図1中の中で用いたと
き、逆極性のPMOS入力MOSFETによって完全に
SS側まで信号範囲を持たせることができる。
FIG. 3 shows an example of a circuit used for the Gm amplifiers 11 and 14 in FIG. In FIG. 3, reference numeral 31 is a current source MOSFET for controlling the Gm value, and the bias voltage generated from the PLL circuit 3 is used as its bias voltage. Further, 32 and 33 are input MOSFET pairs, which are input MOSFs of the Gm amplifiers 12 and 13 in FIG.
The polarity is opposite to that of the ET pair. Because G in Fig. 1
The polarity of the input MOSFETs of the m amplifiers 12 and 13 is NMO.
In the case of S, the signal operating point in FIG. 1 is offset to the V SS side, and when the Gm amplifier shown in FIG. 3 is used in FIG. The signal range can be extended to the SS side.

【0034】34および35は、出力レベルが図1の回
路中において好ましい出力電圧レベルを実現できるよう
なバイアス電流値を供給するための電流源MOSFET
である。すなわち、MOSFET31に流れる電流とM
OSFET32,33に流れる電流の和が一致するよう
に設定すると、無信号時においては出力電流値はゼロと
なり、他の回路に影響を与えないので一層好ましいとい
える。逆に、電流が一致しないときには、例えば図1の
回路においてGmアンプ14から定常的に出力電流が発
生しており、一方Gmアンプ13の同相出力信号レベル
をある値に設定しようとするために同相出力信号レベル
を制御するアンプ18に負担がかかり、場合によっては
微妙な周波数制御ができなくなることもある。
34 and 35 are current source MOSFETs for supplying a bias current value such that the output level can realize a preferable output voltage level in the circuit of FIG.
Is. That is, the current flowing through the MOSFET 31 and M
It is more preferable to set the sum of the currents flowing through the OSFETs 32 and 33 to be the same, because the output current value becomes zero when there is no signal and does not affect other circuits. On the other hand, when the currents do not match, the output current is constantly generated from the Gm amplifier 14 in the circuit of FIG. 1, for example, and the in-phase output signal level of the Gm amplifier 13 is set to a certain value in order to set the same-phase output signal level. The amplifier 18 for controlling the output signal level is overloaded, and in some cases delicate frequency control may not be possible.

【0035】このために、図3に示したMOSFET3
4,35にはMOSFET31の電流の半分の量の電流
が流れるように、MOSFET36,37からなるバイ
アス回路38によってバイアス電圧が与えられるように
すればよい。
For this purpose, the MOSFET 3 shown in FIG.
A bias voltage may be applied to the transistors 4 and 35 by the bias circuit 38 including the MOSFETs 36 and 37 so that half the current of the MOSFET 31 flows.

【0036】図4は、図1に示したPLL回路2の具体
的な回路図である。このPLL回路は、図1中のGmア
ンプ12,13のGm値を制御するためのバイアス発生
回路である。図4において41〜44はGmアンプであ
り、特にGmアンプ42,43については、図1中のG
mアンプ12,13と同じ構成の回路を用いる必要があ
る。この理由については、以下のPLL回路動作説明に
おいて明らかにする。回路の簡便性から、Gmアンプ4
1〜44には同一のGmアンプを用いている。
FIG. 4 is a specific circuit diagram of the PLL circuit 2 shown in FIG. This PLL circuit is a bias generation circuit for controlling the Gm values of the Gm amplifiers 12 and 13 in FIG. In FIG. 4, 41 to 44 are Gm amplifiers, and particularly Gm amplifiers 42 and 43 are
It is necessary to use a circuit having the same configuration as the m amplifiers 12 and 13. The reason for this will be clarified in the following explanation of the operation of the PLL circuit. Because of the simplicity of the circuit, the Gm amplifier 4
The same Gm amplifier is used for 1 to 44.

【0037】また、図4の45および46は容量、47
および48は図1中の17および18と同様な理由で用
いられる同相出力信号レベルを制御するアンプである。
Further, 45 and 46 in FIG.
Reference numerals 48 and 48 are amplifiers for controlling the in-phase output signal level used for the same reason as 17 and 18 in FIG.

【0038】これらの素子41〜48を有するGm−C
フィルタは、入力端子を40とし、出力端子を40aと
したとき、低域通過フィルタ特性を有すると同時に、図
5に示すような低域では位相シフトは0°、高域では位
相シフトが180°、カットオフ周波数のところで位相
シフトが90°となる位相特性を有する。すなわち、入
力信号の周波数がカットオフ周波数に一致している場合
には、フィルタ入力信号およびフィルタ出力信号がコン
パレータ49,50を通過し、さらに位相比較器として
機能する排他論理和回路EXORを通過すると、出力信
号は、周波数が入力信号の2倍でかつ高レベル論理と低
レベル論理のそれぞれの期間が等しくなる(いわゆるデ
ューティ比50%となる)。このときには、低域通過フ
ィルタとして機能する積分器(INT)を通過しても積
分器の直流出力レベルに変動はなく、位相ロック状態が
実現できる。
Gm-C having these elements 41 to 48
When the input terminal is 40 and the output terminal is 40a, the filter has a low-pass filter characteristic, and at the same time has a phase shift of 0 ° in the low range and a phase shift of 180 ° in the high range as shown in FIG. , And has a phase characteristic that the phase shift becomes 90 ° at the cutoff frequency. That is, when the frequency of the input signal matches the cutoff frequency, the filter input signal and the filter output signal pass through the comparators 49 and 50, and further pass through the exclusive OR circuit EXOR which functions as a phase comparator. The frequency of the output signal is twice that of the input signal, and the periods of high-level logic and low-level logic are equal (so-called duty ratio is 50%). At this time, the DC output level of the integrator does not change even if it passes through the integrator (INT) that functions as a low pass filter, and the phase locked state can be realized.

【0039】いま仮に、41〜48で構成されるフィル
タのカットオフ周波数が設定値より小さいときには、図
6からも判るように、位相遅れは設計値よりも大きくな
る。この結果、位相比較器EXORの出力では高レベル
論理の期間が低レベル論理期間よりも短くなり、積分器
出力レベルを下げる方向に動作する。出力レベルが下が
ったときにバイアス電圧を発生させる装置においては、
全てのGmアンプのGm値が上がるようになっている。
特にGmアンプ42,43のGm値は41〜48で構成
されるフィルタのカットオフ周波数を決定しており、こ
のGm値増加に伴いカットオフ周波数も増加することに
なる。すると、積分器出力レベルはフィルタのカットオ
フ周波数が設計値に等しくなる方向にシフトして、最終
的に位相比較器EXORの出力信号のデューティ比が5
0%になったとき(すなわち、フィルタのカットオフ周
波数が設計値に等しくなったとき)、積分器出力は一定
レベルに落ちつく。
If the cutoff frequency of the filter composed of 41 to 48 is smaller than the set value, the phase delay becomes larger than the designed value, as can be seen from FIG. As a result, in the output of the phase comparator EXOR, the high level logic period becomes shorter than the low level logic period, and the integrator output level is lowered. In a device that generates a bias voltage when the output level drops,
The Gm value of all Gm amplifiers is increased.
In particular, the Gm values of the Gm amplifiers 42 and 43 determine the cutoff frequency of the filter composed of 41 to 48, and the cutoff frequency also increases as the Gm value increases. Then, the integrator output level shifts in the direction in which the cutoff frequency of the filter becomes equal to the design value, and finally the duty ratio of the output signal of the phase comparator EXOR becomes 5
When it reaches 0% (that is, when the cutoff frequency of the filter becomes equal to the designed value), the integrator output settles at a constant level.

【0040】また、フィルタのカットオフ周波数が設計
値より大きいときにも、同様に動作して、最終的にはフ
ィルタのカットオフ周波数が設計値と等しくなり、積分
器出力が一定レベルに落ちつく。なお、Gmアンプ4
1,44のGm値はカットオフ周波数と無関係であるの
で、Gmアンプ42,43と同じ回路構成にする必要は
ない。但し、回路設計を容易にするという観点から、同
じGmアンプを用いるのが好適である。
Even when the cutoff frequency of the filter is higher than the designed value, the same operation is performed, and finally the cutoff frequency of the filter becomes equal to the designed value, and the integrator output falls to a constant level. Gm amplifier 4
Since the Gm values of 1 and 44 are independent of the cutoff frequency, it is not necessary to have the same circuit configuration as the Gm amplifiers 42 and 43. However, from the viewpoint of facilitating the circuit design, it is preferable to use the same Gm amplifier.

【0041】図7は、図1に示したPLL回路3の具体
的な回路図であり、図1中のGmアンプ11,14にお
けるGm値を制御する。図7において、51〜54はG
mアンプであり、特にGmアンプ52,53の回路は図
1中のGmアンプ11,14と同じ構成の回路を用いる
必要がある。この理由については、以下のPLL回路動
作説明において明らかにする。回路の簡便性から、Gm
アンプ51〜54には同一のGmアンプの回路を用いて
いる。また、55および56は容量である。
FIG. 7 is a specific circuit diagram of the PLL circuit 3 shown in FIG. 1, and controls the Gm value in the Gm amplifiers 11 and 14 in FIG. In FIG. 7, 51 to 54 are G
This is an m-amplifier, and in particular, the circuits of the Gm amplifiers 52 and 53 need to use circuits having the same configuration as the Gm amplifiers 11 and 14 in FIG. The reason for this will be clarified in the following explanation of the operation of the PLL circuit. Gm because of the simplicity of the circuit
The same Gm amplifier circuit is used for the amplifiers 51 to 54. Also, 55 and 56 are capacitors.

【0042】素子51〜56を有するGm−Cフィルタ
は入力端子を57、出力端子を57aとしたとき、低域
通過フィルタ特性を有すると同時に、図5に示すような
低域では位相シフトは0°、高域では位相シフトが18
0°、カットオフ周波数のところで位相シフトが90°
となる位相特性を有する。すなわち、入力信号の周波数
がカットオフ周波数に一致している場合にはフィルタ入
力信号およびフィルタ出力信号がコンパレータ59,6
0を通過し、さらに位相比較器として機能する排他論理
和回路EXORを通過すると、出力信号は、周波数が入
力信号の2倍でかつ高レベル論理と低レベル論理のそれ
ぞれの期間が等しくなる(いわゆるデューティ比50%
となる)。このときには、低域通過フィルタとしても機
能する積分器INTを通過しても積分器の直流出力レベ
ルは変動はなく、位相ロック状態が実現できる。
The Gm-C filter having the elements 51 to 56 has a low pass filter characteristic when the input terminal is 57 and the output terminal is 57a, and at the same time, the phase shift is 0 in the low band as shown in FIG. °, phase shift is 18 at high frequencies
90 ° phase shift at 0 ° and cutoff frequency
It has the following phase characteristics. That is, when the frequency of the input signal matches the cutoff frequency, the filter input signal and the filter output signal are the comparators 59 and 6 respectively.
After passing 0, and further passing through the exclusive OR circuit EXOR which functions as a phase comparator, the output signal has twice the frequency of the input signal and the periods of the high level logic and the low level logic are equal (so-called). Duty ratio 50%
Will be). At this time, the DC output level of the integrator does not change even when passing through the integrator INT that also functions as a low-pass filter, and the phase locked state can be realized.

【0043】いま仮に、51〜56で構成されるフィル
タのカットオフ周波数が設計値より小さいときには、図
6からも判るように、位相遅れは設計値よりも大きくな
る。この結果、位相比較器EXORの出力では高レベル
論理の期間が低レベル論理期間よりも短くなり、積分器
出力レベルを下げる方向に動作する。出力レベルが下が
ったときにバイアス電圧を発生させる装置においては、
全てのGmアンプのGm値が上がるようになっている。
特にGmアンプ52,53のGm値は51〜56で構成
されるフィルタのカットオフ周波数を決定しており、こ
のGm値増加に伴いカットオフ周波数も増加することに
なる。従って、積分器出力レベルはフィルタのカットオ
フ周波数が設計値に等しくなる方向にシフトして、最終
的に位相比較器EXORの出力信号のデューティ比が5
0%になったとき(すなわち、フィルタのカットオフ周
波数が設計値に等しくなったとき)、積分器出力は一定
レベルに落ちつく。
If the cutoff frequency of the filter composed of 51 to 56 is smaller than the designed value, the phase delay becomes larger than the designed value, as can be seen from FIG. As a result, in the output of the phase comparator EXOR, the high level logic period becomes shorter than the low level logic period, and the integrator output level is lowered. In a device that generates a bias voltage when the output level drops,
The Gm value of all Gm amplifiers is increased.
In particular, the Gm values of the Gm amplifiers 52 and 53 determine the cutoff frequency of the filter composed of 51 to 56, and the cutoff frequency also increases as the Gm value increases. Therefore, the integrator output level shifts in the direction in which the cutoff frequency of the filter becomes equal to the design value, and finally the duty ratio of the output signal of the phase comparator EXOR becomes 5
When it reaches 0% (that is, when the cutoff frequency of the filter becomes equal to the designed value), the integrator output settles at a constant level.

【0044】また、フィルタのカットオフ周波数が設計
値より大きいときにも、同様に動作して、最終的にはフ
ィルタのカットオフ周波数が設計値と等しくなり、積分
器出力が一定レベルに落ちつく。なお、Gmアンプ5
1,54のGm値はカットオフ周波数と無関係であるの
で、Gmアンプ52,53と同じ回路構成にする必要は
ない。但し、回路設計を容易にするという観点から、同
じGmアンプを用いるのが好適である。
Even when the cutoff frequency of the filter is higher than the design value, the same operation is performed, and finally the cutoff frequency of the filter becomes equal to the design value, and the integrator output falls to a constant level. The Gm amplifier 5
Since the Gm values of 1 and 54 are independent of the cutoff frequency, it is not necessary to have the same circuit configuration as the Gm amplifiers 52 and 53. However, from the viewpoint of facilitating the circuit design, it is preferable to use the same Gm amplifier.

【0045】なお、図1の回路においては、フィルタの
ゲインを制御するGmアンプ11の回路と、Q値を制御
するGmアンプ14は同じ回路構成としたが、例えばG
mアンプ11のGm値が、Q値用のGm値よりもカット
オフ周波数を制御するGmアンプ12,13のGm値に
近い値を有しているならば、Gmアンプ12,13と同
じ回路を用いたほうがより好ましい。
In the circuit of FIG. 1, the circuit of the Gm amplifier 11 that controls the gain of the filter and the Gm amplifier 14 that controls the Q value have the same circuit configuration.
If the Gm value of the m-amplifier 11 has a value closer to the Gm value of the Gm amplifiers 12 and 13 that controls the cutoff frequency than the Gm value for the Q value, the same circuit as the Gm amplifiers 12 and 13 is used. It is more preferable to use.

【0046】また図1の回路において、Gmアンプ1
1,14に対しては、低消費電流化という点で優れてい
る図2のGmアンプを使用していないが、もともとQ値
が高いフィルタの場合には、Q値制御用アンプのGm値
はカットオフ周波数制御用GmアンプのGm値に対して
1/Q倍程度と小さい値となり、同時に消費電流も小さ
い値となるので、図3の回路を用いたとしても全体の回
路からみれば微増程度にしかならず、その結果として、
低消費電流特性は引き継がれる。
In the circuit of FIG. 1, the Gm amplifier 1
1 and 14, the Gm amplifier of FIG. 2 which is excellent in terms of low current consumption is not used, but in the case of a filter with a high Q value, the Gm value of the Q value control amplifier is originally The Gm value of the cut-off frequency control Gm amplifier is as small as 1 / Q times, and the current consumption is also small at the same time. Therefore, even if the circuit of FIG. Not only that, but as a result,
Low current consumption characteristics are inherited.

【0047】さらに、Gmアンプ11,14には図3の
回路以外のもの、例えば図8のような回路など、Gm値
が同相入力信号レベルによらずに決められるものなら
ば、どのような回路構成であっても良い。図8の回路に
おいて、61および62は入力MOSFET、63〜6
6は定電流源用MOSFET、67および68はGm値
を決めるMOSFETである。
Further, as the Gm amplifiers 11 and 14, any circuit other than the circuit shown in FIG. 3, for example, a circuit shown in FIG. 8 can be used as long as the Gm value can be determined without depending on the in-phase input signal level. It may be configured. In the circuit of FIG. 8, 61 and 62 are input MOSFETs, 63 to 6
6 is a MOSFET for a constant current source, and 67 and 68 are MOSFETs that determine the Gm value.

【0048】図9は、本発明の他の実施例を示す。この
実施例は、リープロッグ型で構成された6次帯域通過フ
ィルタ(BPF)である。本図において101〜113
はGmアンプである。そのうち101〜106はフィル
タのカットオフ周波数を決めるGmアンプで、図2の回
路が使用される。107〜112はフィルタのQ値を決
めるGmアンプで、例えば図3の回路が使用される。1
13はフィルタのゲインを決めるGmアンプで、例えば
図3の回路が使用される。114〜119は容量、12
0〜125はGmアンプ101〜106の同相出力信号
レベルを制御するアンプである。126はGmアンプ1
01〜106のGm値を制御するPLL回路で、このP
LL回路には図4に示したような回路を用いることがで
きる。図4中のGmアンプ42,43はGmアンプ10
1〜106と同じ回路構成のものが用いられる。
FIG. 9 shows another embodiment of the present invention. This embodiment is a 6th-order bandpass filter (BPF) of the reprog type. In the figure, 101 to 113
Is a Gm amplifier. Of these, Gm amplifiers 101 to 106 determine the cutoff frequency of the filter, and the circuit of FIG. 2 is used. Reference numerals 107 to 112 denote Gm amplifiers that determine the Q value of the filter, for example, the circuit of FIG. 3 is used. 1
Reference numeral 13 is a Gm amplifier that determines the gain of the filter, and for example, the circuit of FIG. 3 is used. 114 to 119 are capacity, 12
0 to 125 are amplifiers that control the in-phase output signal levels of the Gm amplifiers 101 to 106. 126 is a Gm amplifier 1
This is a PLL circuit that controls the Gm value of 01 to 106.
A circuit as shown in FIG. 4 can be used for the LL circuit. The Gm amplifiers 42 and 43 in FIG.
The same circuit configuration as 1 to 106 is used.

【0049】127はGmアンプ107〜113のGm
値を制御するPLL回路であり、このPLL回路として
図7に示したような回路を用いることができる。図7中
のGmアンプ52,53はGmアンプ107〜113と
同じ回路構成のものが用いられる。
127 is the Gm of the Gm amplifiers 107-113.
This is a PLL circuit that controls a value, and as the PLL circuit, a circuit as shown in FIG. 7 can be used. The Gm amplifiers 52 and 53 in FIG. 7 have the same circuit configuration as the Gm amplifiers 107 to 113.

【0050】なお、図1および図9に示した各実施例に
おいて、各信号線は単一線出力(シングル信号)とした
が、歪特性ならびにS/N特性向上のために、図10に
示したような全差動出力することも可能である。この場
合にも、既述の実施例と同様の効果が得られる。
In each of the embodiments shown in FIGS. 1 and 9, each signal line has a single line output (single signal), but in order to improve the distortion characteristic and the S / N characteristic, it is shown in FIG. It is also possible to perform such a fully differential output. Also in this case, the same effect as the above-described embodiment can be obtained.

【0051】[0051]

【発明の効果】以上説明したとおり本発明によれば、フ
ィルタのQ値あるいはゲインを規定するGmアンプのG
m値制御系については、カットオフ周波数を規定するG
mアンプのGm値制御系から全く独立させる構成として
あるので、低歪でかつ低消費電流特性を維持することが
でき、且つ、ゲインおよび/またはQ値を高めたときに
も上記特性を損うことなく、ゲインおよび/またはQ値
とカットオフ周波数の精度を向上させることができる。
As described above, according to the present invention, the Gm of the Gm amplifier that defines the Q value or gain of the filter is determined.
For the m-value control system, G that defines the cutoff frequency
Since it is configured to be completely independent of the Gm value control system of the m-amplifier, it is possible to maintain low distortion and low current consumption characteristics, and to impair the above characteristics even when the gain and / or Q value is increased. It is possible to improve the accuracy of the gain and / or the Q value and the cut-off frequency without the need.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例によるGm−Cフィルタ
を示すブロック図である。
FIG. 1 is a block diagram showing a Gm-C filter according to a first embodiment of the present invention.

【図2】図1に示したGmアンプの具体例を示す回路図
である。
FIG. 2 is a circuit diagram showing a specific example of the Gm amplifier shown in FIG.

【図3】図1に示したGmアンプの具体例を示す回路図
である。
FIG. 3 is a circuit diagram showing a specific example of the Gm amplifier shown in FIG.

【図4】図1に示したPLL回路2の一例を示すブロッ
ク図である。
4 is a block diagram showing an example of a PLL circuit 2 shown in FIG.

【図5】PLL回路中のフィルタが理想的な場合の位相
特性を示す線図である。
FIG. 5 is a diagram showing phase characteristics when the filter in the PLL circuit is ideal.

【図6】PLL回路中のフィルタが理想的な場合から低
い周波数にずれた時の位相特性を示す線図である。
FIG. 6 is a diagram showing a phase characteristic when the filter in the PLL circuit deviates from an ideal case to a low frequency.

【図7】図1に示したPLL回路3の一例を示すブロッ
ク図である。
7 is a block diagram showing an example of a PLL circuit 3 shown in FIG.

【図8】図1に示したGmアンプの具体例を示す回路図
である。
8 is a circuit diagram showing a specific example of the Gm amplifier shown in FIG.

【図9】本発明の第2の実施例によるGm−Cフィルタ
を示すブロック図である。
FIG. 9 is a block diagram showing a Gm-C filter according to a second embodiment of the present invention.

【図10】従来から知られているGm−Cフィルタを示
すブロック図である。
FIG. 10 is a block diagram showing a conventionally known Gm-C filter.

【符号の説明】[Explanation of symbols]

2,3 PLL回路 11 ゲイン制御用のGmアンプ 12,13 カットオフ周波数制御用のGmアンプ 14 Q値制御用のGmアンプ 15,16 容量 17,18 同相出力信号レベル制御用のアンプ 2,3 PLL circuit 11 Gm amplifier for gain control 12,13 Gm amplifier for cutoff frequency control 14 Gm amplifier for Q value control 15,16 Capacitance 17,18 Amplifier for common mode output signal level control

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 フィルタのゲイン,カットオフ周波数,
Q値をそれぞれ制御する各Gmアンプを備えたGm−C
フィルタであって、 該フィルタのカットオフ周波数を制御するGmアンプに
ついては、当該Gmアンプの同相入力信号値によりその
Gm値を制御すると共に、 該フィルタのゲインおよび/またはQ値を制御するGm
アンプについては、別個に設けたバイアス設定手段から
供給されるバイアス値によりそのGm値を制御すること
を特徴とするGm−Cフィルタ。
1. A filter gain, cutoff frequency,
Gm-C with each Gm amplifier for controlling Q value respectively
A Gm amplifier that controls a cutoff frequency of the filter, controls the Gm value by the in-phase input signal value of the Gm amplifier, and controls the gain and / or the Q value of the filter.
The Gm-C filter is characterized in that the Gm value of the amplifier is controlled by the bias value supplied from the bias setting means provided separately.
【請求項2】 請求項1において、 前記カットオフ周波数を制御するGmアンプは、 差動入力型MOSFET対と、同相レベル制御用のゲー
ト入力端を有するMOSFET対とを直列に接続し、一
対の差動出力端から出力電流を供給することを特徴とす
るGm−Cフィルタ。
2. The Gm amplifier for controlling the cutoff frequency according to claim 1, wherein a differential input type MOSFET pair and a MOSFET pair having a gate input terminal for common mode level control are connected in series, A Gm-C filter characterized by supplying an output current from a differential output terminal.
【請求項3】 請求項1において、更に加えて、 前記カットオフ周波数を制御するGmアンプの出力電圧
と、所定の電圧との差に応じた電圧を、当該カットオフ
周波数を制御するGmアンプの同相レベル制御端子に印
加する手段を具備したことを特徴とするGm−Cフィル
タ。
3. The Gm amplifier according to claim 1, further comprising: a voltage corresponding to a difference between an output voltage of the Gm amplifier that controls the cutoff frequency and a predetermined voltage of a Gm amplifier that controls the cutoff frequency. A Gm-C filter comprising means for applying to a common mode level control terminal.
【請求項4】 請求項1において、 前記カットオフ周波数を制御するGmアンプは、 差動入力型MOSFET対と、同相レベル制御用のゲー
ト入力端を有するMOSFET対とが直列に接続され、
一対の差動出力端から出力電流を供給する第一のGmア
ンプと、 前記一対の差動出力端に接続された第二のGmアンプ
と、 3個の入力端を有し、第一および第二の入力端について
は前記第一のGmアンプの一対の差動出力端に接続さ
れ、第三の入力端については、前記第二のGmアンプの
Gm値を制御するためのバイアス電圧源に接続され、前
記第一のGmアンプに含まれる前記同相レベル制御用の
ゲート入力端に制御電圧を印加する出力端を有する同相
レベル制御用アンプとを具備することにより、前記第二
のGmアンプにおけるGm値を、前記同相レベル制御用
アンプの第三の入力端に印加されるバイアス電圧によっ
て制御することを特徴とするGm−Cフィルタ。
4. The Gm amplifier for controlling the cutoff frequency according to claim 1, wherein a differential input type MOSFET pair and a MOSFET pair having a gate input end for common mode level control are connected in series,
A first Gm amplifier that supplies an output current from a pair of differential output terminals, a second Gm amplifier that is connected to the pair of differential output terminals, and three input terminals. The second input terminal is connected to a pair of differential output terminals of the first Gm amplifier, and the third input terminal is connected to a bias voltage source for controlling the Gm value of the second Gm amplifier. And a common-mode level control amplifier having an output terminal for applying a control voltage to the common-mode level control gate input terminal included in the first Gm amplifier. A Gm-C filter, the value of which is controlled by a bias voltage applied to a third input terminal of the common-mode level control amplifier.
【請求項5】 請求項1において、 前記ゲインおよび/またはQ値を制御するGmアンプ
は、 差動入力型MOSFET対と、該差動入力型MOSFE
T対のソース側に接続された電流源MOSFETとを備
え、該電流源MOSFETの制御ゲートに所定のバイア
ス電圧を印加することを特徴とするGm−Cフィルタ。
5. The Gm amplifier for controlling the gain and / or Q value according to claim 1, wherein a differential input type MOSFET pair and the differential input type MOSFET are provided.
A Gm-C filter comprising: a current source MOSFET connected to the source side of the T pair; and applying a predetermined bias voltage to the control gate of the current source MOSFET.
【請求項6】 請求項1において、 前記ゲインおよび/またはQ値を制御するGmアンプ
は、 差動入力型MOSFET対と、該差動入力型MOSFE
T対のソース側に接続された電流源MOSFETと、該
差動入力型MOSFET対のドレイン側に接続されたロ
ードMOSFET対とを有し、該電流源MOSFETの
電流値と該ロードMOSFET対の電流値とを一致させ
ることを特徴とするGm−Cフィルタ。
6. The Gm amplifier for controlling the gain and / or Q value according to claim 1, wherein a differential input type MOSFET pair and the differential input type MOSFET are provided.
A current source MOSFET connected to the source side of the T pair and a load MOSFET pair connected to the drain side of the differential input type MOSFET pair, and the current value of the current source MOSFET and the current of the load MOSFET pair. A Gm-C filter characterized by matching a value.
【請求項7】 請求項2における前記カットオフ周波数
を制御するGmアンプの差動入力用MOSFETと、請
求項5における前記ゲインおよび/またはQ値を制御す
るGmアンプの差動入力用MOSFETの極性を、相互
に逆にしたことを特徴とするGm−Cフィルタ。
7. The polarities of the differential input MOSFET of the Gm amplifier for controlling the cutoff frequency according to claim 2 and the differential input MOSFET of the Gm amplifier for controlling the gain and / or Q value according to claim 5. The Gm-C filter is characterized in that
JP21356394A 1994-09-07 1994-09-07 Gm-C filter Expired - Fee Related JP3152844B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21356394A JP3152844B2 (en) 1994-09-07 1994-09-07 Gm-C filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21356394A JP3152844B2 (en) 1994-09-07 1994-09-07 Gm-C filter

Publications (2)

Publication Number Publication Date
JPH0879008A true JPH0879008A (en) 1996-03-22
JP3152844B2 JP3152844B2 (en) 2001-04-03

Family

ID=16641287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21356394A Expired - Fee Related JP3152844B2 (en) 1994-09-07 1994-09-07 Gm-C filter

Country Status (1)

Country Link
JP (1) JP3152844B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112929983A (en) * 2019-12-06 2021-06-08 中兴通讯股份有限公司 Access method, device, equipment and medium based on time adjustment quantity

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1501115B1 (en) 2003-07-14 2009-07-01 FEI Company Dual beam system
JP5702552B2 (en) 2009-05-28 2015-04-15 エフ イー アイ カンパニFei Company Control method of dual beam system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112929983A (en) * 2019-12-06 2021-06-08 中兴通讯股份有限公司 Access method, device, equipment and medium based on time adjustment quantity

Also Published As

Publication number Publication date
JP3152844B2 (en) 2001-04-03

Similar Documents

Publication Publication Date Title
JP3318725B2 (en) Analog filter circuit
KR100299740B1 (en) Filter circuit
US6577184B2 (en) Switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
KR960011407B1 (en) Low Voltage High Speed Operational CMOS Amplifier
US6891433B2 (en) Low voltage high gain amplifier circuits
WO1999003197A2 (en) A high speed and high gain operational amplifier
US7091783B2 (en) Rejection circuitry for variable-gain amplifiers and continuous-time filters
US6642788B1 (en) Differential cascode amplifier
US7068090B2 (en) Amplifier circuit
CN112290898B (en) A Down-Sampling and Control Circuit Applied to Envelope Tracking Power Supply Modulator
US7276961B2 (en) Constant voltage outputting circuit
US10236851B2 (en) Wide bandwidth variable gain amplifier and exponential function generator
JPH0879008A (en) Gm-c filter
US7295071B1 (en) High speed, high DC gain and wide dynamic range amplifier
CN101453195A (en) Method for improving common mode feedback stability by using grounding capacitor
JPH09260962A (en) Inverter circuit and amplifier
JP3813292B2 (en) Differential amplifier circuit
Kinget et al. Ultra-low voltage analog design techniques for nanoscale CMOS technologies
JP3113420B2 (en) Gm-C filter
CN113533829B (en) Current detection circuit and method
JP3930461B2 (en) Amplifier circuit and liquid crystal display device using the same
US6559716B2 (en) Switchable operational amplifier for switched op-amp applications
JP3305407B2 (en) Gm-C filter
JP3047828B2 (en) Comparator circuit
CN115699568B (en) Amplifier circuits, differential amplifier circuits, receiver circuits, and semiconductor integrated circuits

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001226

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140126

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees