JPH0879008A - Ｇｍ−Ｃフィルタ - Google Patents
Ｇｍ−ＣフィルタInfo
- Publication number
- JPH0879008A JPH0879008A JP21356394A JP21356394A JPH0879008A JP H0879008 A JPH0879008 A JP H0879008A JP 21356394 A JP21356394 A JP 21356394A JP 21356394 A JP21356394 A JP 21356394A JP H0879008 A JPH0879008 A JP H0879008A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- value
- filter
- mosfet
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【構成】 １２，１３として示したＧｍアンプはカット
オフ周波数に関係のあるＧｍアンプ、１４はＱ値に関係
のあるＧｍアンプ、１１はフィルタのゲインに関係のあ
るＧｍアンプである。１７および１８はＧｍアンプ１
２，１３の同相出力信号レベルを制御するアンプであ
る。２はＧｍアンプ１２，１３のＧｍ値を制御するＰＬ
Ｌ回路である。３はＧｍアンプ１１，１４のＧｍ値を制
御するＰＬＬ回路である。こうすることで、カットオフ
周波数とＱ値／ゲインを独立に制御できるので、カット
オフ周波数を決めるＧｍアンプとＱ値を決めるＧｍアン
プのＧｍ値の比が大きくなったとしても、Ｇｍアンプ中
のトランジスタのサイズ比は無関係に設定できるという
利点が得られる。 【効果】 低歪でかつ低消費電流特性を維持することが
できる。
オフ周波数に関係のあるＧｍアンプ、１４はＱ値に関係
のあるＧｍアンプ、１１はフィルタのゲインに関係のあ
るＧｍアンプである。１７および１８はＧｍアンプ１
２，１３の同相出力信号レベルを制御するアンプであ
る。２はＧｍアンプ１２，１３のＧｍ値を制御するＰＬ
Ｌ回路である。３はＧｍアンプ１１，１４のＧｍ値を制
御するＰＬＬ回路である。こうすることで、カットオフ
周波数とＱ値／ゲインを独立に制御できるので、カット
オフ周波数を決めるＧｍアンプとＱ値を決めるＧｍアン
プのＧｍ値の比が大きくなったとしても、Ｇｍアンプ中
のトランジスタのサイズ比は無関係に設定できるという
利点が得られる。 【効果】 低歪でかつ低消費電流特性を維持することが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、良好な線形性能を有し
て低消費電流動作が可能であり、且つフィルタ精度の優
れたＧｍ−Ｃフィルタに関するものである。
て低消費電流動作が可能であり、且つフィルタ精度の優
れたＧｍ−Ｃフィルタに関するものである。
【０００２】
【従来の技術】近年、Ｇｍ−ＣフィルタはＬＳＩ化可能
・高速動作可能であって、かつ時間連続系の特徴を生か
したフィルタとして注目を浴びている。このＧｍ−Ｃフ
ィルタは、Ｇｍアンプと、容量と、Ｇｍ値をコントロー
ルするための回路とから構成されている。
・高速動作可能であって、かつ時間連続系の特徴を生か
したフィルタとして注目を浴びている。このＧｍ−Ｃフ
ィルタは、Ｇｍアンプと、容量と、Ｇｍ値をコントロー
ルするための回路とから構成されている。
【０００３】従来から知られているとおり、Ｇｍ−Ｃフ
ィルタは連続時間系フィルタであるので高速動作が可能
であり、しかもスイッチトキャパシタフィルタ（ＳＣ
Ｆ）のような折り返し効果がないので、近年注目されて
きている。しかしながら、Ｇｍアンプが固有的に有して
いる線形性の問題に起因して、実用レベルのものが知ら
れていなかった。そこで、本出願人はこの問題点を解決
するために、特開平６−１５２３２０号として、図１０
に示すＧｍ−Ｃフィルタを提唱している。
ィルタは連続時間系フィルタであるので高速動作が可能
であり、しかもスイッチトキャパシタフィルタ（ＳＣ
Ｆ）のような折り返し効果がないので、近年注目されて
きている。しかしながら、Ｇｍアンプが固有的に有して
いる線形性の問題に起因して、実用レベルのものが知ら
れていなかった。そこで、本出願人はこの問題点を解決
するために、特開平６−１５２３２０号として、図１０
に示すＧｍ−Ｃフィルタを提唱している。
【０００４】この図１０に示すＧｍ−Ｃフィルタは、良
好な線形性能を有すると共に、低消費電流動作が可能な
双二次型のフィルタである。ここで、８０はフィルタの
ゲインを制御するＧｍアンプ、８１および８２はフィル
タのカットオフ周波数を制御するＧｍアンプ、８３はフ
ィルタのＱ値を制御するＧｍアンプ、８４はＧｍアンプ
８１の同相出力信号レベルを制御するためのアンプ、８
５はＧｍアンプ８０，８２，８３の同相出力信号レベル
を制御するためのアンプである。また８６は、同相信号
レベルを発生するバイアス回路であり、通常はＰＬＬ回
路によって構成される。
好な線形性能を有すると共に、低消費電流動作が可能な
双二次型のフィルタである。ここで、８０はフィルタの
ゲインを制御するＧｍアンプ、８１および８２はフィル
タのカットオフ周波数を制御するＧｍアンプ、８３はフ
ィルタのＱ値を制御するＧｍアンプ、８４はＧｍアンプ
８１の同相出力信号レベルを制御するためのアンプ、８
５はＧｍアンプ８０，８２，８３の同相出力信号レベル
を制御するためのアンプである。また８６は、同相信号
レベルを発生するバイアス回路であり、通常はＰＬＬ回
路によって構成される。
【０００５】図１０に示されている破線内の詳細な回路
構成を図２に示す。図２において、Ｍ1 ，Ｍ2 は入力用
ＭＯＳＦＥＴである。Ｍ3 ，Ｍ4 は同相レベル制御用の
ＭＯＳＦＥＴである。Ｍ5 ，Ｍ6 はＤＣゲインを増加さ
せるためのカスコード用ＭＯＳＦＥＴである。このよう
に第一のＧｍアンプＧｍ1 はＭ1 〜Ｍ6 で示す６個のＭ
ＯＳＦＥＴから構成されている。
構成を図２に示す。図２において、Ｍ1 ，Ｍ2 は入力用
ＭＯＳＦＥＴである。Ｍ3 ，Ｍ4 は同相レベル制御用の
ＭＯＳＦＥＴである。Ｍ5 ，Ｍ6 はＤＣゲインを増加さ
せるためのカスコード用ＭＯＳＦＥＴである。このよう
に第一のＧｍアンプＧｍ1 はＭ1 〜Ｍ6 で示す６個のＭ
ＯＳＦＥＴから構成されている。
【０００６】また、図２のＣＭＣは同相レベル制御用ア
ンプ、Ｂ11は同相レベルを決めるための基準電圧入力端
子、Ｂ12は同相レベルを制御するＭＯＳＦＥＴ Ｍ3 ，
Ｍ4の入力端子、Ｂ13はカスコード用ＭＯＳＦＥＴのバ
イアス端子である。さらにＧｍ2 は第二のＧｍアンプで
あり、その回路構成はＧｍ1 と同一である。
ンプ、Ｂ11は同相レベルを決めるための基準電圧入力端
子、Ｂ12は同相レベルを制御するＭＯＳＦＥＴ Ｍ3 ，
Ｍ4の入力端子、Ｂ13はカスコード用ＭＯＳＦＥＴのバ
イアス端子である。さらにＧｍ2 は第二のＧｍアンプで
あり、その回路構成はＧｍ1 と同一である。
【０００７】次に、図２に示した回路の動作を説明す
る。まず、初期値として入力端子Ｉn1，Ｉn2に入力電圧
Ｖinが印加されているとき、その出力レベルがバイアス
端子Ｂ11に印加されている電圧値ＶB11 に一致している
と仮定する。ここで入力端Ｉn1，Ｉn2に印加する同相電
圧が上昇する場合を考える。
る。まず、初期値として入力端子Ｉn1，Ｉn2に入力電圧
Ｖinが印加されているとき、その出力レベルがバイアス
端子Ｂ11に印加されている電圧値ＶB11 に一致している
と仮定する。ここで入力端Ｉn1，Ｉn2に印加する同相電
圧が上昇する場合を考える。
【０００８】このとき出力レベルはインバータ動作によ
り上記ＶB11 より下がろうとする。また、同相レベル制
御用アンプＣＭＣの出力端子Ｂ12からは、次の（１）式
に示す電圧が出力される。
り上記ＶB11 より下がろうとする。また、同相レベル制
御用アンプＣＭＣの出力端子Ｂ12からは、次の（１）式
に示す電圧が出力される。
【０００９】
【数１】
【００１０】これにより、端子Ｂ12の電圧は初期値レベ
ルより下がることになり、出力電圧は再び上がろうとす
る。そして、制御用アンプＣＭＣのゲインがＧｍ1 のゲ
インに比べて十分高いときには、出力レベル（Ｖout11
＋Ｖout12 ）／２は常にＶB11 と等しくなる。この結果
として、次段のＧｍアンプであるＧｍ2 のＧｍ値は制御
用アンプＣＭＣの第３の入力端子に印加された電圧Ｖ
B11 によって制御されることになる。
ルより下がることになり、出力電圧は再び上がろうとす
る。そして、制御用アンプＣＭＣのゲインがＧｍ1 のゲ
インに比べて十分高いときには、出力レベル（Ｖout11
＋Ｖout12 ）／２は常にＶB11 と等しくなる。この結果
として、次段のＧｍアンプであるＧｍ2 のＧｍ値は制御
用アンプＣＭＣの第３の入力端子に印加された電圧Ｖ
B11 によって制御されることになる。
【００１１】すなわち、図２に示した回路において、Ｇ
ｍ1 と記されたＧｍアンプの同相出力レベルはＢ１１と
一致することになる。また本ＧｍアンプのＧｍ値は
ｍ1 と記されたＧｍアンプの同相出力レベルはＢ１１と
一致することになる。また本ＧｍアンプのＧｍ値は
【００１２】
【数２】 Ｇｍ＝２Ｋ（ＶIN−ＶTH） …（２） となる。ここで、Ｋはトランジスタのサイズ比等を含む
常数、ＶINはＭ1 ，Ｍ2のゲート端子に印加する入力信
号、ＶTHはＭＯＳＦＥＴのしきい値電圧である。
常数、ＶINはＭ1 ，Ｍ2のゲート端子に印加する入力信
号、ＶTHはＭＯＳＦＥＴのしきい値電圧である。
【００１３】上記の（２）式によると、ＧｍアンプのＧ
ｍ値は入力信号レベルで決まるので、Ｇｍ値を制御する
には同相入力レベルを制御すればよいことになる。従っ
て、図２においてＧｍ1 と記されたアンプの同相出力信
号レベルをアンプＣＭＣで制御することにより、Ｇｍ2
のＧｍ値を制御できることになる。その結果、Ｇｍ2の
Ｇｍ値は（２）式に示されるように入力信号に対して線
形になるので、線形性能が優れていることになる。
ｍ値は入力信号レベルで決まるので、Ｇｍ値を制御する
には同相入力レベルを制御すればよいことになる。従っ
て、図２においてＧｍ1 と記されたアンプの同相出力信
号レベルをアンプＣＭＣで制御することにより、Ｇｍ2
のＧｍ値を制御できることになる。その結果、Ｇｍ2の
Ｇｍ値は（２）式に示されるように入力信号に対して線
形になるので、線形性能が優れていることになる。
【００１４】
【発明が解決しようとする課題】しかしながら、従来の
フィルタ回路を示した図１０において、フィルタのＱ値
は、Ｇｍアンプ８１と８２のＧｍ値の相乗平均とＧｍア
ンプ８３のＧｍ値の比（√（Ｇｍ2 ，Ｇｍ3 ）：Ｇｍ
4 ）で決まるので、Ｑ値が高いフィルタを設計する際に
はＧｍアンプ８１および８２のＧｍ値の相乗平均√（Ｇ
ｍ2 ，Ｇｍ3 ）とＧｍアンプ８３のＧｍ値（Ｇｍ4 ）の
比を大きくする必要がある。
フィルタ回路を示した図１０において、フィルタのＱ値
は、Ｇｍアンプ８１と８２のＧｍ値の相乗平均とＧｍア
ンプ８３のＧｍ値の比（√（Ｇｍ2 ，Ｇｍ3 ）：Ｇｍ
4 ）で決まるので、Ｑ値が高いフィルタを設計する際に
はＧｍアンプ８１および８２のＧｍ値の相乗平均√（Ｇ
ｍ2 ，Ｇｍ3 ）とＧｍアンプ８３のＧｍ値（Ｇｍ4 ）の
比を大きくする必要がある。
【００１５】例えば、フィルタのＱ値が２０となるよう
に設計する場合に、いまＧｍアンプ８１，８２のＧｍ値
が同じとすれば（Ｇｍ2 ＝Ｇｍ3 ）、Ｇｍ3 ：Ｇｍ4 ＝
２０：１になる。この比を保つようにＭＯＳＦＥＴのサ
イズＷ／Ｌを計算すると、Ｇｍアンプ８２の入力ＭＯＳ
ＦＥＴサイズはＷ／Ｌ＝４０μ／６μ、Ｇｍアンプ８３
の入力ＭＯＳＦＥＴサイズはＷ／Ｌ＝２μ／６μとなる
（Ｗ：ＭＯＳＦＥＴのチャネル幅、Ｌ：ＭＯＳＦＥＴの
チャネル長）。
に設計する場合に、いまＧｍアンプ８１，８２のＧｍ値
が同じとすれば（Ｇｍ2 ＝Ｇｍ3 ）、Ｇｍ3 ：Ｇｍ4 ＝
２０：１になる。この比を保つようにＭＯＳＦＥＴのサ
イズＷ／Ｌを計算すると、Ｇｍアンプ８２の入力ＭＯＳ
ＦＥＴサイズはＷ／Ｌ＝４０μ／６μ、Ｇｍアンプ８３
の入力ＭＯＳＦＥＴサイズはＷ／Ｌ＝２μ／６μとなる
（Ｗ：ＭＯＳＦＥＴのチャネル幅、Ｌ：ＭＯＳＦＥＴの
チャネル長）。
【００１６】このとき、サイズの相対精度を保つためＧ
ｍアンプ８２としてＷ／Ｌ＝２μ／６μのものを２０個
使用するようにすればよいが、Ｗ／Ｌ＝２μ／６μとい
う小さなデバイスサイズは、製造技術上好ましいサイズ
ではない。他方、相対精度を向上させるためには、Ｗ／
Ｌ＝２０μ／６０μを単位サイズとしてもよいが、この
ように大きなサイズとした場合にはＭＯＳＦＥＴのチャ
ネル長Ｌが大きくなるため、チャネル長Ｌに依存して生
じる寄生ポールに起因して、高速フィルタを実現すると
きには性能が損われる。
ｍアンプ８２としてＷ／Ｌ＝２μ／６μのものを２０個
使用するようにすればよいが、Ｗ／Ｌ＝２μ／６μとい
う小さなデバイスサイズは、製造技術上好ましいサイズ
ではない。他方、相対精度を向上させるためには、Ｗ／
Ｌ＝２０μ／６０μを単位サイズとしてもよいが、この
ように大きなサイズとした場合にはＭＯＳＦＥＴのチャ
ネル長Ｌが大きくなるため、チャネル長Ｌに依存して生
じる寄生ポールに起因して、高速フィルタを実現すると
きには性能が損われる。
【００１７】ここで、寄生ポール＝μＣOX／Ｌ2 であ
る。但し、μはキャリアの移動度、ＣOXはゲート容量
値、ＬはＭＯＳＦＥＴのチャネル長を表す。
る。但し、μはキャリアの移動度、ＣOXはゲート容量
値、ＬはＭＯＳＦＥＴのチャネル長を表す。
【００１８】このように、フィルタのカットオフ周波
数，フィルタゲイン値およびＱ値を決めるＧｍアンプの
Ｇｍ値がいずれもそのＧｍアンプの同相入力電圧レベル
に依存することから、上記Ｗ／Ｌの相対精度を向上させ
ることがフィルタ設計上、重要な要素となってくる。
数，フィルタゲイン値およびＱ値を決めるＧｍアンプの
Ｇｍ値がいずれもそのＧｍアンプの同相入力電圧レベル
に依存することから、上記Ｗ／Ｌの相対精度を向上させ
ることがフィルタ設計上、重要な要素となってくる。
【００１９】そこで本発明の第１の目的は、上述の点に
鑑み、フィルタのＱ値あるいはゲインを規定するＧｍア
ンプのＧｍ値制御系については、カットオフ周波数を規
定するＧｍアンプのＧｍ値制御系から全く独立させるこ
とにより、デバイスサイズに拘束されることなく所望の
電気的特性を達成し得るよう構成したＧｍ−Ｃフィルタ
を提供することにある。
鑑み、フィルタのＱ値あるいはゲインを規定するＧｍア
ンプのＧｍ値制御系については、カットオフ周波数を規
定するＧｍアンプのＧｍ値制御系から全く独立させるこ
とにより、デバイスサイズに拘束されることなく所望の
電気的特性を達成し得るよう構成したＧｍ−Ｃフィルタ
を提供することにある。
【００２０】また本発明の第２の目的は、低歪かつ低消
費電流でありながら、Ｑ値，フィルタのゲイン，カット
オフ周波数を正確に設定することができるＧｍ−Ｃフィ
ルタを提供することにある。
費電流でありながら、Ｑ値，フィルタのゲイン，カット
オフ周波数を正確に設定することができるＧｍ−Ｃフィ
ルタを提供することにある。
【００２１】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は、フィルタのゲイン，カットオフ周波
数，Ｑ値をそれぞれ制御する各Ｇｍアンプを備えたＧｍ
−Ｃフィルタであって、該フィルタのカットオフ周波数
を制御するＧｍアンプについては、当該Ｇｍアンプの同
相入力信号値によりそのＧｍ値を制御すると共に、該フ
ィルタのゲインおよび／またはＱ値を制御するＧｍアン
プについては、別個に設けたバイアス設定手段から供給
されるバイアス値によりそのＧｍ値を制御する（図１参
照）。
めに、本発明は、フィルタのゲイン，カットオフ周波
数，Ｑ値をそれぞれ制御する各Ｇｍアンプを備えたＧｍ
−Ｃフィルタであって、該フィルタのカットオフ周波数
を制御するＧｍアンプについては、当該Ｇｍアンプの同
相入力信号値によりそのＧｍ値を制御すると共に、該フ
ィルタのゲインおよび／またはＱ値を制御するＧｍアン
プについては、別個に設けたバイアス設定手段から供給
されるバイアス値によりそのＧｍ値を制御する（図１参
照）。
【００２２】ここで、前記カットオフ周波数を制御する
Ｇｍアンプは、差動入力型ＭＯＳＦＥＴ対と、同相レベ
ル制御用のゲート入力端を有するＭＯＳＦＥＴ対とを直
列に接続し、一対の差動出力端から出力電流を供給する
のが好適である（図２参照）。
Ｇｍアンプは、差動入力型ＭＯＳＦＥＴ対と、同相レベ
ル制御用のゲート入力端を有するＭＯＳＦＥＴ対とを直
列に接続し、一対の差動出力端から出力電流を供給する
のが好適である（図２参照）。
【００２３】更に加えて、前記カットオフ周波数を制御
するＧｍアンプの出力電圧と、所定の電圧との差に応じ
た電圧を、当該カットオフ周波数を制御するＧｍアンプ
の同相レベル制御端子に印加する手段を具備するのが好
適である（図１参照）。
するＧｍアンプの出力電圧と、所定の電圧との差に応じ
た電圧を、当該カットオフ周波数を制御するＧｍアンプ
の同相レベル制御端子に印加する手段を具備するのが好
適である（図１参照）。
【００２４】また、前記カットオフ周波数を制御するＧ
ｍアンプは、差動入力型ＭＯＳＦＥＴ対と、同相レベル
制御用のゲート入力端を有するＭＯＳＦＥＴ対とが直列
に接続され、一対の差動出力端から出力電流を供給する
第一のＧｍアンプと、前記一対の差動出力端に接続され
た第二のＧｍアンプと、３個の入力端を有し、第一およ
び第二の入力端については前記第一のＧｍアンプの一対
の差動出力端に接続され、第三の入力端については、前
記第二のＧｍアンプのＧｍ値を制御するためのバイアス
電圧源に接続され、前記第一のＧｍアンプに含まれる前
記同相レベル制御用のゲート入力端に制御電圧を印加す
る出力端を有する同相レベル制御用アンプとを具備する
ことにより、前記第二のＧｍアンプにおけるＧｍ値を、
前記同相レベル制御用アンプの第三の入力端に印加され
るバイアス電圧によって制御することも可能である（図
２参照）。
ｍアンプは、差動入力型ＭＯＳＦＥＴ対と、同相レベル
制御用のゲート入力端を有するＭＯＳＦＥＴ対とが直列
に接続され、一対の差動出力端から出力電流を供給する
第一のＧｍアンプと、前記一対の差動出力端に接続され
た第二のＧｍアンプと、３個の入力端を有し、第一およ
び第二の入力端については前記第一のＧｍアンプの一対
の差動出力端に接続され、第三の入力端については、前
記第二のＧｍアンプのＧｍ値を制御するためのバイアス
電圧源に接続され、前記第一のＧｍアンプに含まれる前
記同相レベル制御用のゲート入力端に制御電圧を印加す
る出力端を有する同相レベル制御用アンプとを具備する
ことにより、前記第二のＧｍアンプにおけるＧｍ値を、
前記同相レベル制御用アンプの第三の入力端に印加され
るバイアス電圧によって制御することも可能である（図
２参照）。
【００２５】さらに、前記ゲインおよび／またはＱ値を
制御するＧｍアンプは、差動入力型ＭＯＳＦＥＴ対と、
該差動入力型ＭＯＳＦＥＴ対のソース側に接続された電
流源ＭＯＳＦＥＴとを備え、該電流源ＭＯＳＦＥＴの制
御ゲートに所定のバイアス電圧を印加する構成とするこ
とができる。（図３参照）。あるいは、前記ゲインおよ
び／またはＱ値を制御するＧｍアンプは、差動入力型Ｍ
ＯＳＦＥＴ対と、該差動入力型ＭＯＳＦＥＴ対のソース
側に接続された電流源ＭＯＳＦＥＴと、該差動入力型Ｍ
ＯＳＦＥＴ対のドレイン側に接続されたロードＭＯＳＦ
ＥＴ対とを有し、該電流源ＭＯＳＦＥＴの電流値と該ロ
ードＭＯＳＦＥＴ対の電流値とを一致させるのが好適で
ある（図３参照）。
制御するＧｍアンプは、差動入力型ＭＯＳＦＥＴ対と、
該差動入力型ＭＯＳＦＥＴ対のソース側に接続された電
流源ＭＯＳＦＥＴとを備え、該電流源ＭＯＳＦＥＴの制
御ゲートに所定のバイアス電圧を印加する構成とするこ
とができる。（図３参照）。あるいは、前記ゲインおよ
び／またはＱ値を制御するＧｍアンプは、差動入力型Ｍ
ＯＳＦＥＴ対と、該差動入力型ＭＯＳＦＥＴ対のソース
側に接続された電流源ＭＯＳＦＥＴと、該差動入力型Ｍ
ＯＳＦＥＴ対のドレイン側に接続されたロードＭＯＳＦ
ＥＴ対とを有し、該電流源ＭＯＳＦＥＴの電流値と該ロ
ードＭＯＳＦＥＴ対の電流値とを一致させるのが好適で
ある（図３参照）。
【００２６】さらに、請求項２における前記カットオフ
周波数を制御するＧｍアンプの差動入力用ＭＯＳＦＥＴ
と、請求項５における前記ゲインおよび／またはＱ値を
制御するＧｍアンプの差動入力用ＭＯＳＦＥＴの極性
を、相互に逆にした構成とするのが好適である（図２，
図３参照）。
周波数を制御するＧｍアンプの差動入力用ＭＯＳＦＥＴ
と、請求項５における前記ゲインおよび／またはＱ値を
制御するＧｍアンプの差動入力用ＭＯＳＦＥＴの極性
を、相互に逆にした構成とするのが好適である（図２，
図３参照）。
【００２７】
【作用】本発明の上記構成によれば、低歪で低消費電
流という特性を有するＧｍアンプを、フィルタのカット
オフ周波数を規定するためのＧｍアンプとして使用し、
フィルタのゲインおよび／またはＱ値を規定するＧｍ
アンプについては、同相入力電圧とは無関係にＧｍ値を
設定できるＧｍアンプを使用することができるので、各
Ｇｍアンプに用いるデバイスとして、応答速度および相
対精度の点で最適なものを適宜選択することが可能にな
る。
流という特性を有するＧｍアンプを、フィルタのカット
オフ周波数を規定するためのＧｍアンプとして使用し、
フィルタのゲインおよび／またはＱ値を規定するＧｍ
アンプについては、同相入力電圧とは無関係にＧｍ値を
設定できるＧｍアンプを使用することができるので、各
Ｇｍアンプに用いるデバイスとして、応答速度および相
対精度の点で最適なものを適宜選択することが可能にな
る。
【００２８】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００２９】図１は、本発明を適用したＧｍ−Ｃフィル
タのブロック構成を示す。本図において、１１〜１４は
Ｇｍアンプである。そのうち１２，１３として示したＧ
ｍアンプはカットオフ周波数に関係のあるＧｍアンプで
あり、図２に示した回路を用いる。１４はＱ値に関係の
あるＧｍアンプ、１１はフィルタのゲインに関係のある
Ｇｍアンプである。１５および１６は容量、１７および
１８はＧｍアンプ１２，１３の同相出力信号レベルを制
御するアンプである。
タのブロック構成を示す。本図において、１１〜１４は
Ｇｍアンプである。そのうち１２，１３として示したＧ
ｍアンプはカットオフ周波数に関係のあるＧｍアンプで
あり、図２に示した回路を用いる。１４はＱ値に関係の
あるＧｍアンプ、１１はフィルタのゲインに関係のある
Ｇｍアンプである。１５および１６は容量、１７および
１８はＧｍアンプ１２，１３の同相出力信号レベルを制
御するアンプである。
【００３０】２はＧｍアンプ１２，１３のＧｍ値を制御
するＰＬＬ回路であり、このＰＬＬ回路にはＧｍアンプ
１２，１３と同じ回路構成のＧｍアンプが使用されてい
る。３はＧｍアンプ１１，１４のＧｍ値を制御するＰＬ
Ｌ回路であり、このＰＬＬ回路にはＧｍアンプ１１，１
４と同じ回路構成のＧｍアンプが使用されている。ま
た、Ｇｍアンプ１１，１４に使用されている回路は図３
に示す。
するＰＬＬ回路であり、このＰＬＬ回路にはＧｍアンプ
１２，１３と同じ回路構成のＧｍアンプが使用されてい
る。３はＧｍアンプ１１，１４のＧｍ値を制御するＰＬ
Ｌ回路であり、このＰＬＬ回路にはＧｍアンプ１１，１
４と同じ回路構成のＧｍアンプが使用されている。ま
た、Ｇｍアンプ１１，１４に使用されている回路は図３
に示す。
【００３１】上述したとおり、Ｇｍアンプ１２，１３は
図２に示した回路を用いている。このため、既に説明し
たように線形性能に優れ、かつ消費電流も抑えることが
できるという利点がある。しかしながら、Ｇｍ値の制御
にはＧｍアンプの同相入力電圧レベルをアンプによって
制御する必要がある。
図２に示した回路を用いている。このため、既に説明し
たように線形性能に優れ、かつ消費電流も抑えることが
できるという利点がある。しかしながら、Ｇｍ値の制御
にはＧｍアンプの同相入力電圧レベルをアンプによって
制御する必要がある。
【００３２】他方、Ｑ値またはゲインを制御するＧｍア
ンプには図２の構成とは異なるＧｍアンプを使用する。
具体的には、これらのＧｍアンプのＧｍ値制御には同相
入力電圧レベルに無関係な回路構成を採る。こうするこ
とで、カットオフ周波数とＱ値／ゲインを独立に制御で
きるので、カットオフ周波数を決めるＧｍアンプとＱ値
を決めるＧｍアンプのＧｍ値の比が大きくなったとして
も、Ｇｍアンプ中のトランジスタのサイズ比は無関係に
設定できるという利点が得られる。換言すれば、トラン
ジスタのサイズを無関係に設定できるということは、相
対精度を確保するために相対精度の点で好ましくない小
さいサイズの単位トランジスタを多数用いる必要がなく
なり、また単位トランジスタの数も少なくなるという利
点も生ずる。
ンプには図２の構成とは異なるＧｍアンプを使用する。
具体的には、これらのＧｍアンプのＧｍ値制御には同相
入力電圧レベルに無関係な回路構成を採る。こうするこ
とで、カットオフ周波数とＱ値／ゲインを独立に制御で
きるので、カットオフ周波数を決めるＧｍアンプとＱ値
を決めるＧｍアンプのＧｍ値の比が大きくなったとして
も、Ｇｍアンプ中のトランジスタのサイズ比は無関係に
設定できるという利点が得られる。換言すれば、トラン
ジスタのサイズを無関係に設定できるということは、相
対精度を確保するために相対精度の点で好ましくない小
さいサイズの単位トランジスタを多数用いる必要がなく
なり、また単位トランジスタの数も少なくなるという利
点も生ずる。
【００３３】図３は、図１中のＧｍアンプ１１，１４に
用いる回路の一例を示す。図３において、３１はＧｍ値
を制御するための電流源用ＭＯＳＦＥＴであり、そのバ
イアス電圧にはＰＬＬ回路３から発生されるバイアス電
圧が用いられる。また３２，３３は入力ＭＯＳＦＥＴ対
であり、図１中のＧｍアンプ１２，１３の入力ＭＯＳＦ
ＥＴ対とは逆極性になっている。何故なら、図１中のＧ
ｍアンプ１２，１３の入力ＭＯＳＦＥＴの極性がＮＭＯ
Ｓの場合には、図１中の信号動作点はＶSS側に片寄って
おり、図３に示したＧｍアンプを図１中の中で用いたと
き、逆極性のＰＭＯＳ入力ＭＯＳＦＥＴによって完全に
ＶSS側まで信号範囲を持たせることができる。
用いる回路の一例を示す。図３において、３１はＧｍ値
を制御するための電流源用ＭＯＳＦＥＴであり、そのバ
イアス電圧にはＰＬＬ回路３から発生されるバイアス電
圧が用いられる。また３２，３３は入力ＭＯＳＦＥＴ対
であり、図１中のＧｍアンプ１２，１３の入力ＭＯＳＦ
ＥＴ対とは逆極性になっている。何故なら、図１中のＧ
ｍアンプ１２，１３の入力ＭＯＳＦＥＴの極性がＮＭＯ
Ｓの場合には、図１中の信号動作点はＶSS側に片寄って
おり、図３に示したＧｍアンプを図１中の中で用いたと
き、逆極性のＰＭＯＳ入力ＭＯＳＦＥＴによって完全に
ＶSS側まで信号範囲を持たせることができる。
【００３４】３４および３５は、出力レベルが図１の回
路中において好ましい出力電圧レベルを実現できるよう
なバイアス電流値を供給するための電流源ＭＯＳＦＥＴ
である。すなわち、ＭＯＳＦＥＴ３１に流れる電流とＭ
ＯＳＦＥＴ３２，３３に流れる電流の和が一致するよう
に設定すると、無信号時においては出力電流値はゼロと
なり、他の回路に影響を与えないので一層好ましいとい
える。逆に、電流が一致しないときには、例えば図１の
回路においてＧｍアンプ１４から定常的に出力電流が発
生しており、一方Ｇｍアンプ１３の同相出力信号レベル
をある値に設定しようとするために同相出力信号レベル
を制御するアンプ１８に負担がかかり、場合によっては
微妙な周波数制御ができなくなることもある。
路中において好ましい出力電圧レベルを実現できるよう
なバイアス電流値を供給するための電流源ＭＯＳＦＥＴ
である。すなわち、ＭＯＳＦＥＴ３１に流れる電流とＭ
ＯＳＦＥＴ３２，３３に流れる電流の和が一致するよう
に設定すると、無信号時においては出力電流値はゼロと
なり、他の回路に影響を与えないので一層好ましいとい
える。逆に、電流が一致しないときには、例えば図１の
回路においてＧｍアンプ１４から定常的に出力電流が発
生しており、一方Ｇｍアンプ１３の同相出力信号レベル
をある値に設定しようとするために同相出力信号レベル
を制御するアンプ１８に負担がかかり、場合によっては
微妙な周波数制御ができなくなることもある。
【００３５】このために、図３に示したＭＯＳＦＥＴ３
４，３５にはＭＯＳＦＥＴ３１の電流の半分の量の電流
が流れるように、ＭＯＳＦＥＴ３６，３７からなるバイ
アス回路３８によってバイアス電圧が与えられるように
すればよい。
４，３５にはＭＯＳＦＥＴ３１の電流の半分の量の電流
が流れるように、ＭＯＳＦＥＴ３６，３７からなるバイ
アス回路３８によってバイアス電圧が与えられるように
すればよい。
【００３６】図４は、図１に示したＰＬＬ回路２の具体
的な回路図である。このＰＬＬ回路は、図１中のＧｍア
ンプ１２，１３のＧｍ値を制御するためのバイアス発生
回路である。図４において４１〜４４はＧｍアンプであ
り、特にＧｍアンプ４２，４３については、図１中のＧ
ｍアンプ１２，１３と同じ構成の回路を用いる必要があ
る。この理由については、以下のＰＬＬ回路動作説明に
おいて明らかにする。回路の簡便性から、Ｇｍアンプ４
１〜４４には同一のＧｍアンプを用いている。
的な回路図である。このＰＬＬ回路は、図１中のＧｍア
ンプ１２，１３のＧｍ値を制御するためのバイアス発生
回路である。図４において４１〜４４はＧｍアンプであ
り、特にＧｍアンプ４２，４３については、図１中のＧ
ｍアンプ１２，１３と同じ構成の回路を用いる必要があ
る。この理由については、以下のＰＬＬ回路動作説明に
おいて明らかにする。回路の簡便性から、Ｇｍアンプ４
１〜４４には同一のＧｍアンプを用いている。
【００３７】また、図４の４５および４６は容量、４７
および４８は図１中の１７および１８と同様な理由で用
いられる同相出力信号レベルを制御するアンプである。
および４８は図１中の１７および１８と同様な理由で用
いられる同相出力信号レベルを制御するアンプである。
【００３８】これらの素子４１〜４８を有するＧｍ−Ｃ
フィルタは、入力端子を４０とし、出力端子を４０ａと
したとき、低域通過フィルタ特性を有すると同時に、図
５に示すような低域では位相シフトは０°、高域では位
相シフトが１８０°、カットオフ周波数のところで位相
シフトが９０°となる位相特性を有する。すなわち、入
力信号の周波数がカットオフ周波数に一致している場合
には、フィルタ入力信号およびフィルタ出力信号がコン
パレータ４９，５０を通過し、さらに位相比較器として
機能する排他論理和回路ＥＸＯＲを通過すると、出力信
号は、周波数が入力信号の２倍でかつ高レベル論理と低
レベル論理のそれぞれの期間が等しくなる（いわゆるデ
ューティ比５０％となる）。このときには、低域通過フ
ィルタとして機能する積分器（ＩＮＴ）を通過しても積
分器の直流出力レベルに変動はなく、位相ロック状態が
実現できる。
フィルタは、入力端子を４０とし、出力端子を４０ａと
したとき、低域通過フィルタ特性を有すると同時に、図
５に示すような低域では位相シフトは０°、高域では位
相シフトが１８０°、カットオフ周波数のところで位相
シフトが９０°となる位相特性を有する。すなわち、入
力信号の周波数がカットオフ周波数に一致している場合
には、フィルタ入力信号およびフィルタ出力信号がコン
パレータ４９，５０を通過し、さらに位相比較器として
機能する排他論理和回路ＥＸＯＲを通過すると、出力信
号は、周波数が入力信号の２倍でかつ高レベル論理と低
レベル論理のそれぞれの期間が等しくなる（いわゆるデ
ューティ比５０％となる）。このときには、低域通過フ
ィルタとして機能する積分器（ＩＮＴ）を通過しても積
分器の直流出力レベルに変動はなく、位相ロック状態が
実現できる。
【００３９】いま仮に、４１〜４８で構成されるフィル
タのカットオフ周波数が設定値より小さいときには、図
６からも判るように、位相遅れは設計値よりも大きくな
る。この結果、位相比較器ＥＸＯＲの出力では高レベル
論理の期間が低レベル論理期間よりも短くなり、積分器
出力レベルを下げる方向に動作する。出力レベルが下が
ったときにバイアス電圧を発生させる装置においては、
全てのＧｍアンプのＧｍ値が上がるようになっている。
特にＧｍアンプ４２，４３のＧｍ値は４１〜４８で構成
されるフィルタのカットオフ周波数を決定しており、こ
のＧｍ値増加に伴いカットオフ周波数も増加することに
なる。すると、積分器出力レベルはフィルタのカットオ
フ周波数が設計値に等しくなる方向にシフトして、最終
的に位相比較器ＥＸＯＲの出力信号のデューティ比が５
０％になったとき（すなわち、フィルタのカットオフ周
波数が設計値に等しくなったとき）、積分器出力は一定
レベルに落ちつく。
タのカットオフ周波数が設定値より小さいときには、図
６からも判るように、位相遅れは設計値よりも大きくな
る。この結果、位相比較器ＥＸＯＲの出力では高レベル
論理の期間が低レベル論理期間よりも短くなり、積分器
出力レベルを下げる方向に動作する。出力レベルが下が
ったときにバイアス電圧を発生させる装置においては、
全てのＧｍアンプのＧｍ値が上がるようになっている。
特にＧｍアンプ４２，４３のＧｍ値は４１〜４８で構成
されるフィルタのカットオフ周波数を決定しており、こ
のＧｍ値増加に伴いカットオフ周波数も増加することに
なる。すると、積分器出力レベルはフィルタのカットオ
フ周波数が設計値に等しくなる方向にシフトして、最終
的に位相比較器ＥＸＯＲの出力信号のデューティ比が５
０％になったとき（すなわち、フィルタのカットオフ周
波数が設計値に等しくなったとき）、積分器出力は一定
レベルに落ちつく。
【００４０】また、フィルタのカットオフ周波数が設計
値より大きいときにも、同様に動作して、最終的にはフ
ィルタのカットオフ周波数が設計値と等しくなり、積分
器出力が一定レベルに落ちつく。なお、Ｇｍアンプ４
１，４４のＧｍ値はカットオフ周波数と無関係であるの
で、Ｇｍアンプ４２，４３と同じ回路構成にする必要は
ない。但し、回路設計を容易にするという観点から、同
じＧｍアンプを用いるのが好適である。
値より大きいときにも、同様に動作して、最終的にはフ
ィルタのカットオフ周波数が設計値と等しくなり、積分
器出力が一定レベルに落ちつく。なお、Ｇｍアンプ４
１，４４のＧｍ値はカットオフ周波数と無関係であるの
で、Ｇｍアンプ４２，４３と同じ回路構成にする必要は
ない。但し、回路設計を容易にするという観点から、同
じＧｍアンプを用いるのが好適である。
【００４１】図７は、図１に示したＰＬＬ回路３の具体
的な回路図であり、図１中のＧｍアンプ１１，１４にお
けるＧｍ値を制御する。図７において、５１〜５４はＧ
ｍアンプであり、特にＧｍアンプ５２，５３の回路は図
１中のＧｍアンプ１１，１４と同じ構成の回路を用いる
必要がある。この理由については、以下のＰＬＬ回路動
作説明において明らかにする。回路の簡便性から、Ｇｍ
アンプ５１〜５４には同一のＧｍアンプの回路を用いて
いる。また、５５および５６は容量である。
的な回路図であり、図１中のＧｍアンプ１１，１４にお
けるＧｍ値を制御する。図７において、５１〜５４はＧ
ｍアンプであり、特にＧｍアンプ５２，５３の回路は図
１中のＧｍアンプ１１，１４と同じ構成の回路を用いる
必要がある。この理由については、以下のＰＬＬ回路動
作説明において明らかにする。回路の簡便性から、Ｇｍ
アンプ５１〜５４には同一のＧｍアンプの回路を用いて
いる。また、５５および５６は容量である。
【００４２】素子５１〜５６を有するＧｍ−Ｃフィルタ
は入力端子を５７、出力端子を５７ａとしたとき、低域
通過フィルタ特性を有すると同時に、図５に示すような
低域では位相シフトは０°、高域では位相シフトが１８
０°、カットオフ周波数のところで位相シフトが９０°
となる位相特性を有する。すなわち、入力信号の周波数
がカットオフ周波数に一致している場合にはフィルタ入
力信号およびフィルタ出力信号がコンパレータ５９，６
０を通過し、さらに位相比較器として機能する排他論理
和回路ＥＸＯＲを通過すると、出力信号は、周波数が入
力信号の２倍でかつ高レベル論理と低レベル論理のそれ
ぞれの期間が等しくなる（いわゆるデューティ比５０％
となる）。このときには、低域通過フィルタとしても機
能する積分器ＩＮＴを通過しても積分器の直流出力レベ
ルは変動はなく、位相ロック状態が実現できる。
は入力端子を５７、出力端子を５７ａとしたとき、低域
通過フィルタ特性を有すると同時に、図５に示すような
低域では位相シフトは０°、高域では位相シフトが１８
０°、カットオフ周波数のところで位相シフトが９０°
となる位相特性を有する。すなわち、入力信号の周波数
がカットオフ周波数に一致している場合にはフィルタ入
力信号およびフィルタ出力信号がコンパレータ５９，６
０を通過し、さらに位相比較器として機能する排他論理
和回路ＥＸＯＲを通過すると、出力信号は、周波数が入
力信号の２倍でかつ高レベル論理と低レベル論理のそれ
ぞれの期間が等しくなる（いわゆるデューティ比５０％
となる）。このときには、低域通過フィルタとしても機
能する積分器ＩＮＴを通過しても積分器の直流出力レベ
ルは変動はなく、位相ロック状態が実現できる。
【００４３】いま仮に、５１〜５６で構成されるフィル
タのカットオフ周波数が設計値より小さいときには、図
６からも判るように、位相遅れは設計値よりも大きくな
る。この結果、位相比較器ＥＸＯＲの出力では高レベル
論理の期間が低レベル論理期間よりも短くなり、積分器
出力レベルを下げる方向に動作する。出力レベルが下が
ったときにバイアス電圧を発生させる装置においては、
全てのＧｍアンプのＧｍ値が上がるようになっている。
特にＧｍアンプ５２，５３のＧｍ値は５１〜５６で構成
されるフィルタのカットオフ周波数を決定しており、こ
のＧｍ値増加に伴いカットオフ周波数も増加することに
なる。従って、積分器出力レベルはフィルタのカットオ
フ周波数が設計値に等しくなる方向にシフトして、最終
的に位相比較器ＥＸＯＲの出力信号のデューティ比が５
０％になったとき（すなわち、フィルタのカットオフ周
波数が設計値に等しくなったとき）、積分器出力は一定
レベルに落ちつく。
タのカットオフ周波数が設計値より小さいときには、図
６からも判るように、位相遅れは設計値よりも大きくな
る。この結果、位相比較器ＥＸＯＲの出力では高レベル
論理の期間が低レベル論理期間よりも短くなり、積分器
出力レベルを下げる方向に動作する。出力レベルが下が
ったときにバイアス電圧を発生させる装置においては、
全てのＧｍアンプのＧｍ値が上がるようになっている。
特にＧｍアンプ５２，５３のＧｍ値は５１〜５６で構成
されるフィルタのカットオフ周波数を決定しており、こ
のＧｍ値増加に伴いカットオフ周波数も増加することに
なる。従って、積分器出力レベルはフィルタのカットオ
フ周波数が設計値に等しくなる方向にシフトして、最終
的に位相比較器ＥＸＯＲの出力信号のデューティ比が５
０％になったとき（すなわち、フィルタのカットオフ周
波数が設計値に等しくなったとき）、積分器出力は一定
レベルに落ちつく。
【００４４】また、フィルタのカットオフ周波数が設計
値より大きいときにも、同様に動作して、最終的にはフ
ィルタのカットオフ周波数が設計値と等しくなり、積分
器出力が一定レベルに落ちつく。なお、Ｇｍアンプ５
１，５４のＧｍ値はカットオフ周波数と無関係であるの
で、Ｇｍアンプ５２，５３と同じ回路構成にする必要は
ない。但し、回路設計を容易にするという観点から、同
じＧｍアンプを用いるのが好適である。
値より大きいときにも、同様に動作して、最終的にはフ
ィルタのカットオフ周波数が設計値と等しくなり、積分
器出力が一定レベルに落ちつく。なお、Ｇｍアンプ５
１，５４のＧｍ値はカットオフ周波数と無関係であるの
で、Ｇｍアンプ５２，５３と同じ回路構成にする必要は
ない。但し、回路設計を容易にするという観点から、同
じＧｍアンプを用いるのが好適である。
【００４５】なお、図１の回路においては、フィルタの
ゲインを制御するＧｍアンプ１１の回路と、Ｑ値を制御
するＧｍアンプ１４は同じ回路構成としたが、例えばＧ
ｍアンプ１１のＧｍ値が、Ｑ値用のＧｍ値よりもカット
オフ周波数を制御するＧｍアンプ１２，１３のＧｍ値に
近い値を有しているならば、Ｇｍアンプ１２，１３と同
じ回路を用いたほうがより好ましい。
ゲインを制御するＧｍアンプ１１の回路と、Ｑ値を制御
するＧｍアンプ１４は同じ回路構成としたが、例えばＧ
ｍアンプ１１のＧｍ値が、Ｑ値用のＧｍ値よりもカット
オフ周波数を制御するＧｍアンプ１２，１３のＧｍ値に
近い値を有しているならば、Ｇｍアンプ１２，１３と同
じ回路を用いたほうがより好ましい。
【００４６】また図１の回路において、Ｇｍアンプ１
１，１４に対しては、低消費電流化という点で優れてい
る図２のＧｍアンプを使用していないが、もともとＱ値
が高いフィルタの場合には、Ｑ値制御用アンプのＧｍ値
はカットオフ周波数制御用ＧｍアンプのＧｍ値に対して
１／Ｑ倍程度と小さい値となり、同時に消費電流も小さ
い値となるので、図３の回路を用いたとしても全体の回
路からみれば微増程度にしかならず、その結果として、
低消費電流特性は引き継がれる。
１，１４に対しては、低消費電流化という点で優れてい
る図２のＧｍアンプを使用していないが、もともとＱ値
が高いフィルタの場合には、Ｑ値制御用アンプのＧｍ値
はカットオフ周波数制御用ＧｍアンプのＧｍ値に対して
１／Ｑ倍程度と小さい値となり、同時に消費電流も小さ
い値となるので、図３の回路を用いたとしても全体の回
路からみれば微増程度にしかならず、その結果として、
低消費電流特性は引き継がれる。
【００４７】さらに、Ｇｍアンプ１１，１４には図３の
回路以外のもの、例えば図８のような回路など、Ｇｍ値
が同相入力信号レベルによらずに決められるものなら
ば、どのような回路構成であっても良い。図８の回路に
おいて、６１および６２は入力ＭＯＳＦＥＴ、６３〜６
６は定電流源用ＭＯＳＦＥＴ、６７および６８はＧｍ値
を決めるＭＯＳＦＥＴである。
回路以外のもの、例えば図８のような回路など、Ｇｍ値
が同相入力信号レベルによらずに決められるものなら
ば、どのような回路構成であっても良い。図８の回路に
おいて、６１および６２は入力ＭＯＳＦＥＴ、６３〜６
６は定電流源用ＭＯＳＦＥＴ、６７および６８はＧｍ値
を決めるＭＯＳＦＥＴである。
【００４８】図９は、本発明の他の実施例を示す。この
実施例は、リープロッグ型で構成された６次帯域通過フ
ィルタ（ＢＰＦ）である。本図において１０１〜１１３
はＧｍアンプである。そのうち１０１〜１０６はフィル
タのカットオフ周波数を決めるＧｍアンプで、図２の回
路が使用される。１０７〜１１２はフィルタのＱ値を決
めるＧｍアンプで、例えば図３の回路が使用される。１
１３はフィルタのゲインを決めるＧｍアンプで、例えば
図３の回路が使用される。１１４〜１１９は容量、１２
０〜１２５はＧｍアンプ１０１〜１０６の同相出力信号
レベルを制御するアンプである。１２６はＧｍアンプ１
０１〜１０６のＧｍ値を制御するＰＬＬ回路で、このＰ
ＬＬ回路には図４に示したような回路を用いることがで
きる。図４中のＧｍアンプ４２，４３はＧｍアンプ１０
１〜１０６と同じ回路構成のものが用いられる。
実施例は、リープロッグ型で構成された６次帯域通過フ
ィルタ（ＢＰＦ）である。本図において１０１〜１１３
はＧｍアンプである。そのうち１０１〜１０６はフィル
タのカットオフ周波数を決めるＧｍアンプで、図２の回
路が使用される。１０７〜１１２はフィルタのＱ値を決
めるＧｍアンプで、例えば図３の回路が使用される。１
１３はフィルタのゲインを決めるＧｍアンプで、例えば
図３の回路が使用される。１１４〜１１９は容量、１２
０〜１２５はＧｍアンプ１０１〜１０６の同相出力信号
レベルを制御するアンプである。１２６はＧｍアンプ１
０１〜１０６のＧｍ値を制御するＰＬＬ回路で、このＰ
ＬＬ回路には図４に示したような回路を用いることがで
きる。図４中のＧｍアンプ４２，４３はＧｍアンプ１０
１〜１０６と同じ回路構成のものが用いられる。
【００４９】１２７はＧｍアンプ１０７〜１１３のＧｍ
値を制御するＰＬＬ回路であり、このＰＬＬ回路として
図７に示したような回路を用いることができる。図７中
のＧｍアンプ５２，５３はＧｍアンプ１０７〜１１３と
同じ回路構成のものが用いられる。
値を制御するＰＬＬ回路であり、このＰＬＬ回路として
図７に示したような回路を用いることができる。図７中
のＧｍアンプ５２，５３はＧｍアンプ１０７〜１１３と
同じ回路構成のものが用いられる。
【００５０】なお、図１および図９に示した各実施例に
おいて、各信号線は単一線出力（シングル信号）とした
が、歪特性ならびにＳ／Ｎ特性向上のために、図１０に
示したような全差動出力することも可能である。この場
合にも、既述の実施例と同様の効果が得られる。
おいて、各信号線は単一線出力（シングル信号）とした
が、歪特性ならびにＳ／Ｎ特性向上のために、図１０に
示したような全差動出力することも可能である。この場
合にも、既述の実施例と同様の効果が得られる。
【００５１】
【発明の効果】以上説明したとおり本発明によれば、フ
ィルタのＱ値あるいはゲインを規定するＧｍアンプのＧ
ｍ値制御系については、カットオフ周波数を規定するＧ
ｍアンプのＧｍ値制御系から全く独立させる構成として
あるので、低歪でかつ低消費電流特性を維持することが
でき、且つ、ゲインおよび／またはＱ値を高めたときに
も上記特性を損うことなく、ゲインおよび／またはＱ値
とカットオフ周波数の精度を向上させることができる。
ィルタのＱ値あるいはゲインを規定するＧｍアンプのＧ
ｍ値制御系については、カットオフ周波数を規定するＧ
ｍアンプのＧｍ値制御系から全く独立させる構成として
あるので、低歪でかつ低消費電流特性を維持することが
でき、且つ、ゲインおよび／またはＱ値を高めたときに
も上記特性を損うことなく、ゲインおよび／またはＱ値
とカットオフ周波数の精度を向上させることができる。
【図１】本発明の第１の実施例によるＧｍ−Ｃフィルタ
を示すブロック図である。
を示すブロック図である。
【図２】図１に示したＧｍアンプの具体例を示す回路図
である。
である。
【図３】図１に示したＧｍアンプの具体例を示す回路図
である。
である。
【図４】図１に示したＰＬＬ回路２の一例を示すブロッ
ク図である。
ク図である。
【図５】ＰＬＬ回路中のフィルタが理想的な場合の位相
特性を示す線図である。
特性を示す線図である。
【図６】ＰＬＬ回路中のフィルタが理想的な場合から低
い周波数にずれた時の位相特性を示す線図である。
い周波数にずれた時の位相特性を示す線図である。
【図７】図１に示したＰＬＬ回路３の一例を示すブロッ
ク図である。
ク図である。
【図８】図１に示したＧｍアンプの具体例を示す回路図
である。
である。
【図９】本発明の第２の実施例によるＧｍ−Ｃフィルタ
を示すブロック図である。
を示すブロック図である。
【図１０】従来から知られているＧｍ−Ｃフィルタを示
すブロック図である。
すブロック図である。
２，３ ＰＬＬ回路 １１ ゲイン制御用のＧｍアンプ １２，１３ カットオフ周波数制御用のＧｍアンプ １４ Ｑ値制御用のＧｍアンプ １５，１６ 容量 １７，１８ 同相出力信号レベル制御用のアンプ
Claims (7)
- 【請求項１】 フィルタのゲイン，カットオフ周波数，
Ｑ値をそれぞれ制御する各Ｇｍアンプを備えたＧｍ−Ｃ
フィルタであって、 該フィルタのカットオフ周波数を制御するＧｍアンプに
ついては、当該Ｇｍアンプの同相入力信号値によりその
Ｇｍ値を制御すると共に、 該フィルタのゲインおよび／またはＱ値を制御するＧｍ
アンプについては、別個に設けたバイアス設定手段から
供給されるバイアス値によりそのＧｍ値を制御すること
を特徴とするＧｍ−Ｃフィルタ。 - 【請求項２】 請求項１において、 前記カットオフ周波数を制御するＧｍアンプは、 差動入力型ＭＯＳＦＥＴ対と、同相レベル制御用のゲー
ト入力端を有するＭＯＳＦＥＴ対とを直列に接続し、一
対の差動出力端から出力電流を供給することを特徴とす
るＧｍ−Ｃフィルタ。 - 【請求項３】 請求項１において、更に加えて、 前記カットオフ周波数を制御するＧｍアンプの出力電圧
と、所定の電圧との差に応じた電圧を、当該カットオフ
周波数を制御するＧｍアンプの同相レベル制御端子に印
加する手段を具備したことを特徴とするＧｍ−Ｃフィル
タ。 - 【請求項４】 請求項１において、 前記カットオフ周波数を制御するＧｍアンプは、 差動入力型ＭＯＳＦＥＴ対と、同相レベル制御用のゲー
ト入力端を有するＭＯＳＦＥＴ対とが直列に接続され、
一対の差動出力端から出力電流を供給する第一のＧｍア
ンプと、 前記一対の差動出力端に接続された第二のＧｍアンプ
と、 ３個の入力端を有し、第一および第二の入力端について
は前記第一のＧｍアンプの一対の差動出力端に接続さ
れ、第三の入力端については、前記第二のＧｍアンプの
Ｇｍ値を制御するためのバイアス電圧源に接続され、前
記第一のＧｍアンプに含まれる前記同相レベル制御用の
ゲート入力端に制御電圧を印加する出力端を有する同相
レベル制御用アンプとを具備することにより、前記第二
のＧｍアンプにおけるＧｍ値を、前記同相レベル制御用
アンプの第三の入力端に印加されるバイアス電圧によっ
て制御することを特徴とするＧｍ−Ｃフィルタ。 - 【請求項５】 請求項１において、 前記ゲインおよび／またはＱ値を制御するＧｍアンプ
は、 差動入力型ＭＯＳＦＥＴ対と、該差動入力型ＭＯＳＦＥ
Ｔ対のソース側に接続された電流源ＭＯＳＦＥＴとを備
え、該電流源ＭＯＳＦＥＴの制御ゲートに所定のバイア
ス電圧を印加することを特徴とするＧｍ−Ｃフィルタ。 - 【請求項６】 請求項１において、 前記ゲインおよび／またはＱ値を制御するＧｍアンプ
は、 差動入力型ＭＯＳＦＥＴ対と、該差動入力型ＭＯＳＦＥ
Ｔ対のソース側に接続された電流源ＭＯＳＦＥＴと、該
差動入力型ＭＯＳＦＥＴ対のドレイン側に接続されたロ
ードＭＯＳＦＥＴ対とを有し、該電流源ＭＯＳＦＥＴの
電流値と該ロードＭＯＳＦＥＴ対の電流値とを一致させ
ることを特徴とするＧｍ−Ｃフィルタ。 - 【請求項７】 請求項２における前記カットオフ周波数
を制御するＧｍアンプの差動入力用ＭＯＳＦＥＴと、請
求項５における前記ゲインおよび／またはＱ値を制御す
るＧｍアンプの差動入力用ＭＯＳＦＥＴの極性を、相互
に逆にしたことを特徴とするＧｍ−Ｃフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21356394A JP3152844B2 (ja) | 1994-09-07 | 1994-09-07 | Ｇｍ−Ｃフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21356394A JP3152844B2 (ja) | 1994-09-07 | 1994-09-07 | Ｇｍ−Ｃフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879008A true JPH0879008A (ja) | 1996-03-22 |
| JP3152844B2 JP3152844B2 (ja) | 2001-04-03 |
Family
ID=16641287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21356394A Expired - Fee Related JP3152844B2 (ja) | 1994-09-07 | 1994-09-07 | Ｇｍ−Ｃフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152844B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112929983A (zh) * | 2019-12-06 | 2021-06-08 | 中兴通讯股份有限公司 | 基于时间调整量的接入方法、装置、设备及介质 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1501115B1 (en) | 2003-07-14 | 2009-07-01 | FEI Company | Dual beam system |
| JP5702552B2 (ja) | 2009-05-28 | 2015-04-15 | エフ イー アイ カンパニＦｅｉ Ｃｏｍｐａｎｙ | デュアルビームシステムの制御方法 |
-
1994
- 1994-09-07 JP JP21356394A patent/JP3152844B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112929983A (zh) * | 2019-12-06 | 2021-06-08 | 中兴通讯股份有限公司 | 基于时间调整量的接入方法、装置、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3152844B2 (ja) | 2001-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3318725B2 (ja) | アナログフィルタ回路 | |
| KR100299740B1 (ko) | 필터회로 | |
| US6577184B2 (en) | Switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current | |
| KR960011407B1 (ko) | 저전압 고속동작의 씨모스 (cmos) 연산증폭기 | |
| US6891433B2 (en) | Low voltage high gain amplifier circuits | |
| WO1999003197A2 (en) | A high speed and high gain operational amplifier | |
| US7091783B2 (en) | Rejection circuitry for variable-gain amplifiers and continuous-time filters | |
| US6642788B1 (en) | Differential cascode amplifier | |
| US7068090B2 (en) | Amplifier circuit | |
| CN112290898B (zh) | 一种应用于包络跟踪电源调制器的降频采样与控制电路 | |
| US7276961B2 (en) | Constant voltage outputting circuit | |
| US10236851B2 (en) | Wide bandwidth variable gain amplifier and exponential function generator | |
| JPH0879008A (ja) | Ｇｍ−Ｃフィルタ | |
| US7295071B1 (en) | High speed, high DC gain and wide dynamic range amplifier | |
| CN101453195A (zh) | 使用接地电容增进共模回授稳定性的方法 | |
| JPH09260962A (ja) | インバータ回路及び増幅器 | |
| JP3813292B2 (ja) | 差動増幅回路 | |
| Kinget et al. | Ultra-low voltage analog design techniques for nanoscale CMOS technologies | |
| JP3113420B2 (ja) | Ｇｍ−Ｃフィルタ | |
| CN113533829B (zh) | 电流检测电路及方法 | |
| JP3930461B2 (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 | |
| US6559716B2 (en) | Switchable operational amplifier for switched op-amp applications | |
| JP3305407B2 (ja) | Ｇｍ−Ｃフィルタ | |
| JP3047828B2 (ja) | コンパレータ回路 | |
| CN115699568B (zh) | 放大电路、差动放大电路、接收电路以及半导体集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001226 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |