JPH0879029A - ４相クロツクパルス発生回路 - Google Patents
４相クロツクパルス発生回路Info
- Publication number
- JPH0879029A JPH0879029A JP24062794A JP24062794A JPH0879029A JP H0879029 A JPH0879029 A JP H0879029A JP 24062794 A JP24062794 A JP 24062794A JP 24062794 A JP24062794 A JP 24062794A JP H0879029 A JPH0879029 A JP H0879029A
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- phase
- output
- frequency
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】本発明は、４相クロツクパルス発生回路におい
て、従来に比して高速な４相のクロツクパルスを発生し
得るようにする。 【構成】４相の出力クロツクパルス（Ｓ７、Ｓ９、Ｓ６
及びＳ８）に所望する周波数の２倍の周波数を有する基
準クロツクパルス（Ｓ１）を第１の分周手段（７）で２
分周して第１相及び第３相の出力クロツクパルス（Ｓ７
及びＳ６）を発生すると共に、基準クロツクパルス（Ｓ
１）を反転した反転基準クロツクパルス（Ｓ１８）を第
２の分周手段（８）で２分周して第２相及び第４相の出
力クロツクパルス（Ｓ９及びＳ８）を発生する。これに
より従来の２倍の周波数を有する４相の出力クロツクパ
ルス（Ｓ７、Ｓ９、Ｓ６及びＳ８）を発生し得る。
て、従来に比して高速な４相のクロツクパルスを発生し
得るようにする。 【構成】４相の出力クロツクパルス（Ｓ７、Ｓ９、Ｓ６
及びＳ８）に所望する周波数の２倍の周波数を有する基
準クロツクパルス（Ｓ１）を第１の分周手段（７）で２
分周して第１相及び第３相の出力クロツクパルス（Ｓ７
及びＳ６）を発生すると共に、基準クロツクパルス（Ｓ
１）を反転した反転基準クロツクパルス（Ｓ１８）を第
２の分周手段（８）で２分周して第２相及び第４相の出
力クロツクパルス（Ｓ９及びＳ８）を発生する。これに
より従来の２倍の周波数を有する４相の出力クロツクパ
ルス（Ｓ７、Ｓ９、Ｓ６及びＳ８）を発生し得る。
Description
【０００１】
【産業上の利用分野】本発明は４相クロツクパルス発生
回路に関し、マイクロコンピユータのマシンサイクル
等、システムの同期動作の時刻基準となる一定周期のク
ロツクパルスを発生するものに適用し得る。
回路に関し、マイクロコンピユータのマシンサイクル
等、システムの同期動作の時刻基準となる一定周期のク
ロツクパルスを発生するものに適用し得る。
【０００２】
【従来の技術】従来この種の４相クロツクパルス発生回
路には、基準となる単一のクロツクパルスを分周して４
相のクロツクパルスを発生するものがある。すなわち図
３に示すように、４相クロツクパルス発生回路１は、ク
ロツクパルスＳ１を分周組合せ部２に入力し、４相のク
ロツクパルスＳ２〜Ｓ５をバツフア回路３〜６からそれ
ぞれ出力する。
路には、基準となる単一のクロツクパルスを分周して４
相のクロツクパルスを発生するものがある。すなわち図
３に示すように、４相クロツクパルス発生回路１は、ク
ロツクパルスＳ１を分周組合せ部２に入力し、４相のク
ロツクパルスＳ２〜Ｓ５をバツフア回路３〜６からそれ
ぞれ出力する。
【０００３】クロツクパルスＳ１は、分周組合せ部２の
縦続接続された２段のＤタイプフリツプフロツプ回路７
及び８でそれぞれ２分周される。Ｄタイプフリツプフロ
ツプ回路７は反転出力Ｓ６を２入力アンド回路９及び１
０に第１の条件入力として与え、非反転出力Ｓ７を２入
力アンド回路１１及び１２に第１の条件入力として与え
る。Ｄタイプフリツプフロツプ回路８は反転出力Ｓ８を
アンド回路９及び１１に第２の条件入力として与え、非
反転出力Ｓ９をアンド回路１０及び１２に第２の条件入
力として与える。
縦続接続された２段のＤタイプフリツプフロツプ回路７
及び８でそれぞれ２分周される。Ｄタイプフリツプフロ
ツプ回路７は反転出力Ｓ６を２入力アンド回路９及び１
０に第１の条件入力として与え、非反転出力Ｓ７を２入
力アンド回路１１及び１２に第１の条件入力として与え
る。Ｄタイプフリツプフロツプ回路８は反転出力Ｓ８を
アンド回路９及び１１に第２の条件入力として与え、非
反転出力Ｓ９をアンド回路１０及び１２に第２の条件入
力として与える。
【０００４】アンド回路９、１１、１０及び１２は論理
積出力Ｓ１０〜Ｓ１３をそれぞれバツフア回路３〜６に
送出する。これにより図４に示すように、クロツクパル
スＳ１の1/4 の周波数を有するクロツクパルスＳ２〜Ｓ
５が４相で出力される。
積出力Ｓ１０〜Ｓ１３をそれぞれバツフア回路３〜６に
送出する。これにより図４に示すように、クロツクパル
スＳ１の1/4 の周波数を有するクロツクパルスＳ２〜Ｓ
５が４相で出力される。
【０００５】次に、図５に示す４相クロツクパルス発生
回路１３は、クロツクパルスＳ１を分周組合せ部１４に
入力し、４相のクロツクパルスＳ１４〜Ｓ１７をバツフ
ア回路１５〜１８からそれぞれ出力する。
回路１３は、クロツクパルスＳ１を分周組合せ部１４に
入力し、４相のクロツクパルスＳ１４〜Ｓ１７をバツフ
ア回路１５〜１８からそれぞれ出力する。
【０００６】すなわちクロツクパルスＳ１は、分周組合
せ部１４の縦続接続された２段のＤタイプフリツプフロ
ツプ回路７及び８でそれぞれ２分周される。Ｄタイプフ
リツプフロツプ回路７及び８はそれぞれ反転出力Ｓ６及
びＳ８を２−４デコーダ（2to4 decoder）１９に与え
る。またクロツクパルスＳ１は反転回路２０に与えら
れ、反転クロツクパルスＳ１８が２−４デコーダ１９の
反転ゲートに与えられる。
せ部１４の縦続接続された２段のＤタイプフリツプフロ
ツプ回路７及び８でそれぞれ２分周される。Ｄタイプフ
リツプフロツプ回路７及び８はそれぞれ反転出力Ｓ６及
びＳ８を２−４デコーダ（2to4 decoder）１９に与え
る。またクロツクパルスＳ１は反転回路２０に与えら
れ、反転クロツクパルスＳ１８が２−４デコーダ１９の
反転ゲートに与えられる。
【０００７】２−４デコーダ１９は反転出力Ｓ６及びＳ
８の論理値に従つてデコードして得たクロツクパルスＳ
１９〜Ｓ２２をバツフア回路１５〜１８に与える。これ
により図６に示すように、クロツクパルスＳ１の1/4 の
周波数を有するクロツクパルスＳ１４〜Ｓ１７が４相で
出力される。
８の論理値に従つてデコードして得たクロツクパルスＳ
１９〜Ｓ２２をバツフア回路１５〜１８に与える。これ
により図６に示すように、クロツクパルスＳ１の1/4 の
周波数を有するクロツクパルスＳ１４〜Ｓ１７が４相で
出力される。
【０００８】因みに、コンピユータは、クロツクパルス
Ｓ２〜Ｓ５やクロツクパルスＳ１４〜Ｓ１７の前エツヂ
又は後エツヂを使用して各処理の動作を開始する。処理
の種類は、一般にデータ取込（第１事象）、データ判別
（第２事象）、判別したデータの処理（第３事象）及び
処理したデータの出力（第４事象）という４つの処理ブ
ロツクに分けられる。
Ｓ２〜Ｓ５やクロツクパルスＳ１４〜Ｓ１７の前エツヂ
又は後エツヂを使用して各処理の動作を開始する。処理
の種類は、一般にデータ取込（第１事象）、データ判別
（第２事象）、判別したデータの処理（第３事象）及び
処理したデータの出力（第４事象）という４つの処理ブ
ロツクに分けられる。
【０００９】
【発明が解決しようとする課題】ところが、図４及び図
６に示すように、上述した４相クロツクパルス発生回路
１及び１３が発生するクロツクパルスＳ２〜Ｓ５及びＳ
１４〜Ｓ１７の波形は、論理「Ｈ」の期間が重複してい
ない。このためクロツクパルスＳ１の周波数をどれほど
高くしてもクロツクパルスＳ２〜Ｓ５及びＳ１４〜Ｓ１
７の周波数はクロツクパルスＳ１の1/4 の周波数にしか
ならない。従つて高速な４相のクロツクパルスを得るこ
とが実際上難しいという問題があつた。
６に示すように、上述した４相クロツクパルス発生回路
１及び１３が発生するクロツクパルスＳ２〜Ｓ５及びＳ
１４〜Ｓ１７の波形は、論理「Ｈ」の期間が重複してい
ない。このためクロツクパルスＳ１の周波数をどれほど
高くしてもクロツクパルスＳ２〜Ｓ５及びＳ１４〜Ｓ１
７の周波数はクロツクパルスＳ１の1/4 の周波数にしか
ならない。従つて高速な４相のクロツクパルスを得るこ
とが実際上難しいという問題があつた。
【００１０】本発明は以上の点を考慮してなされたもの
で、従来に比して高速な４相のクロツクパルスを発生し
得る４相クロツクパルス発生回路を提案しようとするも
のである。
で、従来に比して高速な４相のクロツクパルスを発生し
得る４相クロツクパルス発生回路を提案しようとするも
のである。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、所定の周波数を有する基準クロツ
クパルス（Ｓ１）が入力され、基準クロツクパルス（Ｓ
１）に基づいて４相の出力クロツクパルス（Ｓ７、Ｓ
９、Ｓ６及びＳ８）を発生する４相クロツクパルス発生
回路（２２）において、基準クロツクパルス（Ｓ１）を
２分周して第１相及び第３相の出力クロツクパルス（Ｓ
７及びＳ６）を発生する第１の分周手段（７）と、基準
クロツクパルス（Ｓ１）を反転した反転基準クロツクパ
ルス（Ｓ１８）を２分周して第２相及び第４相の出力ク
ロツクパルス（Ｓ９及びＳ８）を発生する第２の分周手
段（８）とを設け、所定の周波数が出力クロツクパルス
（Ｓ７、Ｓ９、Ｓ６及びＳ８）の周波数の２倍でなるよ
うにする。
め本発明においては、所定の周波数を有する基準クロツ
クパルス（Ｓ１）が入力され、基準クロツクパルス（Ｓ
１）に基づいて４相の出力クロツクパルス（Ｓ７、Ｓ
９、Ｓ６及びＳ８）を発生する４相クロツクパルス発生
回路（２２）において、基準クロツクパルス（Ｓ１）を
２分周して第１相及び第３相の出力クロツクパルス（Ｓ
７及びＳ６）を発生する第１の分周手段（７）と、基準
クロツクパルス（Ｓ１）を反転した反転基準クロツクパ
ルス（Ｓ１８）を２分周して第２相及び第４相の出力ク
ロツクパルス（Ｓ９及びＳ８）を発生する第２の分周手
段（８）とを設け、所定の周波数が出力クロツクパルス
（Ｓ７、Ｓ９、Ｓ６及びＳ８）の周波数の２倍でなるよ
うにする。
【００１２】
【作用】４相の出力クロツクパルス（Ｓ７、Ｓ９、Ｓ６
及びＳ８）に所望する周波数の２倍の周波数を有する基
準クロツクパルス（Ｓ１）を第１の分周手段（７）で２
分周して第１相及び第３相の出力クロツクパルス（Ｓ７
及びＳ６）を発生すると共に、基準クロツクパルス（Ｓ
１）を反転した反転基準クロツクパルス（Ｓ１８）を第
２の分周手段（８）で２分周して第２相及び第４相の出
力クロツクパルス（Ｓ９及びＳ８）を発生することによ
つて、従来の２倍の周波数を有する４相の出力クロツク
パルス（Ｓ７、Ｓ９、Ｓ６及びＳ８）を発生し得る。
及びＳ８）に所望する周波数の２倍の周波数を有する基
準クロツクパルス（Ｓ１）を第１の分周手段（７）で２
分周して第１相及び第３相の出力クロツクパルス（Ｓ７
及びＳ６）を発生すると共に、基準クロツクパルス（Ｓ
１）を反転した反転基準クロツクパルス（Ｓ１８）を第
２の分周手段（８）で２分周して第２相及び第４相の出
力クロツクパルス（Ｓ９及びＳ８）を発生することによ
つて、従来の２倍の周波数を有する４相の出力クロツク
パルス（Ｓ７、Ｓ９、Ｓ６及びＳ８）を発生し得る。
【００１３】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１４】図３及び図５との対応部分に同一符号を付
して示す図１において、２１は全体として４相クロツク
パルス発生回路を示し、一定周期の４相のクロツクパル
スをマイクロコンピユータ（図示せず）に供給する。す
なわち４相クロツクパルス発生回路２１は、クロツクパ
ルスＳ１を分周部２２に入力し、４相のクロツクパルス
Ｓ１９〜Ｓ２２をバツフア回路３〜６からそれぞれ出力
する。
して示す図１において、２１は全体として４相クロツク
パルス発生回路を示し、一定周期の４相のクロツクパル
スをマイクロコンピユータ（図示せず）に供給する。す
なわち４相クロツクパルス発生回路２１は、クロツクパ
ルスＳ１を分周部２２に入力し、４相のクロツクパルス
Ｓ１９〜Ｓ２２をバツフア回路３〜６からそれぞれ出力
する。
【００１５】クロツクパルスＳ１は、分周部２２のＤタ
イプフリツプフロツプ回路７のクロツク入力端Ｃと、分
周部２２の反転回路２０に与えられる。Ｄタイプフリツ
プフロツプ回路７は、クロツクパルスＳ１を２分周し、
非反転出力Ｓ７をＤタイプフリツプフロツプ回路７のデ
ータ入力端Ｄに与える。またＤタイプフリツプフロツプ
回路７は非反転出力Ｓ７をバツフア回路３に与えてクロ
ツクパルスＳ１９として出力させる。さらにＤタイプフ
リツプフロツプ回路７は反転出力Ｓ６をバツフア回路５
に与えてクロツクパルスＳ２１として出力させる。
イプフリツプフロツプ回路７のクロツク入力端Ｃと、分
周部２２の反転回路２０に与えられる。Ｄタイプフリツ
プフロツプ回路７は、クロツクパルスＳ１を２分周し、
非反転出力Ｓ７をＤタイプフリツプフロツプ回路７のデ
ータ入力端Ｄに与える。またＤタイプフリツプフロツプ
回路７は非反転出力Ｓ７をバツフア回路３に与えてクロ
ツクパルスＳ１９として出力させる。さらにＤタイプフ
リツプフロツプ回路７は反転出力Ｓ６をバツフア回路５
に与えてクロツクパルスＳ２１として出力させる。
【００１６】反転回路２０は反転クロツクパルスＳ１８
をＤタイプフリツプフロツプ回路８のクロツク入力端Ｃ
に与える。Ｄタイプフリツプフロツプ回路８は、反転ク
ロツクパルスＳ１８を２分周し、非反転出力Ｓ９をバツ
フア回路４に与えてクロツクパルスＳ２０として出力さ
せる。またＤタイプフリツプフロツプ回路８は、反転出
力Ｓ８をバツフア回路６に与えてクロツクパルス２２と
して出力させる。
をＤタイプフリツプフロツプ回路８のクロツク入力端Ｃ
に与える。Ｄタイプフリツプフロツプ回路８は、反転ク
ロツクパルスＳ１８を２分周し、非反転出力Ｓ９をバツ
フア回路４に与えてクロツクパルスＳ２０として出力さ
せる。またＤタイプフリツプフロツプ回路８は、反転出
力Ｓ８をバツフア回路６に与えてクロツクパルス２２と
して出力させる。
【００１７】以上の構成において、４相クロツクパルス
発生回路は図２に示すタイミングで動作する。すなわち
クロツクパルスＳ１が時刻ｔ0 に論理値「Ｈ」に立ち上
がると、非反転出力Ｓ７及びクロツクパルスＳ１９は論
理値「Ｈ」に立ち上がり、反転出力Ｓ６及びクロツクパ
ルスＳ２１は論理値「Ｌ」に立ち下がる。
発生回路は図２に示すタイミングで動作する。すなわち
クロツクパルスＳ１が時刻ｔ0 に論理値「Ｈ」に立ち上
がると、非反転出力Ｓ７及びクロツクパルスＳ１９は論
理値「Ｈ」に立ち上がり、反転出力Ｓ６及びクロツクパ
ルスＳ２１は論理値「Ｌ」に立ち下がる。
【００１８】時刻ｔ0 からクロツクパルスＳ１の90°後
の時刻ｔ1 に、反転クロツクパルスＳ１８は論理値
「Ｈ」に立ち上がる。このときＤタイプフリツプフロツ
プ回路８は、論理値「Ｈ」の非反転出力Ｓ７をデータ入
力端Ｄに与えられている。これにより非反転出力Ｓ９及
びクロツクパルスＳ２０は論理値「Ｈ」に立ち上がり、
反転出力Ｓ８及びクロツクパルスＳ２２は論理値「Ｌ」
に立ち下がる。
の時刻ｔ1 に、反転クロツクパルスＳ１８は論理値
「Ｈ」に立ち上がる。このときＤタイプフリツプフロツ
プ回路８は、論理値「Ｈ」の非反転出力Ｓ７をデータ入
力端Ｄに与えられている。これにより非反転出力Ｓ９及
びクロツクパルスＳ２０は論理値「Ｈ」に立ち上がり、
反転出力Ｓ８及びクロツクパルスＳ２２は論理値「Ｌ」
に立ち下がる。
【００１９】時刻ｔ0 から180 °後の時刻ｔ2 に、クロ
ツクパルスＳ１は論理値「Ｈ」に立ち上がる。このとき
非反転出力Ｓ７及びクロツクパルスＳ１９は論理値
「Ｌ」に立ち下がり、反転出力Ｓ６及びクロツクパルス
Ｓ２１は論理値「Ｈ」に立ち上がる。
ツクパルスＳ１は論理値「Ｈ」に立ち上がる。このとき
非反転出力Ｓ７及びクロツクパルスＳ１９は論理値
「Ｌ」に立ち下がり、反転出力Ｓ６及びクロツクパルス
Ｓ２１は論理値「Ｈ」に立ち上がる。
【００２０】時刻ｔ0 から270 °後の時刻ｔ3 に、反転
クロツクパルスＳ１８は論理値「Ｈ」に立ち上がる。こ
のときＤタイプフリツプフロツプ回路８は、論理値
「Ｌ」の非反転出力Ｓ７をデータ入力端Ｄに与えられて
いる。これにより非反転出力Ｓ９及びクロツクパルスＳ
２０は論理値「Ｌ」に立ち下がり、反転出力Ｓ８及びク
ロツクパルスＳ２２は論理値「Ｈ」に立ち上がる。
クロツクパルスＳ１８は論理値「Ｈ」に立ち上がる。こ
のときＤタイプフリツプフロツプ回路８は、論理値
「Ｌ」の非反転出力Ｓ７をデータ入力端Ｄに与えられて
いる。これにより非反転出力Ｓ９及びクロツクパルスＳ
２０は論理値「Ｌ」に立ち下がり、反転出力Ｓ８及びク
ロツクパルスＳ２２は論理値「Ｈ」に立ち上がる。
【００２１】時刻ｔ0 から360 °後の時刻ｔ4 に、クロ
ツクパルスＳ１は論理値「Ｈ」に立ち上がる。このとき
非反転出力Ｓ７及びクロツクパルスＳ１９は論理値
「Ｈ」に立ち上がり、反転出力Ｓ６及びクロツクパルス
Ｓ２１は論理値「Ｌ」に立ち下がる。
ツクパルスＳ１は論理値「Ｈ」に立ち上がる。このとき
非反転出力Ｓ７及びクロツクパルスＳ１９は論理値
「Ｈ」に立ち上がり、反転出力Ｓ６及びクロツクパルス
Ｓ２１は論理値「Ｌ」に立ち下がる。
【００２２】このようにしてクロツクパルスＳ１９〜Ｓ
２２は論理値「Ｈ」の期間が90°ずつ重なつて（すなわ
ち90°の位相差を有して）、論理値「Ｈ」に順次立ち上
がる。これにより４相クロツクパルス発生回路は、クロ
ツクパルスＳ１の周波数の 1/2の周波数を有する４相の
クロツクパルスＳ１９〜Ｓ２２を出力することができ
る。
２２は論理値「Ｈ」の期間が90°ずつ重なつて（すなわ
ち90°の位相差を有して）、論理値「Ｈ」に順次立ち上
がる。これにより４相クロツクパルス発生回路は、クロ
ツクパルスＳ１の周波数の 1/2の周波数を有する４相の
クロツクパルスＳ１９〜Ｓ２２を出力することができ
る。
【００２３】以上の構成によれば、クロツクパルスＳ
７、Ｓ９、Ｓ６及びＳ８に所望する周波数の２倍の周波
数を有するクロツクパルスＳ１をＤタイプフリツプフロ
ツプ７で２分周して第１相及び第３相のクロツクパルス
Ｓ７及びＳ６を発生すると共に、クロツクパルスＳ１を
反転した反転クロツクパルスＳ１８をＤタイプフリツプ
フロツプ８で２分周して第２相及び第４相のクロツクパ
ルスＳ９及びＳ８を発生することによつて、従来の２倍
の周波数を有する４相のクロツクパルスＳ７、Ｓ９、Ｓ
６及びＳ８を発生することができる。
７、Ｓ９、Ｓ６及びＳ８に所望する周波数の２倍の周波
数を有するクロツクパルスＳ１をＤタイプフリツプフロ
ツプ７で２分周して第１相及び第３相のクロツクパルス
Ｓ７及びＳ６を発生すると共に、クロツクパルスＳ１を
反転した反転クロツクパルスＳ１８をＤタイプフリツプ
フロツプ８で２分周して第２相及び第４相のクロツクパ
ルスＳ９及びＳ８を発生することによつて、従来の２倍
の周波数を有する４相のクロツクパルスＳ７、Ｓ９、Ｓ
６及びＳ８を発生することができる。
【００２４】また論理値「Ｈ」の期間が90°ずつ重なつ
ていることにより、システム用クロツクパルスとして使
用する際、クロツクパルスＳ１９〜Ｓ２２の前エツヂ又
は後エツヂのいずれでもオーバーシユートによるノイズ
を従来に比して容易に抑えることができる。
ていることにより、システム用クロツクパルスとして使
用する際、クロツクパルスＳ１９〜Ｓ２２の前エツヂ又
は後エツヂのいずれでもオーバーシユートによるノイズ
を従来に比して容易に抑えることができる。
【００２５】さらに４相クロツクパルス発生回路は、ア
ンド回路９〜１２や２−４デコーダ１９が不要であるこ
とにより、従来に比して構成を一段と簡略化することが
できる。
ンド回路９〜１２や２−４デコーダ１９が不要であるこ
とにより、従来に比して構成を一段と簡略化することが
できる。
【００２６】なお上述の実施例においては、Ｄタイプフ
リツプフロツプ７及び８で２分周する場合について述べ
たが、本発明はこれに限らず、Ｔタイプ、ＳＲタイプ、
ＪＫタイプ等、任意のフリツプフロツプで２分周する場
合や、フリツプフロツプ以外の回路で２分周する場合に
も適用できる。
リツプフロツプ７及び８で２分周する場合について述べ
たが、本発明はこれに限らず、Ｔタイプ、ＳＲタイプ、
ＪＫタイプ等、任意のフリツプフロツプで２分周する場
合や、フリツプフロツプ以外の回路で２分周する場合に
も適用できる。
【００２７】
【発明の効果】上述のように本発明によれば、４相の出
力クロツクパルスに所望する周波数の２倍の周波数を有
する基準クロツクパルスを第１の分周手段で２分周して
第１相及び第３相の出力クロツクパルスを発生すると共
に、基準クロツクパルスを反転した反転基準クロツクパ
ルスを第２の分周手段で２分周して第２相及び第４相の
出力クロツクパルスを発生することによつて、従来の２
倍の周波数を有する４相の出力クロツクパルスを発生し
得る４相クロツクパルス発生回路を実現できる。
力クロツクパルスに所望する周波数の２倍の周波数を有
する基準クロツクパルスを第１の分周手段で２分周して
第１相及び第３相の出力クロツクパルスを発生すると共
に、基準クロツクパルスを反転した反転基準クロツクパ
ルスを第２の分周手段で２分周して第２相及び第４相の
出力クロツクパルスを発生することによつて、従来の２
倍の周波数を有する４相の出力クロツクパルスを発生し
得る４相クロツクパルス発生回路を実現できる。
【図１】本発明による４相クロツクパルス発生回路の一
実施例を示す接続図である。
実施例を示す接続図である。
【図２】実施例による４相クロツクパルス発生回路の動
作の説明に供するクロツクパルスの波形及びタイミング
図である。
作の説明に供するクロツクパルスの波形及びタイミング
図である。
【図３】従来の４相クロツクパルス発生回路の説明に供
する接続図である。
する接続図である。
【図４】従来の４相クロツクパルス発生回路の説明に供
するクロツクパルスの波形及びタイミング図である。
するクロツクパルスの波形及びタイミング図である。
【図５】従来の４相クロツクパルス発生回路の説明に供
する接続図である。
する接続図である。
【図６】従来の４相クロツクパルス発生回路の説明に供
するクロツクパルスの波形及びタイミング図である。
するクロツクパルスの波形及びタイミング図である。
１、１３、２１……４相クロツクパルス発生回路、２、
１４……分周組合せ部、３〜６、１５〜１８……バツフ
ア回路、７、８……Ｄタイプフリツプフロツプ回路、９
〜１２……２入力アンド回路、１９……２−４デコー
ダ、２０……反転回路、２２……分周部。
１４……分周組合せ部、３〜６、１５〜１８……バツフ
ア回路、７、８……Ｄタイプフリツプフロツプ回路、９
〜１２……２入力アンド回路、１９……２−４デコー
ダ、２０……反転回路、２２……分周部。
Claims (4)
- 【請求項１】所定の周波数を有する基準クロツクパルス
が入力され、当該基準クロツクパルスに基づいて４相の
出力クロツクパルスを発生する４相クロツクパルス発生
回路において、 上記基準クロツクパルスを２分周して第１相及び第３相
の上記出力クロツクパルスを発生する第１の分周手段
と、 上記基準クロツクパルスを反転した反転基準クロツクパ
ルスを２分周して第２相及び第４相の上記出力クロツク
パルスを発生する第２の分周手段とを具え、上記所定の
周波数が上記出力クロツクパルスの周波数の２倍でなる
ことを特徴とする４相クロツクパルス発生回路。 - 【請求項２】上記第１及び第２の分周手段は、それぞれ
第１及び第２のフリツプフロツプでなることを特徴とす
る請求項１に記載の４相クロツクパルス発生回路。 - 【請求項３】上記第１及び第２のフリツプフロツプは、
それぞれ第１及び第２のＤタイプフリツプフロツプでな
り、 上記第１のＤタイプフリツプフロツプは、非反転出力及
び反転出力をそれぞれ上記第１相及び第３相の出力クロ
ツクパルスとして出力すると共に、当該非反転出力を上
記第２のＤタイプフリツプフロツプのデータ入力端に入
力し、 上記第２のＤタイプフリツプフロツプは、非反転出力及
び反転出力をそれぞれ上記第２相及び第４相の出力クロ
ツクパルスとして出力することを特徴とする請求項１又
は請求項２に記載の４相クロツクパルス発生回路。 - 【請求項４】上記基準クロツクパルスを反転して上記反
転基準クロツクパルスを発生する反転回路を有すること
を特徴とする請求項１に記載の４相クロツクパルス発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24062794A JPH0879029A (ja) | 1994-09-08 | 1994-09-08 | ４相クロツクパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24062794A JPH0879029A (ja) | 1994-09-08 | 1994-09-08 | ４相クロツクパルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0879029A true JPH0879029A (ja) | 1996-03-22 |
Family
ID=17062318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24062794A Pending JPH0879029A (ja) | 1994-09-08 | 1994-09-08 | ４相クロツクパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0879029A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176343A (ja) * | 2000-09-18 | 2002-06-21 | Rohm Co Ltd | 半導体集積回路装置 |
| US6580300B2 (en) | 2001-11-08 | 2003-06-17 | Mitsubishi Denki Kabushiki Kaisha | Polyphase signal generator |
| JP2008067398A (ja) * | 2003-12-10 | 2008-03-21 | Hewlett-Packard Development Co Lp | 直角位相クロックを生成する方法および装置 |
| CN111756354A (zh) * | 2020-05-25 | 2020-10-09 | 中国科学院微电子研究所 | 一种多相多占空比的时钟产生电路 |
-
1994
- 1994-09-08 JP JP24062794A patent/JPH0879029A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176343A (ja) * | 2000-09-18 | 2002-06-21 | Rohm Co Ltd | 半導体集積回路装置 |
| US6580300B2 (en) | 2001-11-08 | 2003-06-17 | Mitsubishi Denki Kabushiki Kaisha | Polyphase signal generator |
| JP2008067398A (ja) * | 2003-12-10 | 2008-03-21 | Hewlett-Packard Development Co Lp | 直角位相クロックを生成する方法および装置 |
| CN111756354A (zh) * | 2020-05-25 | 2020-10-09 | 中国科学院微电子研究所 | 一种多相多占空比的时钟产生电路 |
| CN111756354B (zh) * | 2020-05-25 | 2022-11-04 | 中国科学院微电子研究所 | 一种多相多占空比的时钟产生电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| US5552732A (en) | High speed divide by 1.5 clock generator | |
| JPS63301624A (ja) | パルス列分周回路 | |
| JP2906966B2 (ja) | パルス切換回路 | |
| JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| KR0158660B1 (ko) | 주파수 변환 샘플링 시스템을 위한 클럭 생성기 | |
| JP2689539B2 (ja) | 分周器 | |
| JPH09130235A (ja) | ディジタルｐｌｌ回路 | |
| JPH0731628Y2 (ja) | パルス発生回路 | |
| JP3011047B2 (ja) | 位相比較回路 | |
| JPH0548432A (ja) | １／３分周回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JP2754005B2 (ja) | 多相パルス発生回路 | |
| JPH03204251A (ja) | クロック同期回路 | |
| JPH06152347A (ja) | 多相クロック生成回路 | |
| JPH05108196A (ja) | クロツクパルス切換回路 | |
| JP3166347B2 (ja) | クロック発生回路 | |
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JPS5846743A (ja) | 位相同期装置 | |
| JP2641964B2 (ja) | 分周器 | |
| JPH11195969A (ja) | クロックジェネレータ | |
| JP2592522B2 (ja) | Ｐｎ符号の位相変調回路 | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| JPH0756651A (ja) | クロック発生回路 |