JPH0879042A - クロック制御回路 - Google Patents

Abstract

(57)【要約】 【目的】クロック発停指令Scの論理状態による指定に応
じ入力クロックCiを発停制御した出力クロックCoを取り
出す場合にクロック発停指令ScにノイズNnやNpが混入し
ても出力クロックCoには混入しないようにする。 【構成】入力クロックCiを一方の入力に受けるアンドゲ
ート等の論理ゲート手段10の他方の入力に与えるべきク
ロック発停指令Scに対しトランスミッションゲート等の
電子スイッチ手段20を用いてその伝達を制御し、出力ク
ロックCo中にノイズNnやNpが混入しやすい入力クロック
Ciが論理ゲート手段10としてのアンドゲートを開かせる
ハイの状態にある期間だけ電子スイッチ手段20を非導通
状態におき、この期間内は論理ゲート手段10の他方の入
力の論理状態を前の導通期間のまま維持しながら、論理
ゲート手段10へのクロック発停指令Scの伝達を一時的に
中断してその混入ノイズNnやNpが出力クロックCoに出現
しないようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は種々の電子回路に用いら
れるクロックを発停制御するためのクロック制御回路に
関する。

【０００２】

【従来の技術】周知のように、クロック，正確にはクロ
ックパルスは種々な電子回路のいわば動作上の基準とし
て広く利用されるが、電子回路の動作をそれを与えるか
否か，すなわちクロックの発停により制御したい場合が
あり、このための回路と動作の従来例を図３を参照して
電子回路がカウンタの場合について説明する。

【０００３】図３(a) のカウンタ１がこの電子回路であ
り、これに与えるべきクロックCoを発停制御するために
アンドゲート10がクロック制御回路として用いられる。
このアンドゲート10はその一方の入力に図３(b) に示す
ような繰り返しパルス波形のクロックCiを受け、他方の
入力に受ける図３(c) のようなクロック発停指令Scがハ
イの論理状態の場合にのみ図３(d) に示すクロックCoを
カウンタ１に与える。例えば、クロック発停指令Scはそ
のハイの論理状態を持続する時間を示す信号であって、
カウンタ１をリセットパルスRPでクリアすると同時にそ
れをハイにしてアンドゲート10をイネーブルし、次にロ
ーにしてアンドゲート10をディセーブルした後にカウン
タ１からカウント値Q0〜Qnを読み取れば、クロック発停
指令Scが示す時間をクロックCoで刻んだディジタル値が
得られる。

【０００４】

【発明が解決しようとする課題】上述のような従来のク
ロック制御回路は、単一の例えばアンドゲート10だけで
容易に構成できるが、その反面なんらかの原因でクロッ
ク発停指令Scにノイズが混入するとごく簡単に誤動作し
てしまう問題がある。この誤動作が起きる様子を図３
(e) および図３(f) に示す。図３(e) は図３(c) に示す
正常波形のクロック発停指令Scに短パルス状のノイズが
混入した様子を示し、図示のようにクロック発停指令Sc
がハイの状態のときに負パルスのノイズNnやnn, ローの
状態のときに正パルスのノイズNpやnpがそれぞれ混入す
るものとする。

【０００５】まずクロック発停指令Scがハイの状態にあ
る場合は、アンドゲート10が受ける図３(b) の入力クロ
ックCiがローの状態のときに図では破線で示す負ノイズ
nnが混入してもなんらの誤動作も起きないが、入力クロ
ックCiがハイの状態のときに負ノイズNnが混入するとハ
イの状態であるべき図３(f) の出力クロックCoに偽の負
パルスFnが現れて来る。同様に、クロック発停指令Scが
ローの状態にある場合には、入力クロックCiがローの状
態のときに破線で示す正ノイズnpが混入しても誤動作は
発生し得ないが、入力クロックCiがハイの状態のとき正
ノイズNpが混入するとローであるべき出力クロックCoに
偽の正パルスFpが発生する。このように図１(a) のアン
ドゲート10による出力クロックCoに偽の負パルスFnが混
入するとカウンタ１のカウント値Q0〜Qnに狂いが生じ、
偽の正パルスFpが混入するとその値が読み取り中にさら
に変化してしまうおそれがある。

【０００６】本発明はかかる問題を解決して、クロック
発停指令Scにノイズが混入した場合にも誤動作を起こさ
ないクロック制御回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明のクロック制御回
路では、繰り返しパルス状のクロックを一方の入力に受
けそれを発停制御したクロックを出力する論理ゲート手
段とその他方の入力に与えるべきクロック発停指令を伝
達する電子スイッチ手段を用い、電子スイッチ手段をク
ロックによりそれが論理ゲート手段を開かせる論理状態
にある期間だけ非導通状態にすることによって上述の目
的を達成する。

【０００８】なお、上記の構成にいう論理ゲート手段は
ＭＯＳトランジスタ等の絶縁ゲート制御トランジスタに
より構成するのが望ましい。また、この論理ゲート手段
には例えばアンドゲートないしナンドゲートを用い, そ
の入力クロックがハイの論理状態のときに電子スイッチ
手段を非導通状態におくのがよく、あるいはこの論理ゲ
ート手段としてノアゲートを用い, その入力クロックが
ローの論理状態のとき電子スイッチ手段を非導通状態に
おくことでもよい。電子スイッチ手段の方にはトランス
ミッションゲートを用いるのが望ましいが、最も簡単に
はこれに単一の電界効果トランジスタを用いることもで
きる。

【０００９】

【作用】本発明は電子スイッチ手段を非導通ないしオフ
の状態にするとその論理ゲート手段に対する出力がその
前の導通ないしオンの状態でのクロック発停指令の論理
状態に維持される点に着目して、入力クロックが論理ゲ
ート手段を開かせる論理状態にある期間だけ電子スイッ
チ手段を非導通状態におくことにより、クロック制御回
路の侵入ノイズによる誤動作を防止するものである。

【００１０】すなわち、例えば論理ゲート手段がアンド
ゲートの場合には、入力クロックがそれを開かせるハイ
の論理状態にある期間内にノイズがクロック発停信号に
混入すると前述のように誤動作が発生するが、本発明で
はこの入力クロックのハイの論理状態により電子スイッ
チ手段を非導通状態にしてノイズが論理ゲート手段に伝
達されないようにする。もちろん、電子スイッチ手段を
非導通状態におくべき入力クロックの論理状態は論理ゲ
ート手段の種類により異なり、アンドゲートやナンドゲ
ートの場合はハイ，ノアゲートの場合はローの論理状態
である。

【００１１】なお、入力クロックのハイとローの論理状
態はもちろん順次に交替するので、電子スイッチ手段は
その内の一方で導通状態になってそのつど出力の論理状
態をそのときのクロック発停指令の論理状態に応じて更
新ないしは維持した上で次の非導通状態の間中その論理
状態を保つ。電子スイッチ手段が非導通状態のときにク
ロック発停指令の論理状態が変化すると、電子スイッチ
手段は次に導通状態になったときその出力の論理状態を
変化させる。従って、クロック発停指令により指定され
る論理状態はこの電子スイッチ手段が非導通状態の間に
変化した場合の僅かな遅れ時間を除いて論理ゲート手段
に常に正しく伝達される。

【００１２】

【実施例】以下、図を参照して本発明の実施例を説明す
る。図１は本発明によるクロック制御回路の一実施例の
回路図および関連する波形図であり、図２は本発明装置
のこれと異なる二つの実施例の回路図である。これらの
図の前に説明した図３との対応部分には同じ符号が付け
られているので、重複する部分に対する説明は適宜省略
することとする。これらの実施例では論理ゲート手段10
〜12から出力されるクロックCoは例えば図３のカウンタ
１に与えられる。

【００１３】図１(a) に示す実施例では論理ゲート手段
10としてアンドゲートが用いられており、本発明でも図
１(b) に示す繰り返しパルス状波形のクロックCiをこの
論理ゲート手段10の一方の入力に受け、図１(c) に示す
クロック発停指令Scのハイとローの論理状態による指定
に応じてこれを発停制御したクロックCoを論理ゲート手
段10から出力する点は従来の図３と同じであるが、本発
明によるクロック制御回路ではクロック発停指令Scを電
子スイッチ手段20を介して論理ゲート手段10の他方の入
力に伝達する点が従来と異なる。

【００１４】この図１(a) の実施例ではこの電子スイッ
チ手段20としてトランスミッションゲートを用いて、そ
の制御入力に入力クロックCiの付属のインバータ20ａに
よる補の信号を, その補の制御入力に入力クロックCiを
それぞれ与えることにより、このトランスミッションゲ
ートを入力クロックCiがローの論理状態のときに導通状
態に置いてクロック発停指令Scをそのまま論理ゲート手
段10に伝達させるが、入力クロックCiが論理ゲート手段
10としてのアンドゲートを開かせるハイの論理状態のと
きには非導通ないしオフの状態に置くように制御する。

【００１５】かかる電子スイッチ手段20の非導通状態で
は論理ゲート手段10の他方の入力はその前の導通状態に
おける論理状態がそのまま維持される。すなわち、この
前の論理状態がローであったとするとクロック発停指令
Scがたとえハイの論理状態に変化しても非導通状態では
それが伝達されないから, 論理ゲート手段10の他方の入
力の論理状態はローのままに保たれる。また、この前の
論理状態が逆にハイであったとすると, クロック発停指
令Scがローの論理状態に変化しても非導通状態ではそれ
が伝達されず, かつ電子スイッチ手段20を構成するトラ
ンジスタに必ず存在するpn接合に逆バイアスが掛かった
状態で論理ゲート手段10の他方の入力が充電状態である
ハイの論理状態のままで維持される。

【００１６】このように電子スイッチ手段20の非導通状
態では論理ゲート手段10のクロック発停指令Scを受ける
入力の論理状態がその前の導通状態の時のままで維持さ
れ、これは図１(c) のクロック発停指令Scに従来の誤動
作の原因になっていた前述のノイズNnやNpが入力クロッ
クCiのハイの状態で混入しても当然変わらないから、本
発明によるクロック制御回路は混入ノイズに惑わされる
ことなくクロックCoを図１(d) に示すような正しい波形
で出力して、従来の混入ノイズによる誤動作をほぼ完全
に防止することができる。なお、クロック発停信号Scの
論理状態が電子スイッチ手段20の導通状態で変化した場
合はその指定に応じて出力クロックCoが直ちに発停さ
れ、図１(c) に破線で示すように非導通状態で変化した
場合は次の導通状態を待って出力クロックCoが発停され
る。

【００１７】また、前述の非導通状態において論理ゲー
ト手段10の入力をローまたはハイの論理状態に維持する
のは物理的にはその入力をそれぞれ放電または充電の状
態に置くことであり、この充放電状態はその入力側配線
がもつ漏洩キャパシタンスによっても維持できるが、論
理ゲート手段10をＭＯＳトランジスタ等の絶縁ゲート制
御トランジスタから構成して、そのゲートの静電容量を
充放電に利用するのが望ましく、このゲート容量は１pF
程度のごく微量でもノイズによる誤動作の防止効果をさ
らに確実にすることができる。かかるゲートの静電容量
を利用すれば、電子スイッチ手段20の非導通状態の間に
論理ゲート手段10の入力の充放電状態を維持可能な時間
を１秒以上にして、入力クロックCiの周期がかなり長い
場合でも充分な余裕をもたせることができる。

【００１８】次の図２(a) に示す実施例では、論理ゲー
ト手段にナンドゲート11を用いるとともに、電子スイッ
チ手段を単一のｐチャネル形のＭＯＳトランジスタ21で
構成してそのゲートに入力クロックCiを与える。この実
施例の出力クロックCoは入力クロックCiと逆位相になる
が、ナンドゲート11である論理ゲート手段を開かせる入
力クロックCiの論理状態がハイである点は前実施例と同
じであり、ｐチャネルトランジスタ21である電子スイッ
チ手段は入力クロックCiのこのハイ論理状態で非導通状
態に置かれ, ローの論理状態で逆の導通状態に置かれ
る。従って、この図２(a) の実施例でもクロック発停指
令Scへの混入ノイズによる誤動作に対する図１の実施例
と同様な防止効果が得られ、その動作の確実性は若干落
ちるもののクロック制御回路の全体構成をかなり簡単化
できる。

【００１９】図２(b) の実施例では、論理ゲート手段に
ノアゲート12を用いるとともに電子スイッチ手段を単一
のｎチャネルＭＯＳトランジスタ22で構成してそのゲー
トに入力クロックCiを与える。この実施例では、出力ク
ロックCoは入力クロックCiと逆位相になり、ノアゲート
12である論理ゲート手段を開かせる入力クロックCiの論
理状態がローになり、電子スイッチ手段としてのｎチャ
ネルトランジスタ22は入力クロックCiのこのローの状態
で非導通状態に, ハイの状態で導通状態にそれぞれされ
る。この図２(b) の実施例のクロック発停指令Scへの混
入ノイズによる誤動作を防止する効果, およびクロック
制御回路の全体構成を簡易化する効果は図２(a) の実施
例と同等である。

【００２０】以上の図２(a) や図２(b) の実施例では、
電子スイッチ手段の非導通状態でのナンドゲート11やノ
アゲート12のクロック発停指令Sc用入力の論理状態は主
にはＭＯＳトランジスタ21や22の内部のpn接合に逆バイ
アスを掛けた状態で維持するから、この維持状態を安定
化するためにこれらトランジスタはサブストレートをソ
ースやドレインとは図のように接続しない状態で使用す
るのがよい。

【００２１】本発明は以上説明した実施例に限らず種々
な態様で実施をすることができる。例えば、論理ゲート
手段には実施例のほかにも任意の種類の論理ゲートを適
宜に用いることができ、電子スイッチ手段についても同
様である。また、実施例では入力クロックを一定の周期
をもつ繰り返しパルス状としたが、本発明のクロック制
御回路はこれが可変周期の場合にもそのまま適用でき
る。

【００２２】

【発明の効果】以上のとおり本発明のクロック制御回路
では、繰り返しパルス状のクロックを一方の入力に受け
それを発停制御した出力クロックを発する論理ゲート手
段と,その他方の入力に対するクロック発停指令を伝達
制御する電子スイッチ手段とを用い、電子スイッチ手段
を入力クロックによりそれが論理ゲート手段を開かせる
論理状態にある期間だけ, つまり出力クロックにノイズ
が混入するおそれがある期間だけ非導通状態におくこと
により、論理ゲート手段の他方の入力をその前の導通状
態のまま維持してその動作を正常に保ちながら電子スイ
ッチ手段を介するクロック発停指令の伝達を一時的に中
断, 従ってそれに混入するノイズの伝達を防止して、出
力クロックにノイズが混入するおそれをごく簡単な回路
構成でほぼ根絶することができる。

【００２３】なお、論理ゲート手段を絶縁ゲート制御ト
ランジスタにより構成する本発明の実施態様は、電子ス
イッチ手段の非導通状態における論理ゲート手段のクロ
ック発停指令用入力の論理状態を安定に維持することに
よって、クロック制御回路の動作を確実にする効果を有
する。この論理ゲート手段としてナンドゲートないしノ
アゲートを用いる実施態様は、それを最も少ない個数の
トランジスタによって構成できる利点を有する。

【００２４】また、電子スイッチ手段としてトランスミ
ッションゲートを用いる態様はそのクロック発停指令に
対する伝達制御動作を最も確実にする上で有利であり、
この電子スイッチ手段として単一の電界効果トランジス
タを用いる態様ではクロック制御回路の回路構成を簡易
化することができる。

【図面の簡単な説明】

【図１】本発明によるクロック制御回路の一実施例とそ
れに関連する主な信号を示し、同図(a) はその回路図、
同図(b) は入力クロックの波形図、同図(c) はクロック
発停指令の波形図、同図(d) は出力クロックの波形図で
ある。

【図２】本発明の若干の実施例を示し、同図(a) は異な
る実施例の回路図、同図(b) はさらに異なる実施例の回
路図である。

【図３】従来のクロック制御回路と関連する主な信号を
示し、同図(a) はその回路図、同図(b) は入力クロック
の波形図、同図(c) はクロック発停指令の波形図、同図
(d) は出力クロックの波形図、同図(e) はノイズが混入
したクロック発停指令の波形図、同図(f) はこれに対応
する出力クロックの波形図である。

【符号の説明】

10 論理ゲート手段としてのアンドゲート 11 論理ゲート手段としてのナンドゲート 12 論理ゲート手段としてのノアゲート 20 電子スイッチ手段としてのトランスミッション
ゲート 21 電子スイッチ手段としてのｐチャネルトランジ
スタ 22 電子スイッチ手段としてのｎチャネルトランジ
スタ Ci 入力クロック Co 出力クロック Nn 負パルス状のノイズ Np 正パルス状のノイズ Sc クロック発停指令

Claims (6)

【特許請求の範囲】
1. 【請求項１】繰り返しパルス状のクロックを一方の入力
   に受けてそれを発停制御する論理ゲート手段と，論理ゲ
   ート手段の他方の入力に与えるべきクロック発停指令を
   伝達する電子スイッチ手段とを備え、電子スイッチ手段
   をクロックによりそれが論理ゲート手段を開かせる論理
   状態にある期間だけ非導通状態にするようにしたことを
   特徴とするクロック制御回路。
2. 【請求項２】請求項１に記載の回路において、論理ゲー
   ト手段が絶縁ゲート制御トランジスタにより構成される
   ことを特徴とするクロック制御回路。
3. 【請求項３】請求項１に記載の回路において、論理ゲー
   ト手段としてアンドゲートないしはナンドゲートを用
   い、電子スイッチ手段をクロックのハイの論理状態のと
   き非導通状態におくようにしたことを特徴とするクロッ
   ク制御回路。
4. 【請求項４】請求項１に記載の回路において、論理ゲー
   ト手段としてノアゲートを用い、電子スイッチ手段をク
   ロックのローの論理状態のとき非導通状態におくように
   したことを特徴とするクロック制御回路。
5. 【請求項５】請求項１に記載の回路において、電子スイ
   ッチ手段がトランスミッションゲートであることを特徴
   とするクロック制御回路。
6. 【請求項６】請求項１に記載の回路において、電子スイ
   ッチ手段が電界効果トランジスタであることを特徴とす
   るクロック制御回路。