JPH0879286A - トライ・ステート・ビデオ・バス駆動装置および方法 - Google Patents
トライ・ステート・ビデオ・バス駆動装置および方法Info
- Publication number
- JPH0879286A JPH0879286A JP7213824A JP21382495A JPH0879286A JP H0879286 A JPH0879286 A JP H0879286A JP 7213824 A JP7213824 A JP 7213824A JP 21382495 A JP21382495 A JP 21382495A JP H0879286 A JPH0879286 A JP H0879286A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- video
- current source
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 4
- 230000000295 complement effect Effects 0.000 claims abstract description 18
- 230000004044 response Effects 0.000 claims abstract description 9
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 238000009434 installation Methods 0.000 claims 2
- 239000007983 Tris buffer Substances 0.000 claims 1
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000132023 Bellis perennis Species 0.000 description 1
- 235000005633 Chrysanthemum balsamita Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000012358 sourcing Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/148—Video amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Amplifiers (AREA)
- Small-Scale Networks (AREA)
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
- Details Of Television Systems (AREA)
Abstract
(57)【要約】
【課題】 トライ・ステート・モードでの出力回路、負
荷ネットワーク、差動電流源、トライ・ステート・コン
トロール回路の休止消費電力をゼロにする。 【解決手段】 差動電流源５１はビデオ入力信号Ｓ１か
ら相補の第１（Ｉ１）および第２（Ｉ２）電流を形成す
る。第１負荷ネットワーク５２は第１電流から第１ビデ
オ出力信号Ｖ１を生成する。第２負荷ネットワーク５４
は第２電流から第２ビデオ出力信号Ｖ２を生成する。第
１出力回路５６は第１ビデオ出力信号Ｖ１、第２ビデオ
出力信号Ｖ２を第１出力ターミナル１６に供給する。第
２出力回路５８は、第２ビデオ出力信号Ｖ２、第１ビデ
オ出力信号Ｖ１を第２出力ターミナル１８に供給する。
トライ・ステート・コントロール回路Ｑ１，Ｑ２は、ト
ライ・ステート・コントロール信号に応答して第１およ
び第２電流をイネーブルおよび禁止する。
荷ネットワーク、差動電流源、トライ・ステート・コン
トロール回路の休止消費電力をゼロにする。 【解決手段】 差動電流源５１はビデオ入力信号Ｓ１か
ら相補の第１（Ｉ１）および第２（Ｉ２）電流を形成す
る。第１負荷ネットワーク５２は第１電流から第１ビデ
オ出力信号Ｖ１を生成する。第２負荷ネットワーク５４
は第２電流から第２ビデオ出力信号Ｖ２を生成する。第
１出力回路５６は第１ビデオ出力信号Ｖ１、第２ビデオ
出力信号Ｖ２を第１出力ターミナル１６に供給する。第
２出力回路５８は、第２ビデオ出力信号Ｖ２、第１ビデ
オ出力信号Ｖ１を第２出力ターミナル１８に供給する。
トライ・ステート・コントロール回路Ｑ１，Ｑ２は、ト
ライ・ステート・コントロール信号に応答して第１およ
び第２電流をイネーブルおよび禁止する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にビデオ中
継（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）システムに関す
るもので、特にビデオ・バスにトライ・ステート（Ｔｒ
ｉ−ｓｔａｔｅ）駆動信号を提供するためのベースバン
ドビデオ駆動増幅器に関するものである。
継（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）システムに関す
るもので、特にビデオ・バスにトライ・ステート（Ｔｒ
ｉ−ｓｔａｔｅ）駆動信号を提供するためのベースバン
ドビデオ駆動増幅器に関するものである。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる米国特許出願第０８／２９４，１４６号（１
９９４年８月２２日出願）の明細書の記載に基づくもの
であって、当該米国特許出願の番号を参照することによ
って当該米国特許出願の明細書の記載内容が本明細書の
一部分を構成するものとする。
の基礎たる米国特許出願第０８／２９４，１４６号（１
９９４年８月２２日出願）の明細書の記載に基づくもの
であって、当該米国特許出願の番号を参照することによ
って当該米国特許出願の明細書の記載内容が本明細書の
一部分を構成するものとする。
【０００３】
【従来の技術】バスを用いた二方向のビデオ中継システ
ムは、例えばビデオ・テープ・レコーダ、ビデオ・ディ
スク・プレーヤ、テレビジョン・チューナ、ビデオ・カ
メラ、ビデオ・モニタ等ビデオ機器構成要素を中継する
ものとして知られ、利用されている。そのような応用例
は、比較的低いソース（ｌｏｗ ｓｏｕｒｃｅ）または
シンク（ｓｉｎｋ）・インピーダンスによってビデオ信
号をバスに供給し、比較的高いオフ・ステート（ｏｆｆ
ｓｔａｔｅ）・インピーダンスによってビデオ信号を
バスから分離するための駆動装置の性能を必要とする。
そのような特性は、低インピーダンスでバスに電流を
供給すなわち“ソース（ｓｏｕｒｃｉｎｇ）”するこ
と、低インピーダンスでバスから電流を除去すなわち
“シンク（ｓｉｎｋｉｎｇ）”すること、特にオープ
ン回路の極めて高いインピーダンスで、ビデオ信号をバ
スから分離すなわちデカップリング（ｄｅ−ｃｏｕｐｌ
ｉｎｇ）すること、の３つの可能な駆動条件故に、トラ
イ・ステート（ｔｒｉ−ｓｔａｔｅ：３状態）動作と呼
ばれる。
ムは、例えばビデオ・テープ・レコーダ、ビデオ・ディ
スク・プレーヤ、テレビジョン・チューナ、ビデオ・カ
メラ、ビデオ・モニタ等ビデオ機器構成要素を中継する
ものとして知られ、利用されている。そのような応用例
は、比較的低いソース（ｌｏｗ ｓｏｕｒｃｅ）または
シンク（ｓｉｎｋ）・インピーダンスによってビデオ信
号をバスに供給し、比較的高いオフ・ステート（ｏｆｆ
ｓｔａｔｅ）・インピーダンスによってビデオ信号を
バスから分離するための駆動装置の性能を必要とする。
そのような特性は、低インピーダンスでバスに電流を
供給すなわち“ソース（ｓｏｕｒｃｉｎｇ）”するこ
と、低インピーダンスでバスから電流を除去すなわち
“シンク（ｓｉｎｋｉｎｇ）”すること、特にオープ
ン回路の極めて高いインピーダンスで、ビデオ信号をバ
スから分離すなわちデカップリング（ｄｅ−ｃｏｕｐｌ
ｉｎｇ）すること、の３つの可能な駆動条件故に、トラ
イ・ステート（ｔｒｉ−ｓｔａｔｅ：３状態）動作と呼
ばれる。
【０００４】
【発明が解決しようとする課題】そのようなトライ・ス
テート動作は、機械的なリレーを使って、バスにビデオ
駆動装置の出力を結合することで得られる。機械的リレ
ーは、オン・オフインピーダンスに関して、この目的の
ために優れた電気特性を有するが、比較的高価であって
形も大きく、信頼性に欠けていて動作速度も遅い。トラ
ンスミッション・ゲートのような半導体スイッチは、ビ
デオ信号を選択的にバスに結合するのに用いることがで
きるが、概して比較的高い“オン”抵抗を示す。“オ
ン”抵抗は、また信号レベルによって変化し、望ましく
ない信号の歪を生ずる。
テート動作は、機械的なリレーを使って、バスにビデオ
駆動装置の出力を結合することで得られる。機械的リレ
ーは、オン・オフインピーダンスに関して、この目的の
ために優れた電気特性を有するが、比較的高価であって
形も大きく、信頼性に欠けていて動作速度も遅い。トラ
ンスミッション・ゲートのような半導体スイッチは、ビ
デオ信号を選択的にバスに結合するのに用いることがで
きるが、概して比較的高い“オン”抵抗を示す。“オ
ン”抵抗は、また信号レベルによって変化し、望ましく
ない信号の歪を生ずる。
【０００５】半導体スイッチの劣悪な“オン・ステー
ト”特性の問題を克服するトライ・ステート動作を供給
する際の問題の１解決策は、１９８６年４月８日に付与
のＢｅｙｅｒｓ（バイヤーズ），Ｊｒ．による米国特許
第４，５８１，６４５号、“分散切換型オーディオ／ビ
デオ構成システム”に記述されている。その中の典型的
な駆動増幅回路では、バスへのビデオ結合は、ピン（Ｐ
ＩＮ）ダイオードによりなされる。バイヤーズ、Ｊｒ．
が説明するように、そのようなダイオードは、ビデオ周
波数において優れた分離特性を有するが、相対的に劣悪
な“オン・ステート”インピーダンス特性（例えばバイ
アスがかけられた状態で比較的高く変りやすいインピー
ダンス）を持つ。バイヤーズは、ピン（ＰＩＮ）スイッ
チング・ダイオードを、駆動増幅器と共にネガティブ・
フィードバック回路に組み入れることで、ＰＩＮダイオ
ードに関する問題を解決した。ネガティブ・フィードバ
ックは、ダイオードにバイアスがかけられている時に適
用され、ビデオ信号をバスに結合する時に効果的にオン
・ステート・ダイオードの抵抗を下げたり安定化したり
する。ビデオ信号をバスより分離する時、逆ＤＣバイア
スをダイオードに加えるための準備がなされる。しかし
ながら、特殊なスイッチングダイオード（ＰＩＮダイオ
ード）を用い、ダイオードにネガティブ・フィードバッ
クをかけると、スイッチング回路は比較的複雑になる。
ト”特性の問題を克服するトライ・ステート動作を供給
する際の問題の１解決策は、１９８６年４月８日に付与
のＢｅｙｅｒｓ（バイヤーズ），Ｊｒ．による米国特許
第４，５８１，６４５号、“分散切換型オーディオ／ビ
デオ構成システム”に記述されている。その中の典型的
な駆動増幅回路では、バスへのビデオ結合は、ピン（Ｐ
ＩＮ）ダイオードによりなされる。バイヤーズ、Ｊｒ．
が説明するように、そのようなダイオードは、ビデオ周
波数において優れた分離特性を有するが、相対的に劣悪
な“オン・ステート”インピーダンス特性（例えばバイ
アスがかけられた状態で比較的高く変りやすいインピー
ダンス）を持つ。バイヤーズは、ピン（ＰＩＮ）スイッ
チング・ダイオードを、駆動増幅器と共にネガティブ・
フィードバック回路に組み入れることで、ＰＩＮダイオ
ードに関する問題を解決した。ネガティブ・フィードバ
ックは、ダイオードにバイアスがかけられている時に適
用され、ビデオ信号をバスに結合する時に効果的にオン
・ステート・ダイオードの抵抗を下げたり安定化したり
する。ビデオ信号をバスより分離する時、逆ＤＣバイア
スをダイオードに加えるための準備がなされる。しかし
ながら、特殊なスイッチングダイオード（ＰＩＮダイオ
ード）を用い、ダイオードにネガティブ・フィードバッ
クをかけると、スイッチング回路は比較的複雑になる。
【０００６】上述の例は、いわゆる“シングル・エン
ド”型トライ・ステート増幅と呼ばれるものに関する。
ある応用例では、平衡した動作により得られる、改善さ
れたコモンモード除去という長所を得るために、平衡し
たトライ・ステート動作を備えることが望ましい。
ド”型トライ・ステート増幅と呼ばれるものに関する。
ある応用例では、平衡した動作により得られる、改善さ
れたコモンモード除去という長所を得るために、平衡し
たトライ・ステート動作を備えることが望ましい。
【０００７】平衡したライン・ドライブ性能を与え、相
対的に劣ったオン・ステートのインピーダンス特性を克
服するために、特殊なスイッチング・ダイオードもネガ
ティブ・フィードバックをかけることも必要としない、
簡略化されたトライ・ステート・ビデオ・バス・ドライ
バが求められている。さらに、駆動装置が、待機または
トライ・ステートモードの時、休止消費電力を減少させ
ることが求められている。本発明は、上記のすべての要
望に応えることを目的としている。
対的に劣ったオン・ステートのインピーダンス特性を克
服するために、特殊なスイッチング・ダイオードもネガ
ティブ・フィードバックをかけることも必要としない、
簡略化されたトライ・ステート・ビデオ・バス・ドライ
バが求められている。さらに、駆動装置が、待機または
トライ・ステートモードの時、休止消費電力を減少させ
ることが求められている。本発明は、上記のすべての要
望に応えることを目的としている。
【０００８】
【課題を解決するための手段】本発明に従って、トライ
・ステート平衡ラインビデオ・バス駆動を提供する方法
は、ビデオ入力信号から相補の第１および第２電流を作
成し、第１負荷回路において、前記第１電流から第１信
号を、第２負荷回路において前記第２電流から第２信号
を生成し、電圧フォロワ・トランジスタを介して第１出
力ターミナルに、電流源トランジスタを介して第２出力
ターミナルに前記第１信号を供給し、第２電圧フォロワ
・トランジスタを介して前記第２出力ターミナルに、第
２電流源トランジスタを介して前記第１出力ターミナル
に、前記第２信号を供給し、前記相補の第１および第２
電流をイネーブルして、前記第１、第２、第３および第
４トランジスタによって前記出力ターミナルにプッシュ
・プル出力信号を発生させ、前記相補の第１および第２
電流を使用不可にして、前記負荷回路を介して前記第
１、第２、第３および第４トランジスタにターン・オフ
・バイアスを与えることによって、前記出力ターミナル
を分離することを特徴とする。
・ステート平衡ラインビデオ・バス駆動を提供する方法
は、ビデオ入力信号から相補の第１および第２電流を作
成し、第１負荷回路において、前記第１電流から第１信
号を、第２負荷回路において前記第２電流から第２信号
を生成し、電圧フォロワ・トランジスタを介して第１出
力ターミナルに、電流源トランジスタを介して第２出力
ターミナルに前記第１信号を供給し、第２電圧フォロワ
・トランジスタを介して前記第２出力ターミナルに、第
２電流源トランジスタを介して前記第１出力ターミナル
に、前記第２信号を供給し、前記相補の第１および第２
電流をイネーブルして、前記第１、第２、第３および第
４トランジスタによって前記出力ターミナルにプッシュ
・プル出力信号を発生させ、前記相補の第１および第２
電流を使用不可にして、前記負荷回路を介して前記第
１、第２、第３および第４トランジスタにターン・オフ
・バイアスを与えることによって、前記出力ターミナル
を分離することを特徴とする。
【０００９】本発明に従って、トライ・ステート平衡型
ビデオ・バス駆動を提供するための装置は、ビデオ入力
信号から相補の第１および第２電流を得るための差動電
流源と、第１負荷回路において前記第１電流から第１出
力信号を生成し、第２負荷回路において前記第２電流か
ら第２出力信号を生成する負荷ネットワークとを有す
る。第１出力回路は、第１電圧フォロワ・トランジスタ
を介して第１出力ターミナル１６へ、そして第１電流源
トランジスタを介して第２出力ターミナルへ第１出力信
号を供給する。第２出力回路は、第２電圧フォロワ・ト
ランジスタを介して前記第２出力ターミナルへ、そして
第２電流源トランジスタを介して前記第１出力ターミナ
ルへ第２出力信号を供給する。供給されたコントロール
信号の第１レベルに応答するトライ・ステート・コント
ロール回路は、差動電流源をイネーブルして、前記相補
の第１および第２電流を発生し、これによって、出力タ
ーミナルにおいてプッシュ・プル出力信号を発生する。
トライ・ステート・コントロール回路は、前記コントロ
ール信号の第２レベルに応答して、差動電流源による相
補の第１および第２電流の発生を禁止することによっ
て、前記負荷回路をイネーブルし、前記第１、第２、第
３および第４トランジスタにターンオフ・バイアスを供
給して出力ターミナルをトライ・ステート化（分離）す
る。
ビデオ・バス駆動を提供するための装置は、ビデオ入力
信号から相補の第１および第２電流を得るための差動電
流源と、第１負荷回路において前記第１電流から第１出
力信号を生成し、第２負荷回路において前記第２電流か
ら第２出力信号を生成する負荷ネットワークとを有す
る。第１出力回路は、第１電圧フォロワ・トランジスタ
を介して第１出力ターミナル１６へ、そして第１電流源
トランジスタを介して第２出力ターミナルへ第１出力信
号を供給する。第２出力回路は、第２電圧フォロワ・ト
ランジスタを介して前記第２出力ターミナルへ、そして
第２電流源トランジスタを介して前記第１出力ターミナ
ルへ第２出力信号を供給する。供給されたコントロール
信号の第１レベルに応答するトライ・ステート・コント
ロール回路は、差動電流源をイネーブルして、前記相補
の第１および第２電流を発生し、これによって、出力タ
ーミナルにおいてプッシュ・プル出力信号を発生する。
トライ・ステート・コントロール回路は、前記コントロ
ール信号の第２レベルに応答して、差動電流源による相
補の第１および第２電流の発生を禁止することによっ
て、前記負荷回路をイネーブルし、前記第１、第２、第
３および第４トランジスタにターンオフ・バイアスを供
給して出力ターミナルをトライ・ステート化（分離）す
る。
【００１０】
【発明の実施の形態】前述した本発明の特徴およびさら
につけ加えられた特徴は、同一の素子が同一の参照番号
により示されている添付の図によって示されている。
につけ加えられた特徴は、同一の素子が同一の参照番号
により示されている添付の図によって示されている。
【００１１】図１のトライ・ステート平衡ライン駆動シ
ステム５は、対のより線により終端負荷やブリッジング
負荷を含む多くの負荷デバイスへ、ビデオ信号を配分す
る。ここに使用される“終端”負荷は、対のより線によ
る配線の特性インピーダンス（この例では１２０オー
ム）に等しい抵抗性成分を有する負荷を意味し、ブリッ
ジング負荷は、本質的にはラインの特性インピーダンス
を越える入力インピーダンス（例えば、１２０オームの
１０倍またはそれ以上）を有する負荷である。
ステム５は、対のより線により終端負荷やブリッジング
負荷を含む多くの負荷デバイスへ、ビデオ信号を配分す
る。ここに使用される“終端”負荷は、対のより線によ
る配線の特性インピーダンス（この例では１２０オー
ム）に等しい抵抗性成分を有する負荷を意味し、ブリッ
ジング負荷は、本質的にはラインの特性インピーダンス
を越える入力インピーダンス（例えば、１２０オームの
１０倍またはそれ以上）を有する負荷である。
【００１２】駆動システム５は、１対の供給ターミナル
２２，２４、１対の入力信号ターミナル１２，１４、ト
ライ・ステート・コントロール・ターミナル２０、およ
び１対のビデオ信号出力ターミナル１６，１８を有する
トライ・ステート・バス駆動装置１０を有する。供給タ
ーミナル２２，２４は、それぞれ供給電源３６（例えば
＋１２ボルト）と接地側（ｇｒｏｕｎｄ）に接続され
る。信号ターミナル１２，１４は、本発明のこの例で
は、それぞれベース・バンド・ビデオ入力信号Ｓ１を受
信するためのベース・バンド・ビデオ信号源３０と、バ
イアス電圧（本発明の例では、例えば＋３．５ボルトＤ
Ｃバイアス）を受けるためのバイアス源３２に接続され
る。この電源構成は、ビデオ源が“シングル・エンド
型”の場合の例である（後で、図３において、差動ビデ
オ源の例が示される）。トライ・ステート・コントロー
ル・ターミナル２０は、本発明のこの例では、駆動回路
の通常のプッシュ・プル動作を可能にする、０ボルトと
正の任意の電位との間で変化するトライ・ステート・コ
ントロール信号Ｓ２を与えるトライ・ステート・コント
ロール信号源３１に接続される。電位０ボルトは、出力
ターミナルが分離されたトライ・ステート動作のための
もので、ある正電位として例えば１．７ボルトが、本発
明では選択されている。
２２，２４、１対の入力信号ターミナル１２，１４、ト
ライ・ステート・コントロール・ターミナル２０、およ
び１対のビデオ信号出力ターミナル１６，１８を有する
トライ・ステート・バス駆動装置１０を有する。供給タ
ーミナル２２，２４は、それぞれ供給電源３６（例えば
＋１２ボルト）と接地側（ｇｒｏｕｎｄ）に接続され
る。信号ターミナル１２，１４は、本発明のこの例で
は、それぞれベース・バンド・ビデオ入力信号Ｓ１を受
信するためのベース・バンド・ビデオ信号源３０と、バ
イアス電圧（本発明の例では、例えば＋３．５ボルトＤ
Ｃバイアス）を受けるためのバイアス源３２に接続され
る。この電源構成は、ビデオ源が“シングル・エンド
型”の場合の例である（後で、図３において、差動ビデ
オ源の例が示される）。トライ・ステート・コントロー
ル・ターミナル２０は、本発明のこの例では、駆動回路
の通常のプッシュ・プル動作を可能にする、０ボルトと
正の任意の電位との間で変化するトライ・ステート・コ
ントロール信号Ｓ２を与えるトライ・ステート・コント
ロール信号源３１に接続される。電位０ボルトは、出力
ターミナルが分離されたトライ・ステート動作のための
もので、ある正電位として例えば１．７ボルトが、本発
明では選択されている。
【００１３】出力ターミナル１６，１８は、トライ・ス
テート・コントロール信号が高電位（＋１．７ボルト）
の時、平衡ライン駆動をバス５０に与え、トライ・ステ
ート・コントロール信号が低電位（例えば接地電位）の
とき、バス５０から分離される。バス５０は、１２０オ
ームの特性インピーダンスを有する対のより線（例えば
４０，４４）を経て、負荷に配分される。システムは、
１２０オームのより線の特性インピーダンスに等しい入
力インピーダンスの実数部、すなわち抵抗成分を有す
る、１対の終端負荷４２，４６と、実質的には１２０オ
ームを越える入力インピーダンスの抵抗成分を有する、
数多くのいわゆる“ブリッジング負荷”とを駆動するた
めに設計されている。
テート・コントロール信号が高電位（＋１．７ボルト）
の時、平衡ライン駆動をバス５０に与え、トライ・ステ
ート・コントロール信号が低電位（例えば接地電位）の
とき、バス５０から分離される。バス５０は、１２０オ
ームの特性インピーダンスを有する対のより線（例えば
４０，４４）を経て、負荷に配分される。システムは、
１２０オームのより線の特性インピーダンスに等しい入
力インピーダンスの実数部、すなわち抵抗成分を有す
る、１対の終端負荷４２，４６と、実質的には１２０オ
ームを越える入力インピーダンスの抵抗成分を有する、
数多くのいわゆる“ブリッジング負荷”とを駆動するた
めに設計されている。
【００１４】負荷は、例えば、テレビジョン表示機器、
ビデオカセット・レコーダ、ビデオ・モニタ、ビデオ・
テープ・レコーダ等から構成される。そのうちの数個
は、高インピーダンス（ブリッジング）のものであり、
２個は低インピーダンス（すなわち、対のより線の特性
インピーダンス１２０オームに等しい）である。
ビデオカセット・レコーダ、ビデオ・モニタ、ビデオ・
テープ・レコーダ等から構成される。そのうちの数個
は、高インピーダンス（ブリッジング）のものであり、
２個は低インピーダンス（すなわち、対のより線の特性
インピーダンス１２０オームに等しい）である。
【００１５】都合のよいことに、ビデオ機器への配線の
ために対のより線を使うことで、給電線の電波放射を非
常に低いレベルに抑えることができる。またデージー・
チェイン（ｄａｉｓｙ ｃｈａｎｉｎｇ）のように、よ
り線によって相互に結び合わせるのは、コネクタから考
えて同軸線より簡単であって、より低価格なものにでき
る。
ために対のより線を使うことで、給電線の電波放射を非
常に低いレベルに抑えることができる。またデージー・
チェイン（ｄａｉｓｙ ｃｈａｎｉｎｇ）のように、よ
り線によって相互に結び合わせるのは、コネクタから考
えて同軸線より簡単であって、より低価格なものにでき
る。
【００１６】トライ・ステート・バス駆動装置１０（添
付図中に破線で囲んである）について詳しく考察してみ
ると、差動電流源５１（破線で囲んである）、１組の負
荷ネットワーク５２，５４（破線で囲んである）、１組
の出力回路５６，５８（破線で囲んである）が備えられ
ている。後で詳述するが、トライ・ステート・モードの
場合、出力回路の休止消費電力はゼロである、負荷
回路の休止消費電力はゼロである、差動電流源の休止
消費電力はまたゼロである、トライ・ステート・コン
トロール回路の休止消費電力はゼロである、ことが本発
明の実施例の特にとりたてた利点である。
付図中に破線で囲んである）について詳しく考察してみ
ると、差動電流源５１（破線で囲んである）、１組の負
荷ネットワーク５２，５４（破線で囲んである）、１組
の出力回路５６，５８（破線で囲んである）が備えられ
ている。後で詳述するが、トライ・ステート・モードの
場合、出力回路の休止消費電力はゼロである、負荷
回路の休止消費電力はゼロである、差動電流源の休止
消費電力はまたゼロである、トライ・ステート・コン
トロール回路の休止消費電力はゼロである、ことが本発
明の実施例の特にとりたてた利点である。
【００１７】差動電流源５１の一つの機能は、バス駆動
措置１０の通常動作中、ビデオ入力信号（Ｓ１）から相
補の第１および第２電流（Ｉ１，Ｉ２）を得ることであ
る。他の一つは、後述するように、負荷ネットワーク５
２，５４が駆動装置１０の４個の出力トランジスタのす
べてのバイアスをオフにし、それによって回路の出力タ
ーミナルを分離するトライ・ステート動作の間、出力電
流（Ｉ１，Ｉ２）をゼロにすることである。
措置１０の通常動作中、ビデオ入力信号（Ｓ１）から相
補の第１および第２電流（Ｉ１，Ｉ２）を得ることであ
る。他の一つは、後述するように、負荷ネットワーク５
２，５４が駆動装置１０の４個の出力トランジスタのす
べてのバイアスをオフにし、それによって回路の出力タ
ーミナルを分離するトライ・ステート動作の間、出力電
流（Ｉ１，Ｉ２）をゼロにすることである。
【００１８】都合のよいことに、前述したように、バス
５０の分離すなわち“トライ・ステート”の行われてい
る間は、バスを通ってビデオ信号を２つの経路で連絡す
ることができる。もっと詳述すれば、多くのビデオ源が
あってすべてがトライ・ステートの性能を持っていると
すれば、選択されなかったビデオ源が、選択されたビデ
オ・バス駆動源の動作を妨げないように、バスから切り
離されている間、いかなるビデオ源もビデオ信号を配分
してビデオ成分を利用するために、バスのコントロール
を行うことができる。そのような構成は、柔軟性に富む
ものであり、コンピュータ遠隔会議システム、有線ビデ
オ機器、その他各種ビデオサービスを含む現代のビデオ
関連機器の拡大する“情報ハイウェイ”に柔軟性を与え
るために、特に必要とされる。
５０の分離すなわち“トライ・ステート”の行われてい
る間は、バスを通ってビデオ信号を２つの経路で連絡す
ることができる。もっと詳述すれば、多くのビデオ源が
あってすべてがトライ・ステートの性能を持っていると
すれば、選択されなかったビデオ源が、選択されたビデ
オ・バス駆動源の動作を妨げないように、バスから切り
離されている間、いかなるビデオ源もビデオ信号を配分
してビデオ成分を利用するために、バスのコントロール
を行うことができる。そのような構成は、柔軟性に富む
ものであり、コンピュータ遠隔会議システム、有線ビデ
オ機器、その他各種ビデオサービスを含む現代のビデオ
関連機器の拡大する“情報ハイウェイ”に柔軟性を与え
るために、特に必要とされる。
【００１９】本発明のこの特殊な例において、差動電流
源５１の適当な回路構成として、２個のＮＰＮトランジ
スタＱ１，Ｑ２を備え、そのベースにはトライ・ステー
ト入力ターミナル２０が接続され、エミッタは各抵抗Ｒ
１，Ｒ２を介して供給ターミナル２４（接地側）に接続
し、コレクタが共に抵抗Ｒ３を介して差動増幅回路のト
ランジスタＱ３，Ｑ４のエミッタと結ばれている。差動
増幅回路のトランジスタＱ３，Ｑ４は、信号入力ターミ
ナル１２，１４にそれぞれ接続されるベース電極と、
（トランジスタＱ４から）相補出力電流Ｉ１と、（トラ
ンジスタＱ３から）相補出力電流Ｉ２とを供給するため
のコレクタ電極とを有する。
源５１の適当な回路構成として、２個のＮＰＮトランジ
スタＱ１，Ｑ２を備え、そのベースにはトライ・ステー
ト入力ターミナル２０が接続され、エミッタは各抵抗Ｒ
１，Ｒ２を介して供給ターミナル２４（接地側）に接続
し、コレクタが共に抵抗Ｒ３を介して差動増幅回路のト
ランジスタＱ３，Ｑ４のエミッタと結ばれている。差動
増幅回路のトランジスタＱ３，Ｑ４は、信号入力ターミ
ナル１２，１４にそれぞれ接続されるベース電極と、
（トランジスタＱ４から）相補出力電流Ｉ１と、（トラ
ンジスタＱ３から）相補出力電流Ｉ２とを供給するため
のコレクタ電極とを有する。
【００２０】トランジスタＱ３，Ｑ４は、入力ターミナ
ル１２，１４に加えられた入力信号を、単に差動増幅す
るものである。しかしながら、駆動装置１０のトランジ
スタＱ１，Ｑ２は、二重の機能を与える。機能の１つ
は、駆動装置１０の通常動作の間、エミッタ結合の差動
増幅トランジスタＱ３，Ｑ４のために、休止動作電流レ
ベルを確立することである。休止電流は、ターミナル２
０に加えられるバイアス値と抵抗Ｒ１，Ｒ２の値によっ
て決まる。他の機能は、トライ・ステート動作の間、出
力ターミナルから駆動回路をスムースにデカップリング
するために、差動増幅回路の出力電流をゼロとすること
である。増幅回路トランジスタＱ３，Ｑ４のエミッタの
間を相互に結合する抵抗Ｒ３は利得を決定する機能を与
える。Ｒ３の抵抗値を増やすと駆動装置１０の利得は減
少し、抵抗値を減らすとその逆となる。
ル１２，１４に加えられた入力信号を、単に差動増幅す
るものである。しかしながら、駆動装置１０のトランジ
スタＱ１，Ｑ２は、二重の機能を与える。機能の１つ
は、駆動装置１０の通常動作の間、エミッタ結合の差動
増幅トランジスタＱ３，Ｑ４のために、休止動作電流レ
ベルを確立することである。休止電流は、ターミナル２
０に加えられるバイアス値と抵抗Ｒ１，Ｒ２の値によっ
て決まる。他の機能は、トライ・ステート動作の間、出
力ターミナルから駆動回路をスムースにデカップリング
するために、差動増幅回路の出力電流をゼロとすること
である。増幅回路トランジスタＱ３，Ｑ４のエミッタの
間を相互に結合する抵抗Ｒ３は利得を決定する機能を与
える。Ｒ３の抵抗値を増やすと駆動装置１０の利得は減
少し、抵抗値を減らすとその逆となる。
【００２１】上述したように、駆動装置１０は１対の負
荷ネットワークを有する。第１負荷ネットワーク５２
は、入力ターミナル１２に加えられたビデオ信号と同相
である第１電流Ｉ１から、信号（Ｖ１）を生成し、第２
負荷ネットワーク５４は、入力ターミナル１２に加えら
れたビデオ信号と逆相（ｏｕｔ−ｏｆ−ｐｈａｓｅ）で
ある第２電流Ｉ２から信号（Ｖ２）を生成する。特に、
第１負荷ネットワーク５２は、トランジスタＱ４のコレ
クタから電源ターミナル２２に接続する１対の抵抗Ｒ
５，Ｒ７からなっている（与えられた抵抗値と図示され
たトランジスタの型から、代表的な電源電圧は＋１２ボ
ルトである）。第２負荷ネットワーク５４は、トランジ
スタＱ３のコレクタから電源ターミナル２２に接続する
１対の抵抗Ｒ４，Ｒ６より構成される。後に詳述するよ
うに、これら２個の負荷ネットワークは、第１電流Ｉ
１、第２電流Ｉ２が流れているとき、出力ターミナル１
６，１８にプッシュ・プル（平衡した）出力信号を供給
するために４個のトランジスタＱ５〜Ｑ８にバイアスを
かける。２つの電流が、前述したように抑止された時、
すなわち電流０となったとき、２個の負荷ネットワーク
は、正の電源ターミナル２２に対して、４個の出力トラ
ンジスタＱ５〜Ｑ８のコントロール電極（ベース電極）
をクランプするという別の機能を提供し、それによって
すべてのトランジスタがオフにバイアスされ、出力ター
ミナル１６，１８を駆動回路トランジスタより分離、す
なわち出力をトライ・ステート化する。
荷ネットワークを有する。第１負荷ネットワーク５２
は、入力ターミナル１２に加えられたビデオ信号と同相
である第１電流Ｉ１から、信号（Ｖ１）を生成し、第２
負荷ネットワーク５４は、入力ターミナル１２に加えら
れたビデオ信号と逆相（ｏｕｔ−ｏｆ−ｐｈａｓｅ）で
ある第２電流Ｉ２から信号（Ｖ２）を生成する。特に、
第１負荷ネットワーク５２は、トランジスタＱ４のコレ
クタから電源ターミナル２２に接続する１対の抵抗Ｒ
５，Ｒ７からなっている（与えられた抵抗値と図示され
たトランジスタの型から、代表的な電源電圧は＋１２ボ
ルトである）。第２負荷ネットワーク５４は、トランジ
スタＱ３のコレクタから電源ターミナル２２に接続する
１対の抵抗Ｒ４，Ｒ６より構成される。後に詳述するよ
うに、これら２個の負荷ネットワークは、第１電流Ｉ
１、第２電流Ｉ２が流れているとき、出力ターミナル１
６，１８にプッシュ・プル（平衡した）出力信号を供給
するために４個のトランジスタＱ５〜Ｑ８にバイアスを
かける。２つの電流が、前述したように抑止された時、
すなわち電流０となったとき、２個の負荷ネットワーク
は、正の電源ターミナル２２に対して、４個の出力トラ
ンジスタＱ５〜Ｑ８のコントロール電極（ベース電極）
をクランプするという別の機能を提供し、それによって
すべてのトランジスタがオフにバイアスされ、出力ター
ミナル１６，１８を駆動回路トランジスタより分離、す
なわち出力をトライ・ステート化する。
【００２２】駆動装置１０は、さらに１対の出力回路５
６，５８（破線で囲まれている）を有する。第１出力回
路５６は、第１電圧フォロワ・トランジスタＱ６を介し
て、第１出力ターミナル１６へ同相信号Ｖ１を供給し、
第１電流源トランジスタＱ８を介して、第１出力ターミ
ナルへ逆相（ｏｕｔ ｏｆ ｐｈａｓｅ）信号Ｖ２を供
給する。第２出力回路５８は、第２電圧フォロワ・トラ
ンジスタＱ５を介して、第２出力ターミナル１８へ逆相
信号Ｖ２を加え、第２電流源トランジスタＱ７を介し
て、第２出力ターミナルへ同相信号Ｖ１を加える。
６，５８（破線で囲まれている）を有する。第１出力回
路５６は、第１電圧フォロワ・トランジスタＱ６を介し
て、第１出力ターミナル１６へ同相信号Ｖ１を供給し、
第１電流源トランジスタＱ８を介して、第１出力ターミ
ナルへ逆相（ｏｕｔ ｏｆ ｐｈａｓｅ）信号Ｖ２を供
給する。第２出力回路５８は、第２電圧フォロワ・トラ
ンジスタＱ５を介して、第２出力ターミナル１８へ逆相
信号Ｖ２を加え、第２電流源トランジスタＱ７を介し
て、第２出力ターミナルへ同相信号Ｖ１を加える。
【００２３】差動電流源５１に関しては、トランジスタ
Ｑ１，Ｑ２のベースをクランプすることが、出力電流Ｉ
１，Ｉ２をゼロにさせるという点で、電流源５１が鍵に
なる（ｋｅｙｅｄ）源である。これは正に、トライ・ス
テート・コントロール信号源が、トライ・ステート動作
中に行うことである。もっと特定すれば、差動電流源に
おけるトライ・ステート・コントロール回路（トランジ
スタＱ１，Ｑ２）は、供給されたコントロール信号（Ｓ
２）の第１レベル（＋１．７Ｖ）に応答して、差動電流
源Ｑ３，Ｑ４をイネーブルすることによって、相補の第
１および第２電流を生成して、出力ターミナル１６，１
８にプッシュ・プル出力信号を生成する。トライ・ステ
ート・コントロール回路Ｑ１，Ｑ２は、コントロール信
号Ｓ２の第２レベル（０Ｖ）に応答して、差動電流源が
相補の第１および第２電流を生成することを阻止するこ
とによって、負荷回路５２，５４をイネーブルして、出
力トランジスタ（Ｑ５〜Ｑ８）にターンオフバイアスを
供給し、出力ターミナル１６，１８をトライ・ステート
化（分離）する。
Ｑ１，Ｑ２のベースをクランプすることが、出力電流Ｉ
１，Ｉ２をゼロにさせるという点で、電流源５１が鍵に
なる（ｋｅｙｅｄ）源である。これは正に、トライ・ス
テート・コントロール信号源が、トライ・ステート動作
中に行うことである。もっと特定すれば、差動電流源に
おけるトライ・ステート・コントロール回路（トランジ
スタＱ１，Ｑ２）は、供給されたコントロール信号（Ｓ
２）の第１レベル（＋１．７Ｖ）に応答して、差動電流
源Ｑ３，Ｑ４をイネーブルすることによって、相補の第
１および第２電流を生成して、出力ターミナル１６，１
８にプッシュ・プル出力信号を生成する。トライ・ステ
ート・コントロール回路Ｑ１，Ｑ２は、コントロール信
号Ｓ２の第２レベル（０Ｖ）に応答して、差動電流源が
相補の第１および第２電流を生成することを阻止するこ
とによって、負荷回路５２，５４をイネーブルして、出
力トランジスタ（Ｑ５〜Ｑ８）にターンオフバイアスを
供給し、出力ターミナル１６，１８をトライ・ステート
化（分離）する。
【００２４】図１の駆動装置システムにおいて、対のよ
り線は１２０オームの特性インピーダンスを有するもの
である。トライ・ステート・バス駆動装置１０の出力イ
ンピーダンスは、駆動回路５６，５８と各出力ターミナ
ル１６，１８との間に１対の直列抵抗ＲＳ１，ＲＳ２を
接続することによって、１２０オームの差分出力インピ
ーダンスと、６０オームのシングル・エンド出力インピ
ーダンスとを得るように調整され、所望の出力インピー
ダンスを得る。バス駆動装置１０の全利得は、差動増幅
トランジスタＱ３，Ｑ４のエミッタを直結するエミッタ
接続抵抗Ｒ３の抵抗値と、電流源トランジスタＱ７，Ｑ
８のエミッタを直結するエミッタ接続抵抗Ｒ１０との抵
抗値との選択によって、コントロールすることができ
る。
り線は１２０オームの特性インピーダンスを有するもの
である。トライ・ステート・バス駆動装置１０の出力イ
ンピーダンスは、駆動回路５６，５８と各出力ターミナ
ル１６，１８との間に１対の直列抵抗ＲＳ１，ＲＳ２を
接続することによって、１２０オームの差分出力インピ
ーダンスと、６０オームのシングル・エンド出力インピ
ーダンスとを得るように調整され、所望の出力インピー
ダンスを得る。バス駆動装置１０の全利得は、差動増幅
トランジスタＱ３，Ｑ４のエミッタを直結するエミッタ
接続抵抗Ｒ３の抵抗値と、電流源トランジスタＱ７，Ｑ
８のエミッタを直結するエミッタ接続抵抗Ｒ１０との抵
抗値との選択によって、コントロールすることができ
る。
【００２５】素子の値を例示した図１の実施例におい
て、バス駆動装置１０は５ＭＨｚ台の公称帯域幅を持
ち、オン・インピーダンスは、公称値で各レグ（ｌｅ
ｇ）が６０オーム、差分が１２０オームである。終端
は、６０オーム差分のネット終端インピーダンスに対し
てバスの各端において１２０オームの終端からなる。信
号レベルは、終端においてピーク・トウ・ピーク値１ボ
ルトで、コモン・モード電圧は１２Ｖの電源電圧に対し
て公称６ボルトである。
て、バス駆動装置１０は５ＭＨｚ台の公称帯域幅を持
ち、オン・インピーダンスは、公称値で各レグ（ｌｅ
ｇ）が６０オーム、差分が１２０オームである。終端
は、６０オーム差分のネット終端インピーダンスに対し
てバスの各端において１２０オームの終端からなる。信
号レベルは、終端においてピーク・トウ・ピーク値１ボ
ルトで、コモン・モード電圧は１２Ｖの電源電圧に対し
て公称６ボルトである。
【００２６】差動電流源のトランジスタＱ４のコレクタ
で得られる信号電圧Ｖ１は、入力ターミナル１２におけ
る入力信号電圧と同相であって、出力ターミナル１６に
おいて同相電圧を生ずる。トランジスタＱ３のコレクタ
において、負荷ネットワーク５４により得られる信号電
圧Ｖ２は、入力ターミナル１２に加えられた信号入力電
圧と逆相である。それ故、入力ターミナル１２は、図１
において駆動装置非反転入力ターミナルとして表示さ
れ、入力ターミナル１４は、駆動装置反転入力ターミナ
ルとして表示される。そして、信号Ｖ１は“同相”信号
として表示され、信号Ｖ２は“逆相”信号として表示さ
れる。特許請求の範囲中の“同相”、“逆相”の表現
は、上記のことを規定するものである。
で得られる信号電圧Ｖ１は、入力ターミナル１２におけ
る入力信号電圧と同相であって、出力ターミナル１６に
おいて同相電圧を生ずる。トランジスタＱ３のコレクタ
において、負荷ネットワーク５４により得られる信号電
圧Ｖ２は、入力ターミナル１２に加えられた信号入力電
圧と逆相である。それ故、入力ターミナル１２は、図１
において駆動装置非反転入力ターミナルとして表示さ
れ、入力ターミナル１４は、駆動装置反転入力ターミナ
ルとして表示される。そして、信号Ｖ１は“同相”信号
として表示され、信号Ｖ２は“逆相”信号として表示さ
れる。特許請求の範囲中の“同相”、“逆相”の表現
は、上記のことを規定するものである。
【００２７】好都合なことに、トライ・ステート・モー
ドの全てにおいては、電力は全然消費しないことに加え
て、図１の例は、発振する傾向をほとんど持たず、無条
件に安定していることを示す。それ故、迅速なビデオの
過渡現象（ｔｒａｎｓｉｅｎｔｓ）は、このシステムに
より容易に処理され、オーバーシュートのような過渡現
象によるアーティファクト（ａｒｔｉｆａｃｔｓ）は避
けられる。
ドの全てにおいては、電力は全然消費しないことに加え
て、図１の例は、発振する傾向をほとんど持たず、無条
件に安定していることを示す。それ故、迅速なビデオの
過渡現象（ｔｒａｎｓｉｅｎｔｓ）は、このシステムに
より容易に処理され、オーバーシュートのような過渡現
象によるアーティファクト（ａｒｔｉｆａｃｔｓ）は避
けられる。
【００２８】多くの変更や改良を、図１の例に施すこと
ができる。例えば、図２の場合では、シングル・エンド
型ビデオ源のケースとして、コンデンサＣ１が、差動電
流源５１のトランジスタＱ３のエミッタと接地側（ｇｒ
ｏｕｎｄ）との間に加えられている。もっと詳細に言う
と、理想的な差動出力に対する高周波限界が、図１のよ
うなシングル・エンド入力（差動入力ではない）駆動信
号に生ずることがわかる。トランジスタＱ３のコレクタ
・ベース間容量により、ターミナル１２の入力信号か
ら、高周波電流が直接トランジスタＱ３のコレクタへ流
れる。この効果は、図２に示すように、トランジスタＱ
３のエミッタからＡＣ接地側へコンデンサＣ１を付加
し、その容量としてトンラジスタＱ３の有効なコレクタ
・ベース間容量Ｃcbの値を選択することによって、打ち
消すことができる。この付加されたコンデンサＣ１は、
実質的に振幅が等しく、位相が反対の電流を、トランジ
スタＱ３のエミッタとコレクタとの間に生ずる。トラン
ジスタＱ１，Ｑ２の構成を用い、トライ・ステート・コ
ントロール信号が比較的低いＡＣインピーダンスになる
ようにアレンジすることによって、トランジスタＱ３の
容量Ｃcbの影響は、もしトランジスタＱ３およびトラン
ジスタＱ１が同様のデバイスであるならば、トランジス
タＱ１の容量Ｃcbによってほとんど打ち消される。本発
明の前述した例におけるように、トランジスタは全てオ
フであり、どのターミナルにも電流が流れていないの
で、トライ・ステート・モードにおける休止電流はゼロ
である。それ故、休止消費電力もゼロである。
ができる。例えば、図２の場合では、シングル・エンド
型ビデオ源のケースとして、コンデンサＣ１が、差動電
流源５１のトランジスタＱ３のエミッタと接地側（ｇｒ
ｏｕｎｄ）との間に加えられている。もっと詳細に言う
と、理想的な差動出力に対する高周波限界が、図１のよ
うなシングル・エンド入力（差動入力ではない）駆動信
号に生ずることがわかる。トランジスタＱ３のコレクタ
・ベース間容量により、ターミナル１２の入力信号か
ら、高周波電流が直接トランジスタＱ３のコレクタへ流
れる。この効果は、図２に示すように、トランジスタＱ
３のエミッタからＡＣ接地側へコンデンサＣ１を付加
し、その容量としてトンラジスタＱ３の有効なコレクタ
・ベース間容量Ｃcbの値を選択することによって、打ち
消すことができる。この付加されたコンデンサＣ１は、
実質的に振幅が等しく、位相が反対の電流を、トランジ
スタＱ３のエミッタとコレクタとの間に生ずる。トラン
ジスタＱ１，Ｑ２の構成を用い、トライ・ステート・コ
ントロール信号が比較的低いＡＣインピーダンスになる
ようにアレンジすることによって、トランジスタＱ３の
容量Ｃcbの影響は、もしトランジスタＱ３およびトラン
ジスタＱ１が同様のデバイスであるならば、トランジス
タＱ１の容量Ｃcbによってほとんど打ち消される。本発
明の前述した例におけるように、トランジスタは全てオ
フであり、どのターミナルにも電流が流れていないの
で、トライ・ステート・モードにおける休止電流はゼロ
である。それ故、休止消費電力もゼロである。
【００２９】図１のシステムにおける他の変更例とし
て、シングル・エンド駆動の代りに差分駆動を駆動装置
１０に提供する。これは図３に示されていて、ベース・
バンド・ビデオ信号源３０とバイアス電源３２とが取り
消されて、前のレベル（例えば３．５ボルト）でバイア
スのかけられた出力信号を有する差分出力ベースバンド
・ビデオ信号源３００によって置き換えられている。こ
の差分電源の構成が全利得（例えば＋６デシベル）を倍
増するので、駆動装置の利得設定抵抗Ｒ１０および／ま
たはＲ３は、増加分を保証するためにより低い利得に調
整される。前述の例のように、全トランジスタはバイア
ス・オフされ、駆動装置には電流の経路が他ににはない
ので、トライ・ステート動作中駆動装置の休止消費電力
はゼロである。
て、シングル・エンド駆動の代りに差分駆動を駆動装置
１０に提供する。これは図３に示されていて、ベース・
バンド・ビデオ信号源３０とバイアス電源３２とが取り
消されて、前のレベル（例えば３．５ボルト）でバイア
スのかけられた出力信号を有する差分出力ベースバンド
・ビデオ信号源３００によって置き換えられている。こ
の差分電源の構成が全利得（例えば＋６デシベル）を倍
増するので、駆動装置の利得設定抵抗Ｒ１０および／ま
たはＲ３は、増加分を保証するためにより低い利得に調
整される。前述の例のように、全トランジスタはバイア
ス・オフされ、駆動装置には電流の経路が他ににはない
ので、トライ・ステート動作中駆動装置の休止消費電力
はゼロである。
【００３０】その他多くの変更や改良を図１の例に施す
ことができる。例えば、電流Ｉ１，Ｉ２をゼロにして、
トライ・ステート動作を達成するためには、トランジス
タＱ１，Ｑ２は必要ない。その代り、例えば、図示のよ
うに、トランジスタＱ３，Ｑ４のエミッタ電流を遮断す
るより、むしろトランジスタＱ３，Ｑ４のベース電圧を
ゼロにするために、トランジスタまたはトランスミッシ
ョン・ゲートを利用することができる。そのような構成
は図４に示されていて、スイッチ４０２，４０４が、ト
ランジスタＱ３，Ｑ４のベースを接地し、それによりコ
レクタ電流Ｉ１，Ｉ２をトライ・ステート動作のために
ゼロにするのに使用される。本発明の前述したすべての
例におけると同様、この改良案も、トライ・ステート
（バス分離）・モード時、駆動装置１０の休止電流をゼ
ロ・ワット（消費電力ゼロ）に減少させるという利点を
持っている。
ことができる。例えば、電流Ｉ１，Ｉ２をゼロにして、
トライ・ステート動作を達成するためには、トランジス
タＱ１，Ｑ２は必要ない。その代り、例えば、図示のよ
うに、トランジスタＱ３，Ｑ４のエミッタ電流を遮断す
るより、むしろトランジスタＱ３，Ｑ４のベース電圧を
ゼロにするために、トランジスタまたはトランスミッシ
ョン・ゲートを利用することができる。そのような構成
は図４に示されていて、スイッチ４０２，４０４が、ト
ランジスタＱ３，Ｑ４のベースを接地し、それによりコ
レクタ電流Ｉ１，Ｉ２をトライ・ステート動作のために
ゼロにするのに使用される。本発明の前述したすべての
例におけると同様、この改良案も、トライ・ステート
（バス分離）・モード時、駆動装置１０の休止電流をゼ
ロ・ワット（消費電力ゼロ）に減少させるという利点を
持っている。
【００３１】その他の代案としては、図５に示されるよ
うに、トランジスタＱ３，Ｑ４のコレクタにトランスミ
ッション・ゲート５０２，５０４を設置し、この付加さ
れたトランスミッション・ゲート５０２，５０４によっ
て、電流Ｉ１，Ｉ２をゼロに等しくして、トライ・ステ
ート動作を得るものである。上述の代案は、前述した諸
例のような休止消費電力をゼロにすることはなく、差動
電流源５１の消費電力についてのみ、休止消費電力は節
減され、負荷回路５２，５４または駆動回路５６，５８
もほとんど電力を消費していない。差分出力電流Ｉ１，
Ｉ２をゼロにするための他の代案も利用することができ
る。本発明の目的に対して最も重要なものは、トライ・
ステート動作中に差分出力電流Ｉ１，Ｉ２をゼロにする
ための適切な手段である。これが得られると、負荷回路
または駆動回路には全然電力消費がなく、そして図１〜
図４および図６の実施例についてすでに述べたように、
もし電流が抑えられれば差動電流源にも電流消費が生じ
ない。
うに、トランジスタＱ３，Ｑ４のコレクタにトランスミ
ッション・ゲート５０２，５０４を設置し、この付加さ
れたトランスミッション・ゲート５０２，５０４によっ
て、電流Ｉ１，Ｉ２をゼロに等しくして、トライ・ステ
ート動作を得るものである。上述の代案は、前述した諸
例のような休止消費電力をゼロにすることはなく、差動
電流源５１の消費電力についてのみ、休止消費電力は節
減され、負荷回路５２，５４または駆動回路５６，５８
もほとんど電力を消費していない。差分出力電流Ｉ１，
Ｉ２をゼロにするための他の代案も利用することができ
る。本発明の目的に対して最も重要なものは、トライ・
ステート動作中に差分出力電流Ｉ１，Ｉ２をゼロにする
ための適切な手段である。これが得られると、負荷回路
または駆動回路には全然電力消費がなく、そして図１〜
図４および図６の実施例についてすでに述べたように、
もし電流が抑えられれば差動電流源にも電流消費が生じ
ない。
【００３２】図１の実施例に対するその他の変更は、例
えば、トランジスタの型を図６に示すようにバイポーラ
からＭＯＳに変えることである。特に、本発明のこの例
では、ＮＰＮ型バイポーラ・トランジスタＱ１〜Ｑ４を
Ｎチャネル電界効果トランジスタＮ１〜Ｎ４に置き換
え、ＰＮＰ型バイポーラ・トランジスタＱ５〜Ｑ８をＰ
チャネル電界効果トランジスタＰ５〜Ｐ８に置き換え
た。一般的に低いＭＯＳトランジスタの相互コンダクタ
ンスのために、抵抗値は適当に調整できる。
えば、トランジスタの型を図６に示すようにバイポーラ
からＭＯＳに変えることである。特に、本発明のこの例
では、ＮＰＮ型バイポーラ・トランジスタＱ１〜Ｑ４を
Ｎチャネル電界効果トランジスタＮ１〜Ｎ４に置き換
え、ＰＮＰ型バイポーラ・トランジスタＱ５〜Ｑ８をＰ
チャネル電界効果トランジスタＰ５〜Ｐ８に置き換え
た。一般的に低いＭＯＳトランジスタの相互コンダクタ
ンスのために、抵抗値は適当に調整できる。
【００３３】他の望ましい改良例は、バイポーラ・トラ
ンジスタが電圧フォロワ・トランジスタＱ５，Ｑ６とし
て用いられ、そこでは、出力トランジスタＱ５，Ｑ６の
定格Ｖber （逆バイアスベース・エミッタ破壊電圧）を
越える比較的大きな電圧変化の起ることが予想される。
例えば、出力ターミナルが偶然接地側にショートし、電
圧駆動トランジスタが最大定格Ｖber 以上の電圧でバイ
アスされると、ベース・エミッタ接合の逆バイアス破壊
が生ずる。そのような具合にストレスをかけられたトラ
ンジスタは、ノイズ・レベルが常に増え続けることにな
る。そのような潜在的な問題は、予想される欠陥に備え
て適当に大きいＶber を持つ電圧駆動トランジスタＱ
５，Ｑ６を選ぶか、または過渡現象により回避すること
ができる。しかし、もしそのようなトランジスタが利用
できない場合は、図７に示すように、電圧フォロワ・ト
ランジスタのエミッタ・リード線に直列に、ダイオード
を挿入することでＶber の保護は達成される。
ンジスタが電圧フォロワ・トランジスタＱ５，Ｑ６とし
て用いられ、そこでは、出力トランジスタＱ５，Ｑ６の
定格Ｖber （逆バイアスベース・エミッタ破壊電圧）を
越える比較的大きな電圧変化の起ることが予想される。
例えば、出力ターミナルが偶然接地側にショートし、電
圧駆動トランジスタが最大定格Ｖber 以上の電圧でバイ
アスされると、ベース・エミッタ接合の逆バイアス破壊
が生ずる。そのような具合にストレスをかけられたトラ
ンジスタは、ノイズ・レベルが常に増え続けることにな
る。そのような潜在的な問題は、予想される欠陥に備え
て適当に大きいＶber を持つ電圧駆動トランジスタＱ
５，Ｑ６を選ぶか、または過渡現象により回避すること
ができる。しかし、もしそのようなトランジスタが利用
できない場合は、図７に示すように、電圧フォロワ・ト
ランジスタのエミッタ・リード線に直列に、ダイオード
を挿入することでＶber の保護は達成される。
【００３４】もっと詳しく述べると、図７においてＶ
ber 保護ダイオード７００が、トランジスタＱ５のエミ
ッタと直接に挿入され、Ｖber 保護ダイオード７０２が
トランジスタＱ６のエミッタと直列に挿入される。ダイ
オードは、トランジスタと同方向に電流を流すように接
続される。それ故、誤って出力ターミナル１６を接地側
にショートしても、ダイオード７０２は逆バイアスさ
れ、トランジスタＱ６のＶber 破壊が防止される。同様
に、出力ターミナル１８が接地側にショートされても、
ダイオード７００は逆バイアスされ、電圧フォロワ・ト
ランジスタＱ５のＶber 保護がなされる。
ber 保護ダイオード７００が、トランジスタＱ５のエミ
ッタと直接に挿入され、Ｖber 保護ダイオード７０２が
トランジスタＱ６のエミッタと直列に挿入される。ダイ
オードは、トランジスタと同方向に電流を流すように接
続される。それ故、誤って出力ターミナル１６を接地側
にショートしても、ダイオード７０２は逆バイアスさ
れ、トランジスタＱ６のＶber 破壊が防止される。同様
に、出力ターミナル１８が接地側にショートされても、
ダイオード７００は逆バイアスされ、電圧フォロワ・ト
ランジスタＱ５のＶber 保護がなされる。
【図１】一部見取図形式の、本発明のトライ・ステート
平衡ライン・ビデオ・バス駆動システムの実施例を示す
ブロック図である。
平衡ライン・ビデオ・バス駆動システムの実施例を示す
ブロック図である。
【図２】図１の実施例に用いられたトライ・ステート平
衡ライン駆動システムの改良例を示す回路図である。
衡ライン駆動システムの改良例を示す回路図である。
【図３】図１のシステムの改良例を示す簡略ブロック図
である。
である。
【図４】図１のトライ・ステート平衡ライン・ビデオ・
バス駆動システムのさらに改良された例を示す図であ
る。
バス駆動システムのさらに改良された例を示す図であ
る。
【図５】図１のトライ・ステート平衡ライン・ビデオ・
バス駆動システムのさらに改良された例を示す図であ
る。
バス駆動システムのさらに改良された例を示す図であ
る。
【図６】図１のトライ・ステート平衡ライン・ビデオ・
バス駆動システムのさらに改良された例を示す図であ
る。
バス駆動システムのさらに改良された例を示す図であ
る。
【図７】図１のトライ・ステート平衡ライン・ビデオ・
バス駆動システムのさらに改良された例を示す図であ
る。
バス駆動システムのさらに改良された例を示す図であ
る。
１６ 第１出力ターミナル １８ 第２出力ターミナル ５１ 差動電流源 ５２ 第１負荷ネットワーク ５４ 第２負荷ネットワーク ５６ 第１出力回路 ５８ 第２出力回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０４Ｎ 5/00 Ｂ (72)発明者 チャールズ マイケル ホワイト アメリカ合衆国 インディアナ州 ノブレ スヴィル フェアフィールド ブールバー ド 18948 (72)発明者 ウイリアム アダムソン ラゴニ アメリカ合衆国 インディアナ州 インデ ィアナポリス ウエスト 81エスティー プレイス 4704
Claims (3)
- 【請求項１】 ビデオ入力信号から相補の第１および第
２電流を得るための差動電流源と、 前記第１電流から第１ビデオ出力信号を生成するための
第１負荷ネットワークおよび前記第２電流から第２ビデ
オ出力信号を生成するための第２負荷ネットワークと、 第１電圧フォロワ・トランジスタを介して、第１出力タ
ーミナルに前記第１ビデオ出力信号を供給し、第１電流
源トランジスタを介して、前記第１出力ターミナルに前
記第２ビデオ出力信号を供給するための第１出力回路
と、 第２電圧フォロワ・トランジスタを介して、第２出力タ
ーミナルに前記第２ビデオ出力信号を供給し、第２電流
源トランジスタを介して、前記第２出力ターミナルに第
１ビデオ出力信号を供給するための第２出力回路と、 トライ・ステート・コントロール信号に応答して前記第
１および第２電流をイネーブルおよび禁止するためのト
ライ・ステート・コントロール回路とを具えたことを特
徴とするトライ・ステート・ビデオ・バス駆動装置。 - 【請求項２】 ビデオ入力信号に応答して１対の相補の
出力電流を供給するための差動電流源と、 電圧供給源と差動電流源の各出力との間に接続され、前
記相補出力電流の各１つに応答して、１方の負荷ネット
ワークにおいて第１出力信号を生成し、他方の負荷ネッ
トワークにおいて相補の第２出力信号を生成するための
１対の負荷ネットワークと、 第１電圧フォロワ・トランジスタを介して、第１出力タ
ーミナルに前記第１ビデオ出力信号を供給し、第１電流
源トランジスタを介して、前記第１出力ターミナルに前
記第２ビデオ出力信号を供給するための第１出力回路
と、 第２電圧フォロワ・トランジスタを介して、第２出力タ
ーミナルに前記第２ビデオ出力信号を供給し、第２電流
源トランジスタを介して、前記第２出力ターミナルに前
記第１ビデオ出力信号を供給するための第２出力回路
と、 前記差動電流源に接続され、トライ・ステート・コント
ロール信号の第１レベルに応答して当該差動電流源を使
用可能にし、前記第１および第２電流源トランジスタと
前記第１および第２電圧フォロワ・トランジスタとによ
って前記第１および第２出力ターミナルにプッシュ・プ
ル出力信号を発生させるためのトライ・ステート・コン
トロール回路を具え、 前記トライ・ステート・コントロール回路は、前記コン
トロール信号の第２レベルに応答して前記電圧供給源に
よって与えられたバイアスで前記負荷ネットワークが前
記全トランジスタをバイアス・オフするように前記差動
電流源を禁止し、前記出力ターミナルを電気的に分離す
ることを特徴とする平衡線のためのトライ・ステート・
ビデオ・バス駆動装置。 - 【請求項３】 ビデオ入力信号から相補の第１および第
２電流を作成し、 第１負荷回路において、前記第１電流から同相の信号
を、第２負荷回路において前記第２電流から異相の信号
を生成し、 第１電圧フォロワ・トランジスタを介して第１出力ター
ミナルに、第１電流源トランジスタを介して第２出力タ
ーミナルに同相の信号を供給し、 第２電圧フォロワ・トランジスタを介して前記第２出力
ターミナルに、第２電流源トランジスタを介して前記第
１出力ターミナルに、異相の信号を供給し、 前記相補の第１および第２電流をイネーブルして、前記
第１電圧フォロワ・トランジスタ、前記第１電流源トラ
ンジスタ、前記第２電圧フォロワ・トランジスタ、およ
び前記第２電流源トランジスタによって前記出力ターミ
ナルにプッシュ・プル出力信号を発生させ、 前記相補の第１および第２電流を使用不可にして、前記
負荷回路を介して前記第１電圧フォロワ・トランジス
タ、前記第１電流源トランジスタ、前記第２電圧フォロ
ワ・トランジスタ、および前記第２電流源トランジスタ
にターン・オフ・バイアスを与えることによって、前記
出力ターミナルを分離することを特徴とするトライ・ス
テート・ビデオ・バス駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/294,146 US5448311A (en) | 1994-08-22 | 1994-08-22 | Tri-state video differential driver |
| US294146 | 1994-08-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879286A true JPH0879286A (ja) | 1996-03-22 |
| JP3713071B2 JP3713071B2 (ja) | 2005-11-02 |
Family
ID=23132090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21382495A Expired - Fee Related JP3713071B2 (ja) | 1994-08-22 | 1995-08-22 | トライ・ステート・ビデオ・バス駆動装置および方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5448311A (ja) |
| JP (1) | JP3713071B2 (ja) |
| KR (1) | KR100379884B1 (ja) |
| CN (1) | CN1065379C (ja) |
| GB (1) | GB2292647B (ja) |
| SG (1) | SG47353A1 (ja) |
| TW (1) | TW284931B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5680173A (en) * | 1995-06-23 | 1997-10-21 | Thomson Consumer Electronics, Inc. | Kinescope driver apparatus |
| TW281828B (en) * | 1995-08-21 | 1996-07-21 | Thomson Consumer Electronics | Video differential bus receiver for audio/video interconnection |
| US5708391A (en) * | 1996-05-02 | 1998-01-13 | Altmann; Michael | High frequency differential filter with CMOS control |
| US5699013A (en) * | 1995-12-11 | 1997-12-16 | Thomson Consumer Electronics, Inc. | Tri-state audio differential driver |
| US6424324B1 (en) * | 1997-12-12 | 2002-07-23 | Thomson Licensing S.A. | Display driver apparatus |
| JP3171175B2 (ja) * | 1998-12-08 | 2001-05-28 | 日本電気株式会社 | 差動トライステート発生方法及び差動トライステート回路 |
| US6931560B1 (en) * | 2001-08-02 | 2005-08-16 | Lsi Logic Corporation | Programmable transmit SCSI equalization |
| US20090153688A1 (en) * | 2007-12-13 | 2009-06-18 | Gennum Corporation | Digital Video Cable Driver |
| WO2013185111A2 (en) | 2012-06-07 | 2013-12-12 | Apple Inc. | Methods and apparatus for synchronization among integrated circuits within a wireless network |
| JP6107103B2 (ja) * | 2012-12-11 | 2017-04-05 | 富士通株式会社 | 増幅器および光受信器 |
| WO2014145859A1 (en) * | 2013-03-15 | 2014-09-18 | Apple Inc. | Methods and apparatus for multi-drop digital bus |
| CN104122930B (zh) * | 2014-07-21 | 2016-01-20 | 钟其炳 | 差动式平衡电流传输器 |
| US10085224B2 (en) | 2014-11-19 | 2018-09-25 | Apple Inc. | Methods and apparatus for synchronization of media playback within a wireless network |
| US10886882B2 (en) * | 2019-02-01 | 2021-01-05 | M31 Technology Corporation | Load circuit of amplifier and driver circuit for supporting multiple interface standards |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4647973A (en) * | 1983-06-28 | 1987-03-03 | Rca Corporation | Switch apparatus for a video interconnection system |
| US4581645A (en) * | 1983-06-28 | 1986-04-08 | Rca Corporation | Distributed switched component audio/video system |
| US4575759A (en) * | 1983-06-28 | 1986-03-11 | Rca Corporation | Component video interconnection apparatus |
| JP2665754B2 (ja) * | 1987-12-21 | 1997-10-22 | セイコー電子工業株式会社 | 増幅回路 |
| US5041795A (en) * | 1990-04-27 | 1991-08-20 | Analog Devices, Inc. | Three-terminal operational amplifier and applications thereof |
| US5331290A (en) * | 1992-09-08 | 1994-07-19 | Samsung Electronics Co., Ltd. | Variable gain amplifier |
| US5305109A (en) * | 1992-09-08 | 1994-04-19 | Samsung Electronics Co., Ltd. | Parallel untuned video if amplifiers supplied signals from TV 1st detector via respective input filters |
| US5327095A (en) * | 1993-02-19 | 1994-07-05 | Linear Technology Corporation | Method and circuit for increasing the output impedance of an inactive amplifier |
| US5327099A (en) * | 1993-08-02 | 1994-07-05 | Motorola, Inc. | Differential stage that provides minimal offset between inputs |
-
1994
- 1994-08-22 US US08/294,146 patent/US5448311A/en not_active Expired - Lifetime
-
1995
- 1995-08-01 TW TW084107962A patent/TW284931B/zh not_active IP Right Cessation
- 1995-08-04 GB GB9516036A patent/GB2292647B/en not_active Expired - Fee Related
- 1995-08-21 SG SG1995001176A patent/SG47353A1/en unknown
- 1995-08-21 CN CN95109830A patent/CN1065379C/zh not_active Expired - Fee Related
- 1995-08-22 KR KR1019950025845A patent/KR100379884B1/ko not_active Expired - Fee Related
- 1995-08-22 JP JP21382495A patent/JP3713071B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9516036D0 (en) | 1995-10-04 |
| CN1119370A (zh) | 1996-03-27 |
| JP3713071B2 (ja) | 2005-11-02 |
| KR100379884B1 (ko) | 2003-07-07 |
| US5448311A (en) | 1995-09-05 |
| TW284931B (ja) | 1996-09-01 |
| SG47353A1 (en) | 1998-04-17 |
| KR960009604A (ko) | 1996-03-22 |
| GB2292647B (en) | 1999-02-10 |
| GB2292647A (en) | 1996-02-28 |
| CN1065379C (zh) | 2001-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3713071B2 (ja) | トライ・ステート・ビデオ・バス駆動装置および方法 | |
| KR830001876B1 (ko) | 차동 증폭기용 억제회로 | |
| US5721594A (en) | Video differential bus receiver for audio/video interconnection | |
| US4310733A (en) | Arrangement for applying signals to a telephone line | |
| JP3312911B2 (ja) | 結合回路 | |
| US5598467A (en) | Signal interface circuit with selectable signal interface parameters | |
| JP3469017B2 (ja) | トライステートオーディオ差動ドライバ装置 | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| US5086474A (en) | Amplifier having maximum summed power output from a plurality of devices having limited current sinking capability | |
| JP3466717B2 (ja) | ラインドライバ‐スイッチング段 | |
| US5585755A (en) | Audio differential bus receiver for audio/video interconnection | |
| JPH04233813A (ja) | 広帯域増幅器 | |
| US5402084A (en) | Coupling circuit | |
| JPS59207712A (ja) | 増幅器 | |
| US6008696A (en) | Low noise amplifier with actively terminated input | |
| JPS5921533Y2 (ja) | 車載用音響機器 | |
| CN1164069C (zh) | 电子阻抗供电电路及其相关设备 | |
| US20130271219A1 (en) | Apparatus and methods for frequency compensation of an amplifier | |
| US20040150461A1 (en) | Bipolar audio signal switch | |
| JPH01213008A (ja) | 増幅回路 | |
| MXPA96006355A (en) | Differential exciter of three states of au | |
| JPH0475682B2 (ja) | ||
| HK1003284B (en) | Tri-state audio differential driver | |
| JPH02122713A (ja) | 利得制御装置 | |
| JP2000068751A (ja) | ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |