JPH02122713A - 利得制御装置 - Google Patents
利得制御装置Info
- Publication number
- JPH02122713A JPH02122713A JP63276457A JP27645788A JPH02122713A JP H02122713 A JPH02122713 A JP H02122713A JP 63276457 A JP63276457 A JP 63276457A JP 27645788 A JP27645788 A JP 27645788A JP H02122713 A JPH02122713 A JP H02122713A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- collector
- diode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は映像分野における利得制御装置に関するもので
ある。
ある。
従来の技術
近年、利得制御装置は映像分野の発達につれて益々高性
能化が要求されている。
能化が要求されている。
以下、従来の利得制御装置について、図面を参照しなが
ら説明する。
ら説明する。
第２図は従来の利得制御装置の一例を示す回路図である
。第２図において、入力端子１は演算増幅器２のｅ端子
に接続され、演算増幅器２のΦ端子は抵抗３を介して接
地されるとともに、抵抗４を介して演算増幅器２の出力
端子に接続される。
。第２図において、入力端子１は演算増幅器２のｅ端子
に接続され、演算増幅器２のΦ端子は抵抗３を介して接
地されるとともに、抵抗４を介して演算増幅器２の出力
端子に接続される。
演算増幅器２の出力端子はツェナーダイオード５と抵抗
６を介して接地されるとともに、抵抗７とツェナーダイ
オード８を介して接地される。また、抵抗７とツェナー
ダイオード８のカソードの接続点が第１の出力端子９に
接続され、ツェナーダイオードらのアノードと抵抗６の
接続点が第２の出力端子１０に接続される。
６を介して接地されるとともに、抵抗７とツェナーダイ
オード８を介して接地される。また、抵抗７とツェナー
ダイオード８のカソードの接続点が第１の出力端子９に
接続され、ツェナーダイオードらのアノードと抵抗６の
接続点が第２の出力端子１０に接続される。
上記構成により、以下、その動作を説明する。
入力信号は入力端子１に入力され、演算増幅器２と抵抗
３，４により同相増幅される。その出力は一方が抵抗７
を介してツェナーダイオード８により最大電位が一定値
に抑えられて第１の出力端子９から出力され、他方はツ
ェナーダイオード５を介して第２の出力端子１０から出
力される。ここで、第２の出力端子１０からの出力は第
１の出力端子９からの出力よりも、ツェナーダイオード
５のツェナー電位だけ低い電位となる。これにより、ツ
ェナーダイオード５のツェナー電位だけ差のある利得制
御電位を得ている。
３，４により同相増幅される。その出力は一方が抵抗７
を介してツェナーダイオード８により最大電位が一定値
に抑えられて第１の出力端子９から出力され、他方はツ
ェナーダイオード５を介して第２の出力端子１０から出
力される。ここで、第２の出力端子１０からの出力は第
１の出力端子９からの出力よりも、ツェナーダイオード
５のツェナー電位だけ低い電位となる。これにより、ツ
ェナーダイオード５のツェナー電位だけ差のある利得制
御電位を得ている。
発明が解決しようとする課題
しかしながら、上記従来の構成では、通常の入力電圧の
ときには、第３図のＡ領域に示すように、演算増幅器２
の出力電圧Ｖ。ＵＴは抵抗３をＲ１抵抗４’Ｅ−Ｒ２、
入力端子ＶＩＮとすると、Ｖｏｕ〒 ＝−Ｌ−４［□−
ＶＩＮ となるが、入力電圧ＶＩＮがＱＶ近辺になると第３図の
Ｂ領域に示すように、演算増幅器２の出力電圧Ｖ。ＬＩ
Ｔは急激な不連続点を示すという問題を有していた。
ときには、第３図のＡ領域に示すように、演算増幅器２
の出力電圧Ｖ。ＵＴは抵抗３をＲ１抵抗４’Ｅ−Ｒ２、
入力端子ＶＩＮとすると、Ｖｏｕ〒 ＝−Ｌ−４［□−
ＶＩＮ となるが、入力電圧ＶＩＮがＱＶ近辺になると第３図の
Ｂ領域に示すように、演算増幅器２の出力電圧Ｖ。ＬＩ
Ｔは急激な不連続点を示すという問題を有していた。
本発明は上記従来の問題を解決するもので、入力／出力
特性の良好な利得制御装置を提供することを目的とする
ものである。
特性の良好な利得制御装置を提供することを目的とする
ものである。
課題を解決するための手段
上記課題を解決するために本発明の利得制御装置は、反
転増幅器を構成する第１の極性の第１のトランジスタの
ベースを入力端子に接続し、かつ、エミッタを抵抗を介
して接地するとともにコレクタをダイオードと抵抗を介
して電源に接続し、前記第１のトランジスタのコレクタ
にベースが接続された第２の極性の第２のトランジスタ
のエミッタを抵抗を介して前記電源に接続し、かつ、コ
レクタをカソードが前記コレクタに接続されたツェナー
ダイオードと縦列接続されたＮ個のダイオードと抵抗を
介して接地するとともに前記コレクタと前記ツェナーダ
イオードのカソードとの接続点を第１の出力端子に接続
し、前記ツェナーダイオードのアノードと前記縦列接続
されたＮ個のダイオードとの接続点を第２の出力端子に
接続し、前記第１のトランジスタのエミッタに接続され
た抵抗と前記第２のトランジスタのコレクタに接続され
た抵抗との抵抗値の比率を整数倍近くに設定して、前記
整数値により利得設定可能としたものである。
転増幅器を構成する第１の極性の第１のトランジスタの
ベースを入力端子に接続し、かつ、エミッタを抵抗を介
して接地するとともにコレクタをダイオードと抵抗を介
して電源に接続し、前記第１のトランジスタのコレクタ
にベースが接続された第２の極性の第２のトランジスタ
のエミッタを抵抗を介して前記電源に接続し、かつ、コ
レクタをカソードが前記コレクタに接続されたツェナー
ダイオードと縦列接続されたＮ個のダイオードと抵抗を
介して接地するとともに前記コレクタと前記ツェナーダ
イオードのカソードとの接続点を第１の出力端子に接続
し、前記ツェナーダイオードのアノードと前記縦列接続
されたＮ個のダイオードとの接続点を第２の出力端子に
接続し、前記第１のトランジスタのエミッタに接続され
た抵抗と前記第２のトランジスタのコレクタに接続され
た抵抗との抵抗値の比率を整数倍近くに設定して、前記
整数値により利得設定可能としたものである。
作用
上記構成により、ダイオードとこのダイオードに接続さ
れる抵抗と第２のトランジスタとこの第２のトランジス
タのエミッタに接続される抵抗により定電流源を構成し
、かつ、ダイオードと第２のトランジスタのベース、エ
ミッタ間のダイオード特性によって温度補償を行なうと
ともに、ダイオードに接続される抵抗と第２のトランジ
スタのエミッタに接続される抵抗との抵抗値を等しく設
定して第１のトランジスタと第２のトランジスタに流れ
る電流を等しくし、第１のトランジスタのエミッタに接
続した抵抗と第２のトランジスタのコレクタに接続した
抵抗との抵抗値の比率を整数倍に近づけて、その数のダ
イオードを挿入することにより、その整数値で利得を決
めることができ、入力電圧がＯＶのときには、第１およ
び第２の出力端子からの出力電圧もＯＶとなり、従来の
ような演算増幅器による入力電圧Ｏｖ付近における出力
電圧の電位不連続点の発生はなく、入力／出力特性は良
好となる。また、第２のトランジスタ２６のコレクタと
接地抵抗の間に挿入されたツェナーダイオードにより第
１および第２の出力端子からはツェナー電位だけの差の
ある利得制御電圧を得ることができる。さらに、第１の
トランジスタと第２のトランジスタに流れる電流は等し
いと、第１のトランジスタおよび第２のトランジスタの
ベース、エミッタ間のダイオードの温度特性ら極めて近
く、温度特性の優れた利得制御装置が得られる。
れる抵抗と第２のトランジスタとこの第２のトランジス
タのエミッタに接続される抵抗により定電流源を構成し
、かつ、ダイオードと第２のトランジスタのベース、エ
ミッタ間のダイオード特性によって温度補償を行なうと
ともに、ダイオードに接続される抵抗と第２のトランジ
スタのエミッタに接続される抵抗との抵抗値を等しく設
定して第１のトランジスタと第２のトランジスタに流れ
る電流を等しくし、第１のトランジスタのエミッタに接
続した抵抗と第２のトランジスタのコレクタに接続した
抵抗との抵抗値の比率を整数倍に近づけて、その数のダ
イオードを挿入することにより、その整数値で利得を決
めることができ、入力電圧がＯＶのときには、第１およ
び第２の出力端子からの出力電圧もＯＶとなり、従来の
ような演算増幅器による入力電圧Ｏｖ付近における出力
電圧の電位不連続点の発生はなく、入力／出力特性は良
好となる。また、第２のトランジスタ２６のコレクタと
接地抵抗の間に挿入されたツェナーダイオードにより第
１および第２の出力端子からはツェナー電位だけの差の
ある利得制御電圧を得ることができる。さらに、第１の
トランジスタと第２のトランジスタに流れる電流は等し
いと、第１のトランジスタおよび第２のトランジスタの
ベース、エミッタ間のダイオードの温度特性ら極めて近
く、温度特性の優れた利得制御装置が得られる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例を示す利得制御装置の回路図
である。反転ｔｖＪ幅器を構成するＮＰＮ）ランジスタ
２１のベースを入力端子２２に接続し、かつエミッタを
抵抗２３を介して接地するとともにコレクタをダイオー
ド２４と抵抗２５を介して電源■ｃｃに接続する。また
、ＰＮＰ）−ランジスタ２６のベースをＮＰＮトランジ
スタ２１のコレクタに接続し、かつエミッタを抵抗２７
を介して電源■ｃｃに接続するとともにコレクタをツェ
ナーダイオード２８と縦列接続されたＮ個のダイオード
２９と抵抗３０を介して接地する。また、ＰＮＰトラン
ジスタ２６のコレクタとツェナーダイオード２８のカソ
ードの接続点を第１の出力端子３１に接続し、ツェナー
ダイオード２８のアノードと縦列接続されたＮｇのダイ
オード２９の一端との接続点を第２の出力端子３２に接
続する。
である。反転ｔｖＪ幅器を構成するＮＰＮ）ランジスタ
２１のベースを入力端子２２に接続し、かつエミッタを
抵抗２３を介して接地するとともにコレクタをダイオー
ド２４と抵抗２５を介して電源■ｃｃに接続する。また
、ＰＮＰ）−ランジスタ２６のベースをＮＰＮトランジ
スタ２１のコレクタに接続し、かつエミッタを抵抗２７
を介して電源■ｃｃに接続するとともにコレクタをツェ
ナーダイオード２８と縦列接続されたＮ個のダイオード
２９と抵抗３０を介して接地する。また、ＰＮＰトラン
ジスタ２６のコレクタとツェナーダイオード２８のカソ
ードの接続点を第１の出力端子３１に接続し、ツェナー
ダイオード２８のアノードと縦列接続されたＮｇのダイ
オード２９の一端との接続点を第２の出力端子３２に接
続する。
上記構成により、以下、その動作を説明する。
入力信号が入力端子２２に入力され、ＮＰＮトランジス
タ２１と抵抗２３．２５とダイオード２４により反転増
幅し、さらに、これをＰＮＰトランジスタ２６と抵抗２
７．３０とツェナーダイオード２８とＮ個のダイオード
２９により反転増幅して第１および第２の出力端子３１
．３２から出力信号が出力される。このとき、ダイオー
ド２４と抵抗２５．２７とＰＮＰ）−ランジスタ２６に
より定電流源が構成され、このダイオード２４とＰＮＰ
トランジスタ２６のベース、エミッタ間のダイオード特
性により温度補償が行なわれる。また、ダイオード２４
に接続される抵抗２５と抵抗２７の抵抗値を等しく設定
することにより、ＮＰＮトランジスタ２１とＰＮＰ）−
ランジスタ２６に流れる電流は等しくなり、ＮＰＮ）−
ランジスタ２１のエミッタに接続した抵抗２３とＰＮＰ
トランジスタ２６のコレクタに接続された抵抗３０との
抵抗値の比率を整数倍に近づけ、その数のダイオード２
９を挿入することによりその整数値で利得が決まり、入
力電圧がＯｖのときには第１および第２の出力端子３１
、３２からの出力電圧もＯｖになり、従来のような演算
増幅器による入力電圧ＯＶ付近における電位不連続点の
発生らなく、温度特性に優れた利得制御が行われる。ま
た、ＰＮＰトランジスタ２６のコレクタと接地抵抗３０
の間に挿入されたツェナーダイオード２８により第１お
よび第２の出力端子３１゜３２からのツェナー電位だけ
の差のある利得制御電位を得ることができ、このツェナ
ーダイオード２８のツェナー電位として６■近辺のもの
を使用すれば、ツェナーダイオードは温度特性を持たな
いため、温度的にも安定になる。
タ２１と抵抗２３．２５とダイオード２４により反転増
幅し、さらに、これをＰＮＰトランジスタ２６と抵抗２
７．３０とツェナーダイオード２８とＮ個のダイオード
２９により反転増幅して第１および第２の出力端子３１
．３２から出力信号が出力される。このとき、ダイオー
ド２４と抵抗２５．２７とＰＮＰ）−ランジスタ２６に
より定電流源が構成され、このダイオード２４とＰＮＰ
トランジスタ２６のベース、エミッタ間のダイオード特
性により温度補償が行なわれる。また、ダイオード２４
に接続される抵抗２５と抵抗２７の抵抗値を等しく設定
することにより、ＮＰＮトランジスタ２１とＰＮＰ）−
ランジスタ２６に流れる電流は等しくなり、ＮＰＮ）−
ランジスタ２１のエミッタに接続した抵抗２３とＰＮＰ
トランジスタ２６のコレクタに接続された抵抗３０との
抵抗値の比率を整数倍に近づけ、その数のダイオード２
９を挿入することによりその整数値で利得が決まり、入
力電圧がＯｖのときには第１および第２の出力端子３１
、３２からの出力電圧もＯｖになり、従来のような演算
増幅器による入力電圧ＯＶ付近における電位不連続点の
発生らなく、温度特性に優れた利得制御が行われる。ま
た、ＰＮＰトランジスタ２６のコレクタと接地抵抗３０
の間に挿入されたツェナーダイオード２８により第１お
よび第２の出力端子３１゜３２からのツェナー電位だけ
の差のある利得制御電位を得ることができ、このツェナ
ーダイオード２８のツェナー電位として６■近辺のもの
を使用すれば、ツェナーダイオードは温度特性を持たな
いため、温度的にも安定になる。
さらに、ＮＰＮトランジスタ２１とＰＮＰトランジスタ
２６に流れる電流は等しいので、ＮＰＮトランジスタ２
１およびＰＮＰ）ランジスタ２６のベース、エミッタ間
のダイオードの温度特性も極めて近く、温度特性の優れ
た利得制御装置が得られる。
２６に流れる電流は等しいので、ＮＰＮトランジスタ２
１およびＰＮＰ）ランジスタ２６のベース、エミッタ間
のダイオードの温度特性も極めて近く、温度特性の優れ
た利得制御装置が得られる。
なお、上記実施例では第１のトランジスタ２１をＮＰＮ
形とし、第２のトランジスタ２６をＰＮＰ形としたが、
それぞれ逆の極性にしてもよい、その場合には、ダイオ
ード２４やツェナーダイオード２８の極性、電源■ｃｃ
の極性も逆にする。
形とし、第２のトランジスタ２６をＰＮＰ形としたが、
それぞれ逆の極性にしてもよい、その場合には、ダイオ
ード２４やツェナーダイオード２８の極性、電源■ｃｃ
の極性も逆にする。
発明の効果
以上のように本発明によれば、入力信号を第１のトラン
ジスタを用いたエミッタ接地の反転増幅器を通し、その
コレクタをダイオードと抵抗を介して電源と接続すると
ともに第２のトランジスタのベースに接続し、この第２
のトランジスタのエミッタを抵抗を介して電源と接続す
るとともにコレクタをツェナーダイオードと縦列接続さ
れたＮ個のダイオードとを抵抗とを介して接地し、かつ
このツェナーダイオードの両端を第１および第２の出力
端子に接続することにより、第１および第２の出力端子
からはツェナー電位だけ差のある利得制御電位を得るこ
とができ、しかも、第１のトランジスタのエミッタに接
続された接地抵抗と第２のトランジスタのコレクタに接
続された接地抵抗との抵抗値の比率を整数倍に近づけ、
その整数値により利得を設定することができ、従来のよ
うな入力電圧Ｏｖ付近における出力電圧の電圧不連続点
の発生はなく、入力／出力特性の良好な、かつ温度特性
の優れた利得制御装置を構成できる。
ジスタを用いたエミッタ接地の反転増幅器を通し、その
コレクタをダイオードと抵抗を介して電源と接続すると
ともに第２のトランジスタのベースに接続し、この第２
のトランジスタのエミッタを抵抗を介して電源と接続す
るとともにコレクタをツェナーダイオードと縦列接続さ
れたＮ個のダイオードとを抵抗とを介して接地し、かつ
このツェナーダイオードの両端を第１および第２の出力
端子に接続することにより、第１および第２の出力端子
からはツェナー電位だけ差のある利得制御電位を得るこ
とができ、しかも、第１のトランジスタのエミッタに接
続された接地抵抗と第２のトランジスタのコレクタに接
続された接地抵抗との抵抗値の比率を整数倍に近づけ、
その整数値により利得を設定することができ、従来のよ
うな入力電圧Ｏｖ付近における出力電圧の電圧不連続点
の発生はなく、入力／出力特性の良好な、かつ温度特性
の優れた利得制御装置を構成できる。
第１図は本発明の一実施例を示す利得制御装置の回路図
、第２図は従来の利得制御装置の一例を示す回路図、第
３図は従来の利得制御装置の入力／出力特性を示す図で
ある。 ２１・・・ＮＰＮトランジスタ、２２・・・入力端子、
２３゜２５、２７．３０・・・抵抗、２４・・・ダイオ
ード、２６・・・ＰＮＰトランジスタ、２８・・・ツェ
ナーダイオード、２９・・・Ｎ個のダイオード、３１・
・・第１の出力端子、３２・・・第２の出力端子、ＶＣ
（２・・・電源。 代理人 森 本 義 弘 第 ！ 図
、第２図は従来の利得制御装置の一例を示す回路図、第
３図は従来の利得制御装置の入力／出力特性を示す図で
ある。 ２１・・・ＮＰＮトランジスタ、２２・・・入力端子、
２３゜２５、２７．３０・・・抵抗、２４・・・ダイオ
ード、２６・・・ＰＮＰトランジスタ、２８・・・ツェ
ナーダイオード、２９・・・Ｎ個のダイオード、３１・
・・第１の出力端子、３２・・・第２の出力端子、ＶＣ
（２・・・電源。 代理人 森 本 義 弘 第 ！ 図
Claims (1)
- １、反転増幅器を構成する第１の極性の第１のトランジ
スタのベースを入力端子に接続し、かつ、エミッタを抵
抗を介して接地するとともにコレクタをダイオードと抵
抗を介して電源に接続し、前記第１のトランジスタのコ
レクタにベースが接続された第２の極性の第２のトラン
ジスタのエミッタを抵抗を介して前記電源に接続し、か
つ、コレクタをカソードが前記コレクタに接続されたツ
ェナーダイオードと縦列接続されたＮ個のダイオードと
抵抗を介して接地するとともに前記コレクタと前記ツェ
ナーダイオードのカソードとの接続点を第１の出力端子
に接続し、前記ツェナーダイオードのアノードと前記縦
列接続されたＮ個のダイオードとの接続点を第２の出力
端子に接続し、前記第１のトランジスタのエミッタに接
続された抵抗と前記第２のトランジスタのコレクタに接
続された抵抗との抵抗値の比率を整数倍近くに設定して
、前記整数値により利得設定可能とした利得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276457A JP2865296B2 (ja) | 1988-10-31 | 1988-10-31 | 利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276457A JP2865296B2 (ja) | 1988-10-31 | 1988-10-31 | 利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02122713A true JPH02122713A (ja) | 1990-05-10 |
| JP2865296B2 JP2865296B2 (ja) | 1999-03-08 |
Family
ID=17569706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63276457A Expired - Fee Related JP2865296B2 (ja) | 1988-10-31 | 1988-10-31 | 利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2865296B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933546A (ja) * | 1972-07-26 | 1974-03-28 | ||
| JPS56110307A (en) * | 1980-02-06 | 1981-09-01 | Hitachi Ltd | Electric power amplifier |
-
1988
- 1988-10-31 JP JP63276457A patent/JP2865296B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933546A (ja) * | 1972-07-26 | 1974-03-28 | ||
| JPS56110307A (en) * | 1980-02-06 | 1981-09-01 | Hitachi Ltd | Electric power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2865296B2 (ja) | 1999-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249136A (en) | PWM Signal power amplifier | |
| JPH0446009B2 (ja) | ||
| EP0132863B1 (en) | Protection circuit | |
| US4122402A (en) | Buffer amplifier circuit suitable for manufacture in monolithic integrated circuit form | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US4057743A (en) | Current sensing circuit | |
| JPS60204108A (ja) | プツシユプル増幅器 | |
| JP3466717B2 (ja) | ラインドライバ‐スイッチング段 | |
| US4573019A (en) | Current mirror circuit | |
| US6246290B1 (en) | High gain, current driven, high frequency amplifier | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP3682122B2 (ja) | 全波整流回路 | |
| JP2865296B2 (ja) | 利得制御装置 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPH02122712A (ja) | 利得制御装置 | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JPS6244574Y2 (ja) | ||
| JPH02122711A (ja) | 利得制御装置 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH0253307A (ja) | 低周波増幅回路 | |
| JPS60160707A (ja) | プッシュプル型出力回路 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JP2703953B2 (ja) | 電流増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |