JPH0879441A - 画像読み取り装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】２次元の読み取り対象物を、静止状態でかつ密
着型での読み取りを可能とし、もって機器の小型化も可
能とする画像読み取り装置を提供する。 【構成】一つの光電変換素子３と一つのブロッキング素
子５とを直列に接続した光電変換素子ユニットにおい
て、適宜選択された複数個の光電変換素子ユニットを一
単位として複数個の光電変換素子ユニット群Ｃ_１，Ｃ_２
…Ｃ_ｎを構成し、それぞれの光電変換素子ユニット群に
対しては一つの第１駆動電圧印加手段Ｄ_１，Ｄ_２…Ｄ_ｎ
を、そして各光電変換素子ユニット群における各光電変
換素子ユニットには、それぞれマトリクスを構成して電
気的に接続された第２駆動電圧印加手段Ｅ_１，Ｅ_２…Ｅ
_ｎを設け、一つの第１駆動電圧印加手段と一つの第２駆
動電圧印加手段を入力とする一方、光電変換素子ユニッ
トの他方の出力側個別極９を出力として論理積回路を構
成したことを特徴的構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、読み取り動作がマトリ
クス駆動の画像読み取り装置に関するものである。

【０００２】

【従来の技術】ファクシミリなどの画像読み取り装置に
は、電荷結合素子（charge coupled device;ＣＣＤ）を
用いた縮小光学系の画像読み取り装置に代わって、一般
に密着型イメージセンサと呼ばれる画像読み取り装置が
使用され始めている。この画像読み取り装置は、ガラス
基板上にアモルファスシリコン（a-Si）などの薄膜半導
体から成る光電変換素子が一次元状に複数形成されたも
ので、原稿上の画像を等倍で読み取ることができる。光
電変換素子には通常フォトダイオードが用いられるが、
フォトダイオードに生じる光電流は極めて微弱であるた
め、この光電流をフォトダイオードの接合容量に一旦蓄
積させてから検出する電荷蓄積法が広く採用されてい
る。さらに光電変換素子の数が非常に多くなるため、通
常はスイッチング素子の数が少なくて済むマトリックス
駆動方式が採用されている。

【０００３】ここで、フォトダイオードを用いた電荷蓄
積法によるマトリックス駆動方式の画像読み取り装置の
一例を、図面に基づき簡単に説明する。

【０００４】図１０に示すように、従来の画像読み取り
装置には光電変換素子としてのフォトダイオード５０が
ｍ×ｎ個配列され、これらフォトダイオード５０にブロ
ッキングダイオード５２が逆極性で直列に接続されてい
る。これらフォトダイオード５０やブロッキングダイオ
ード５２は、ｍ個毎にｎ個のブロックＢ₁.Ｂ₂.…Ｂ_nに
区分されている。ブロッキングダイオード５２のアノー
ド端子は、各ブロックＢ₁.Ｂ₂.…Ｂ_n 毎に共通するバッ
ファゲート５４を介してシフトレジスタ５６の各出力端
子に接続されている。

【０００５】一方、フォトダイオード５０のアノード端
子は各ブロックＢ₁.Ｂ₂.…Ｂ_n 間で相対的に同一位置に
あるもの同士が、共通する電流増幅回路ＩＶ_1.ＩＶ_2.…
ＩＶ _m を介して積分回路ＩＮ_1.ＩＮ_2.…ＩＮ_m に接続さ
れている。さらに積分回路ＩＮ_1.ＩＮ_2.…ＩＮ_m には、
サンプルホールド回路ＳＨ_1.ＳＨ_2.…ＳＨ_m とマルチプ
レクサ回路ＭＰＸと増幅回路５８とが接続されていて、
これら電流増幅回路ＩＶ_1.ＩＶ_2.…ＩＶ_m と、積分回路
ＩＮ_1.ＩＮ_2.…ＩＮ_m と、サンプルホールド回路ＳＨ_1.
ＳＨ_2.…ＳＨ_m と、マルチプレクサ回路ＭＰＸと、増幅
回路５８とにより、フォトダイオード５０から流れ出す
電流Ｉ_1.Ｉ_2.…Ｉ_m を時間積分等するための信号処理回
路が構成されている。

【０００６】この画像読み取り装置によれば、図１１の
タイムチャートに示すように、シフトレジスタ５６に入
力されたデータ入力パルスＤinは、クロックパルスＣＬ
Ｋにしたがってシフトレジスタ５６内を順にシフトして
いき、その各出力端子から順番に出力される。これによ
り、各フォトダイオード５０にブロックＢ_1.Ｂ_2.…Ｂ _n
単位で順番に駆動電圧Ｖd が印加されることになる。駆
動電圧Ｖd が印加されたフォトダイオード５０には、そ
の接合容量に蓄積させられている光信号に相当する電流
Ｉ_1.Ｉ_2.…Ｉ_m が流れ、各電流増幅回路ＩＶ_1.ＩＶ_2.…
ＩＶ_m により増幅され、さらに積分回路ＩＮ_1.ＩＮ_2.…
ＩＮ_m と、サンプルホールド回路ＳＨ_1.ＳＨ_2.…ＳＨ_m
と、マルチプレクサ回路ＭＰＸと、増幅回路５８から成
る信号処理回路により、フォトダイオード５０から流れ
出す電流Ｉ_1.Ｉ_2.…Ｉ_m が信号処理されて出力電力Ｖou
t が得られる。このようにして、各フォトダイオード５
０の電気信号は、シフトレジスタ５６等によりブロック
Ｂ_1.Ｂ_2.…Ｂ_n 単位で順次走査され、１つのブロック内
のチャンネル分が同時に読み出されるのである。

【０００７】

【発明が解決しようとする課題】以上説明したように、
電荷蓄積法によるマトリックス駆動方式の駆動電圧Ｖｄ
は、前記タイムチャートに示すように、シフトレジスタ
出力となっている。このため、たとえばＡ４版サイズの
８素子／mmの画像読み取り装置においては素子数が１７
２８個になり、３２チャンネル×５４ブロック、１６チ
ャンネル×１０８ブロックあるいは８チャンネル×２１
６ブロックのいずれかで構成され、通常は１６チャンネ
ル×１０８ブロックで構成されている。しかし、いずれ
の構成であっても個々のフォトダイオードを順不同に個
別に駆動できるものではなく、また、その用途はファク
シミリ等、読み取り原稿をピッチ送りしながら一次元の
画像を連続して読み取ることを対象とするものであり、
読み取り対象物を静止状態のままで、２次元の画像を読
み取ることは複雑な信号処理回路が多数必要となり困難
である。そして、このような２次元の画像読み取り装置
としては、従来よりＣＣＤが一般的であるが、ＣＣＤの
場合にはどうしても縮小光学系が必要となることから機
器の小型化に困難が伴う。

【０００８】そこで、本発明者らはファクシミリ等で行
われる一次元の画像読み取りは勿論のこと、読み取り対
象物を静止状態のままで２次元の画像読み取りを可能と
し、かつフォトダイオードを用いることで密着型の画像
読み取りを可能とし、もって機器の小型化も可能とする
画像読み取り装置を案出した。

【０００９】

【課題を解決するための手段】本発明の請求項１にかか
る画像読み取り装置の要旨とするところは、一つの光電
変換素子と一つのブロッキング素子とを直列に接続する
とともに、直列に接続した一方の極を入力側極、他方の
極を出力側極とした光電変換素子ユニットを複数個配列
した光電変換素子ユニット列と、光電変換素子ユニット
列を複数個の光電変換素子ユニットを含む複数個の光電
変換素子ユニット群に分割し、分割したそれぞれの光電
変換素子ユニット群における一つの光電変換素子ユニッ
トの入力側極それぞれに対応した電圧印加手段を設ける
とともに、一つの光電変換素子ユニット群を一単位とし
た複数の電圧印加手段に対して、第１の駆動電圧を与え
る複数個の第１駆動電圧印加手段と、異なる複数個の光
電変換素子ユニット群のそれぞれから選択された複数個
の光電変換素子ユニットのそれぞれの入力側極に第２の
駆動電圧を与える、複数個の第２駆動電圧印加手段と、
複数個の光電変換素子ユニットの出力側極からの読み取
り信号を入力する一つの信号処理回路と、を備え、第１
駆動電圧印加手段における一つの電圧印加手段からの出
力と、一つの第２駆動電圧印加手段からの出力を入力と
する一方、当該第１駆動電圧印加手段における一つの電
圧印加手段と、当該一つの第２駆動電圧印加手段に対応
する光電変換素子ユニットの他方の出力側個別極を出力
として論理積回路を構成した画像読み取り装置である。

【００１０】また請求項２にかかる画像読み取り装置の
要旨とするところは、縦横のマトリクス状に配置した第
１駆動電圧印加手段および第２駆動電圧印加手段と、入
力側極を互いに交差する当該２つの駆動電圧印加手段に
電気的に接続した、少なくとも光電変換素子を含む光電
変換素子ユニットと、光電変換素子ユニットの出力側極
からの読み取り信号を入力する信号処理回路と、を備
え、第１駆動電圧印加手段の電圧と第２駆動電圧印加手
段からの電圧を入力とする一方、互いに交差する当該２
つの駆動電圧印加手段に電気的に接続した光電変換素子
ユニットの出力側極を出力とした論理積回路を構成し、
互いに交差する２つの駆動電圧印加手段に電気的に接続
した当該光電変換素子ユニットにおける光電変換素子部
を画像読み取り用の単位画素とした画像読み取り装置で
ある。

【００１１】

【作用】本発明の画像読み取り装置は、以下の作用によ
って画像情報を読み取る。請求項１においては、一つの
光電変換素子と一つのブロッキング素子とを直列に接続
するとともに、直列に接続した一方の極を入力側極、他
方の極を出力側極とした光電変換素子ユニットを複数個
（ｍ×ｎ個）配列した光電変換素子ユニット列におい
て、適宜選択された複数個（ｍ個）の光電変換素子ユニ
ットを一単位として複数個（ｎ個）の光電変換素子ユニ
ット群を構成し、それぞれの光電変換素子ユニット群に
対して、一つの第１駆動電圧印加手段を設けている。従
って、第１駆動電圧印加手段は全体でｎ個となる。そし
てこの第１駆動電圧印加手段からは、それぞれの光電変
換素子ユニットに対応した電圧印加手段が設けられてい
る。従って１個の第１駆動電圧印加手段には、ｍ個の電
圧印加手段が設けられていることになる。一方、各光電
変換素子ユニット群における一つの光電変換素子ユニッ
トに対応した計ｍ×ｎ個からなる全ての電圧印加手段に
対して、各光電変換素子ユニット群からの１個の電圧印
加手段、すなわち計ｎ個の電圧印加手段を１個の第２電
圧印加手段と電気的に接続しつつ、この第２電圧印加手
段を各光電変換素子ユニット群内の計ｍ個の電圧印加手
段のそれぞれに対して、マトリクスを構成して電気的に
接続している。このような構成によって、第１駆動電圧
印加手段から電圧印加手段を介した第１の駆動電圧と、
第２駆動電圧印加手段からの第２の駆動電圧が、同時に
光電変換素子ユニットの入力側共通極に印加され得る構
成となる。そして本発明では、一つの電圧印加手段と一
つの第２駆動電圧印加手段を入力とする一方、光電変換
素子ユニットの他方の出力側個別極を出力として論理積
回路を構成しているので、読み取り動作に際しては、第
１の駆動電圧と第２の駆動電圧が同時に入力された光電
変換素子ユニットのみから画像信号が得られることにな
る。そして、ここで光電変換素子ユニットは、一つの光
電変換素子と一つのブロッキング素子とを直列に接続し
た構成になっているので、個々の光電変換素子を順不同
でランダムに駆動することができることになる。また読
み取りの為の電圧印加はマトリクス駆動となり、必要と
する駆動ゲート数はｍ＋ｎ個となる。一方信号処理回路
については、複数個の光電変換素子ユニットの出力側極
からの読み取り信号を一つにまとめて入力するので一個
となる。さらに光電変換素子ユニットの配置は、１次元
または２次元のいずれでも可能である。２次元に配置し
た場合は、原稿を静止状態で読み取れることになる。

【００１２】請求項２においては、第１駆動電圧印加手
段および第２駆動電圧印加手段を縦横のマトリクス状に
配置し、少なくとも光電変換素子を含む光電変換素子ユ
ニットの入力側極を互いに交差する当該２つの駆動電圧
印加手段に電気的に接続し、さらに第１駆動電圧印加手
段の電圧と第２駆動電圧印加手段からの電圧を入力とす
る一方、互いに交差する当該２つの駆動電圧印加手段に
電気的に接続した光電変換素子ユニットの出力側極を出
力とした論理積回路を構成し、互いに交差する２つの駆
動電圧印加手段に電気的に接続した当該光電変換素子ユ
ニットにおける光電変換素子部を画像読み取り用の単位
画素としており、互いに交差する２つの駆動電圧印加手
段に電圧が印加された部分の画素のみから画像信号が読
み取られることになる。従って、縦横に配置した２つの
駆動電圧印加手段を走査することによって、従来のファ
クシミリ等のように原稿をピッチ送りすることなく、２
次元の画像を静止状態で読み取ることができる。ここで
読み取られた画像信号は、光電変換素子ユニットの出力
側極から読み取り信号として出力され、信号処理回路に
よって処理される。

【００１３】

【実施例】次に、本発明にかかる画像読み取り装置の実
施例を図面に基づいて詳細に説明する。図１に示すよう
に、本発明の画像読み取り装置１は、一つのフォトダイ
オード３・・と一つのブロッキングダイオード５を直列
に接続するとともに、直列に接続した一方の極を入力側
極７・・、他方の極を出力側極９・・とした光電変換素
子ユニットＢ_1.Ｂ_2.…Ｂ_mnを、画像読み取り幅にわたっ
て複数個一次元方向に配列した光電変換素子ユニット列
１１と、光電変換素子ユニット列１１を、複数個（ｍ
個）の光電変換素子ユニットＢ_{(m n)}を含む複数個（ｎ
個）の光電変換素子ユニット群Ｃ₁.Ｃ₂.…Ｃ_n に分割
し、分割したそれぞれの光電変換素子ユニット群Ｃ₁.Ｃ
₂.…Ｃ_n における複数個の光電変換素子ユニットＢ_(mn)
の入力側極７・・それぞれに対応して設けた電圧印加手
段１３・・に対して、一つの光電変換素子ユニット群Ｃ
₁.Ｃ₂.…Ｃ_n を一単位として第１の駆動電圧を与える複
数個（ｎ個）の第１駆動電圧印加手段Ｄ_1.Ｄ_2.…Ｄ
_n と、異なる複数個（ｎ個）の光電変換素子ユニット群
Ｃ₁.Ｃ₂.…Ｃ_n のそれぞれから選択された複数個（ｎ
個）の光電変換素子ユニットＢ_(mn)の入力側極９・・に
第２の駆動電圧を与える、複数個（ｍ個）の第２駆動電
圧印加手段Ｅ_1.Ｅ_2.…Ｅ _m と、複数個の光電変換素子ユ
ニットＢ_1.Ｂ_2.…Ｂ_mnの出力側極９・・からの読み取り
信号を入力する一つの信号処理回路１５と、を備え、第
１駆動電圧印加手段Ｄ_1.Ｄ_2.…Ｄ_n における一つの電圧
印加手段１３からの出力と、一つの第２駆動電圧印加手
段Ｅ_(m) からの出力を入力とする一方、当該第１駆動電
圧印加手段Ｄ_1.Ｄ_2.…Ｄ_n における一つの電圧印加手段
１３と、当該一つの第２駆動電圧印加手段Ｅ_(m) に対応
する光電変換素子ユニットＢ_(mn)の他方の出力側極９を
出力とする、第１抵抗Ｒｄと第２抵抗Ｒｅと光電変換素
子ユニットＢ_(mn)からなる論理積回路１７を構成したも
のである。すなわち、各光電変換素子ユニット群Ｃ₁.Ｃ
₂.…Ｃ_n における一つの光電変換素子ユニットＢ_(mn)に
対応した計ｍ×ｎ個からなる全ての電圧印加手段１３・
・に対して、各光電変換素子ユニット群Ｃ₁.Ｃ₂.…Ｃ_n
からの１個の電圧印加手段１３、すなわち計ｎ個の電圧
印加手段１３・・を１個の第２電圧印加手段Ｅ_(m)と電
気的に接続しつつ、この第２電圧印加手段Ｅ_(m) を各光
電変換素子ユニット群Ｃ₁.Ｃ₂.…Ｃ_n 内の計ｍ個の電圧
印加手段１３・・のそれぞれに対して、マトリクスを構
成して電気的に接続している。

【００１４】従って、読み取りの為の電圧印加がマトリ
クス駆動となり、必要とする駆動ゲートの数は、第１駆
動電圧印加手段Ｄ_1.Ｄ_2.…Ｄ_n の数と、第２駆動電圧印
加手段Ｅ_1.Ｅ_2.…Ｅ_m の数とを加えた数、すなわちｍ＋
ｎ個となる。

【００１５】これらフォトダイオード３及びブロッキン
グダイオード５は、アモルファスシリコン（a-Si）など
の薄膜半導体が、ｐｉｎ構造などで積層されて形成され
たものが適用され、両者は同一構造で構成されていても
良く、あるいは異なる構造で構成されていても良い。

【００１６】これらフォトダイオード３の各アノード端
子は、全て一本の出力線１９に接続され、この出力線１
９の出力端子には、通常は電流増幅回路２１および図示
しない積分回路、サンプルホールド回路などによる信号
処理回路１５が接続され、各フォトダイオード３に流れ
る電流Ｉ₁ Ｉ₂ …を時間積分して出力できるようになっ
ている。

【００１７】一方、ブロッキングダイオード５の各アノ
ード端子は、ｍ個毎にｎ個の光電変換素子ユニット群Ｃ
₁.Ｃ₂.…Ｃ_n に区分して接続されている。そして各光電
変換素子ユニット群Ｃ₁.Ｃ₂.…Ｃ_n 内のｍ個の光電変換
素子ユニットＢ_1.Ｂ_2.…Ｂ_mのそれぞれに対して、個別
に第１の駆動電圧を印加し得るように、光電変換素子ユ
ニットＢ_1.Ｂ_2.…Ｂ_mnの入力側極７・・は、それぞれ抵
抗Ｒｄを接続した電圧印加手段１３・・を介して第１駆
動電圧印加手段Ｄ_1.Ｄ_2.…Ｄ_n に接続されている。さら
に、光電変換素子ユニット群Ｃ₁.Ｃ₂.…Ｃ_n 間で相対的
に同一位置にあるｎ個の光電変換素子ユニットＢ_1.Ｂ_2.
…Ｂ_n の入力側極７・・は、それぞれ抵抗Ｒｅを介して
共通する第２電圧印加手段Ｅ_1.Ｅ_2.…Ｅ_m に接続され、
第２の駆動電圧を光電変換素子ユニット群Ｃ₁.Ｃ₂.…Ｃ
_n 内の光電変換素子ユニットＢ_{(m n)}に個別に印加し得る
ように構成されている。

【００１８】ここで、一つの任意の光電変換素子ユニッ
トＢ_(mn)におけるフォトダイオード３とブロッキングダ
イオード５、および第１抵抗Ｒｄと第２抵抗Ｒｅとによ
って、図２（ａ）に示すように論理積回路１７が構成さ
れている。したがって、入力Ｄ_(n) 、Ｅ_(m) からそれぞ
れ第１の駆動電圧Ｄ＝５Ｖ、第２の駆動電圧Ｅ＝５Ｖが
入力された時、Ｂ点の電位Ｖｄは５Ｖであり、読出し状
態となる。次に、第１の駆動電圧Ｄ＝０Ｖ、第２の駆動
電圧Ｅ＝０Ｖである時は、Ｂ点の電位Ｖｄは０Ｖであ
り、またＤ＝０Ｖ、Ｅ＝５Ｖ、又はＤ＝５Ｖ、Ｅ＝０Ｖ
が入力された時は、Ｂ点の電位Ｖｄは２．５Ｖであり、
いずれも蓄積状態となり、読み出されることはない。こ
のように、Ｄ_(n) とＥ_(m) の両方が５Ｖ、すなわちＯＮ
状態となったときにのみ読出し状態となる論理積回路と
なっている（同図（ｂ））。

【００１９】これら第１駆動電圧印加手段（マトリクス
の一方の入力端子に相当）Ｄ_1.Ｄ_2.…Ｄ_n および第２駆
動電圧印加手段（マトリクスの他方の入力端子に相当）
Ｅ_1.Ｅ_2.…Ｅ_m はそれぞれ図示しないバッファーゲート
を介してシフトレジスタの各出力端子が接続されてい
て、これらによって第１駆動電圧印加手段Ｄ_1.Ｄ_2.…Ｄ
_n および第２の印加手段Ｅ_1.Ｅ_2.…Ｅ_m がそれぞれ機能
する。従って、用いられるシフトレジスタには合計（ｍ
＋ｎ）段のフリップフロップが備えられている。

【００２０】次に、この画像読み取り装置１の動作を、
図３（ａ）に示す駆動側を３×３にマトリックス化した
画像読み取り装置２３を例にして、同図（ｂ）に示すタ
イムチャートに基づき説明する。なお、この画像読み取
り装置２３は前述の図１に示す画像読み取り装置１を簡
略化したものであり、その構成は同様であるため、説明
を省略する。

【００２１】画像読み取り装置２３の第１駆動電圧印加
手段および第２駆動電圧印加手段を構成する入力端子Ｄ
１、Ｄ２、Ｄ３および入力端子Ｅ１、Ｅ２、Ｅ３にはそ
れぞれバッファーゲートを介してシフトレジスタの出力
端子が接続されていて、このシフトレジスタに入力され
たデータ入力パルスはクロックパルスＣＬＫにしたがっ
てシフトレジスタ内を順にシフトしていき、シフトレジ
スタの各出力端子から順番に出力される。

【００２２】すなわち第１駆動電圧印加手段Ｄ１、Ｄ
２、Ｄ３から順番に入力された第１の駆動電圧は、抵抗
Ｒｄを接続した電圧印加手段１３を介して、それぞれ光
電変換素子ユニットＢ１、Ｂ２、Ｂ３と、光電変換素子
ユニットＢ４、Ｂ５、Ｂ６および光電変換素子ユニット
Ｂ７、Ｂ８、Ｂ９の光電変換素子列（図中省略）に印加
される。ここで、第１の駆動電圧を順番に入力させるタ
イミングは立上りと立下りとを一致させている。一方、
第２駆動電圧印加手段Ｅ１、Ｅ２、Ｅ３から順番に入力
された第２の駆動電圧は抵抗Ｒｅを介して、それぞれ光
電変換素子ユニットＢ１、Ｂ４、Ｂ７と、光電変換素子
ユニットＢ２、Ｂ５、Ｂ８および光電変換素子ユニット
Ｂ３、Ｂ６、Ｂ９の光電変換素子列（図中省略）に印加
される。ここで、第２の駆動電圧を順番に入力させるタ
イミングは立上りと立下りとを一致させている。

【００２３】その結果、第１駆動電圧印加手段Ｄ１、Ｄ
２、Ｄ３から順番に入力された第１の駆動電圧と、第２
駆動電圧印加手段Ｅ１、Ｅ２、Ｅ３から順番に入力され
た第２の駆動電圧とが、それぞれ抵抗ＲｄとＲｅおよび
前述した光電変換素子列７とから成る論理積回路１７に
入力されてＯＮ状態となり、その光電変換素子ユニット
Ｂ１、Ｂ１……Ｂ９のフォトダイオードが駆動されるの
である。従って、たとえば第１駆動電圧印加手段Ｄ１か
ら第１の駆動電圧が入力されているときに、第２駆動電
圧印加手段Ｅ１、Ｅ２、Ｅ３から順番に第２の駆動電圧
をシフトさせて印加することにより、論理積回路１７が
ＯＮとなったことになって、光電変換素子ユニットＢ
１、Ｂ２、Ｂ３内のフォトダイオード３は順番に駆動さ
れたことに、すなわち蓄積電荷を放電しうる状態にな
る。また同様に、第１駆動電圧印加手段Ｄ２から第１の
駆動電圧が入力されているときに、第２駆動電圧印加手
段Ｅ１、Ｅ２、Ｅ３から順番に第２の駆動電圧をシフト
させて印加することにより、光電変換素子ユニットＢ
４、Ｂ５、Ｂ６内のフォトダイオード３は順番に駆動さ
れることになる。

【００２４】以上、本発明の画像読み取り装置の一実施
例を詳述したが、本発明は上述の実施例に限定されるこ
となく、その他の態様でも実施し得るものである。

【００２５】たとえば図４に示すように、画像読み取り
装置２５は前述の実施例と同様、光電変換素子としての
フォトダイオード３と、これらに逆極性で直列に接続さ
れたブロッキングダイオード５とが一次元に配列されて
いる。そして、これらフォトダイオード３の各アノード
端子は一本の出力線１９に接続されて、同様に構成され
ている。

【００２６】一方、ブロッキングダイオード５の各アノ
ード端子は前述と同様に、ｍ個毎にｎ個の光電変換素子
ユニット群Ｃ₁.Ｃ₂.…Ｃ_n に区分されている。そして、
各光電変換素子ユニット群Ｃ₁.Ｃ₂.…Ｃ_n のｍ個の光電
変換素子ユニットＢ_1.Ｂ_2.…Ｂ_m を単位に順番に第１の
駆動電圧を印加し得るよう、光電変換素子ユニットＢ _1.
Ｂ_2.…Ｂ_mnの入力側極７・・は、それぞれダイオードＤ
idを介して共通する第１駆動電圧印加手段Ｄ_1.Ｄ_2.…Ｄ
_n に接続されている。さらに、各光電変換素子ユニット
群Ｃ₁.Ｃ₂.…Ｃ_n 間で、相対的に同一位置にあるｎ個の
光電変換素子ユニットＢ_1.Ｂ_2.…Ｂ_n の入力側極７・・
は、それぞれダイオードＤieを介して共通する第２駆動
電圧印加手段Ｅ_1.Ｅ_2.…Ｅ_m に接続され、第２の駆動電
圧を光電変換素子ユニット群Ｃ₁.Ｃ₂.…Ｃ_n 内の光電変
換素子ユニットＢ_(mn)に個別に印加し得るように構成さ
れている。そして、これらダイオードＤid及びＤieのア
ノード端子はそれぞれブロッキングダイオード５のアノ
ード端子に直列に接続されていて、このアノード端子側
に抵抗Ｒを介してバイアス電圧Ｖａが印加される。図に
おいては、ダイオードＤid、Ｄieと光電変換素子ユニッ
トＢ_(mn)によって論理積回路１７を構成している。

【００２７】すなわち、任意の光電変換素子ユニットＢ
_(mn)における任意の一対のフォトダイオード３とブロッ
キングダイオード５に対し、図５に示すようにダイオー
ドＤidとダイオードＤieが接続されるとともに、抵抗Ｒ
を介してバイアス電圧Ｖａ＝５Ｖが印加されていて、ダ
イオードを用いた論理積回路１７が構成されている。従
って、順電圧Ｖ_F ≒０Ｖであるとき、理想的な出力がな
され、第１および第２駆動電圧印加手段Ｄ_(n) 、Ｅ_(m)
からそれぞれ第１の駆動電圧Ｄ＝５Ｖ、第２の駆動電圧
Ｅ＝５Ｖが入力された時、Ｂ点の電位Ｖｄは５Ｖであ
り、読出し状態となる。次に、第１の駆動電圧Ｄ＝０
Ｖ、第２の駆動電圧Ｅ＝０Ｖである時は、Ｂ点の電位Ｖ
ｄは０Ｖであり、またＤ＝０Ｖ、Ｅ＝５Ｖ、またはＤ＝
５Ｖ、Ｅ＝０Ｖが入力された時は、Ｂ点の電位Ｖｄは０
Ｖであり、いずれも蓄積状態となり、読み出されること
はない。

【００２８】また順電圧Ｖ_F ≒１Ｖであるときは、第１
および第２駆動電圧印加手段Ｄ_(n)、Ｅ_(m) からそれぞ
れ第１の駆動電圧Ｄ＝５Ｖ、第２の駆動電圧Ｅ＝５Ｖが
入力された時、Ｂ点の電位Ｖｄは５Ｖであり、読出し状
態となる。次に、第１の駆動電圧Ｄ＝０Ｖ、第２の駆動
電圧Ｅ＝０Ｖである時は、Ｂ点の電位Ｖｄは０．５Ｖと
なり、またＤ＝０Ｖ、Ｅ＝５Ｖ、又はＤ＝５Ｖ、Ｅ＝０
Ｖが入力された時は、Ｂ点の電位Ｖｄは１Ｖとなる。従
って、この場合はフォトダイオード３とブロッキングダ
イオード５との間の電位Ｖ_PDが１Ｖ以下に下がらなけれ
ば、蓄積状態が保たれ、読出しが行われることはない。

【００２９】次に、この画像読み取り装置の動作を、図
６（ａ）に示す駆動側を３×３にマトリックス化した画
像読み取り装置２７を例にして、同図（ｂ）に示すタイ
ムチャートに基づき説明する。なお、この画像読み取り
装置２７は前述の図４に示す画像読み取り装置２５を簡
略化したものであり、その構成は同様であるため、説明
を省略する。

【００３０】画像読み取り装置２７の、第１および第２
の駆動電圧印加手段Ｄ１、Ｄ２、Ｄ３およびＥ１、Ｅ
２、Ｅ３には、それぞれバッファーゲートを介してシフ
トレジスタの出力端子が接続されていて、このシフトレ
ジスタに入力されたデータ入力パルスはクロックパルス
ＣＬＫにしたがってシフトレジスタ内を順にシフトして
いき、シフトレジスタの各出力端子から順番に出力され
る。すなわち第１駆動電圧印加手段Ｄ１、Ｄ２、Ｄ３か
ら順番に入力された第１の駆動電圧は、それぞれ光電変
換素子ユニットＢ１、Ｂ２、Ｂ３と、光電変換素子ユニ
ットＢ４、Ｂ５、Ｂ６及び光電変換素子ユニットＢ７、
Ｂ８、Ｂ９のダイオードＤidを印加する。ここで、第１
の駆動電圧を順番に入力させるタイミングは立上りと立
下りとを一致させている。一方、第２駆動電圧印加手段
Ｅ１、Ｅ２、Ｅ３から順番に入力された第２の駆動電圧
は、それぞれ光電変換素子ユニットＢ１、Ｂ４、Ｂ７
と、光電変換素子ユニットＢ２、Ｂ５、Ｂ８及び光電変
換素子ユニットＢ３、Ｂ６、Ｂ９のダイオードＤieを印
加する。ここで、第２の駆動電圧を順番に入力させるタ
イミングは立上りと立下りとを一致させている。

【００３１】その結果、第１駆動電圧印加手段Ｄ１、Ｄ
２、Ｄ３から順番に入力された第１の駆動電圧と、第２
駆動電圧印加手段Ｅ１、Ｅ２、Ｅ３から順番に入力され
た第２の駆動電圧とがそれぞれダイオードＤieとダイオ
ードＤidとを用いた論理積回路の入力側において一致し
た（ＯＮレベルとなった）時、印加電圧が出力され、そ
の光電変換素子ユニットＢ１、Ｂ１……Ｂ９のフォトダ
イオードが駆動させられるのである。従って、例えば第
１駆動電圧印加手段Ｄ１から第１の駆動電圧が入力させ
られているときに、第２駆動電圧印加手段Ｅ１、Ｅ２、
Ｅ３から順番に第２の駆動電圧をシフトさせて印加する
ことにより、光電変換素子ユニットＢ１、Ｂ２、Ｂ３内
のフォトダイオードは順番に駆動させられることにな
る。また同様に、第１駆動電圧印加手段Ｄ２から第１の
駆動電圧が入力させられているときに、第２駆動電圧印
加手段Ｅ１、Ｅ２、Ｅ３から順番に第２の駆動電圧をシ
フトさせて印加することにより、光電変換素子ユニット
Ｂ４、Ｂ５、Ｂ６内のフォトダイオードは順番に駆動さ
せられることになる。

【００３２】次に、上述の実施例はフォトダイオード３
とブロッキングダイオード５のカソード端子同士を接続
していたが、逆にフォトダイオード３とブロッキングダ
イオード５のアノード端子同士を接続してもよい。また
ブロッキングダイオード５でなく、ＴＦＴ（薄膜トラン
ジスタ）などによって選択駆動されるタイプのものにも
適用でき、さらには密着型だけでなく、いわゆる完全密
着型の画像読み取り装置にも適用し得ることは当然であ
る。

【００３３】また、マトリックス駆動部である、上述
（図５）のダイオードを用いた論理積回路１７は正論理
方式の論理積回路で構成したが、ダイオードとバイアス
電源の極性を逆にした負論理方式の論理積回路で構成す
ることも可能である。さらに前述の抵抗やダイオードを
用いる以外にも、その他の構成に係る論理積回路を用い
ても良いのは当然である。

【００３４】ここで、論理積回路１７を構成するダイオ
ードＤid、Ｄieは、フォトダイオード３及びブロッキン
グダイオード５を構成するアモルファス半導体や結晶質
半導体を利用して形成するのが最も好ましい。また、論
理積回路１７を構成する抵抗については別途、抵抗体を
蒸着させたり、ワイヤーボンディング等によって形成し
ても良く、あるいは半導体層のうち比較的高抵抗である
部分を利用して形成することも可能である。

【００３５】次に、本発明の請求項２を２次元の画像読
み取り装置に応用した例を、図７、８として示してい
る。図例のものは、縦横のマトリクス状に配置した第１
駆動電圧印加手段Ｄ₁ Ｄ₂ …Ｄ_n および第２駆動電圧印
加手段Ｅ_1.Ｅ_2.…Ｅ_n と、入力側極７を、互いに交差す
る当該２つの駆動電圧印加手段Ｄ_1.Ｄ_2.…Ｄ_n 、Ｅ_1.Ｅ
_2.…Ｅ_n に対して抵抗Ｒｄ、Ｒｅを介して電気的に接続
した、少なくとも光電変換素子３を含む光電変換素子ユ
ニットＢ_11. Ｂ_12. …Ｂ_nnと、光電変換素子ユニットＢ
_11. Ｂ_12. …Ｂ_nnの出力側極９・・から出力線１９・・
を介して接続した、読み取り信号を入力する信号処理回
路（図示せず）とを備え、第１駆動電圧印加手段Ｄ_1.Ｄ
_2.…Ｄ_n の電圧と、第２駆動電圧印加手段Ｅ_1.Ｅ _2.…Ｅ
_n からの電圧を入力とする一方、互いに交差する当該２
つの駆動電圧印加手段Ｄ_(n) 、Ｅ_(n) に電気的に接続し
た光電変換素子ユニットＢ_(nn)の出力側極９を出力とし
た論理積回路１７を構成し、互いに交差する２つの駆動
電圧印加手段Ｄ_(n) 、Ｅ_(n) に電気的に接続した当該光
電変換素子ユニットＢ_(nn)における光電変換素子部を画
像読み取り用の単位画素Ｐ_(nn)とした画像読み取り装置
２９である。

【００３６】そして、このような２次元の画像読み取り
装置２９の構造が図８に示される。図は各画素Ｐ_(nn)の
部分のみを模式的に描いた平面図であり、（ａ）のもの
は第１駆動電圧印加手段Ｄ_(n) を下に、第２駆動電圧印
加手段Ｅ_(n) を上に配して両者を交差させ、交点にそれ
ぞれ抵抗Ｒｄ、Ｒｅを介して光電変換素子ユニットＢ
_(nn)を配置した例である。光電変換素子ユニットＢ_(nn)
はフォトダイオード３とブロッキングダイオート５が、
その下部電極３ｂを接続用共通電極として接続されてい
る。そしてフォトダイオード３の上部電極３ａから取り
出した出力側極９を、出力線１９に接続している。ここ
で上部電極３ａ、下部電極３ｂのいずれを透明電極にす
るかの選択は、光の入射方向によって適宜決定すればよ
い。また（ｂ）のものは第１駆動電圧印加手段Ｄ_(n) を
上に、第２駆動電圧印加手段Ｅ_(n) を下に配して両者を
交差させ、交点にそれぞれ抵抗Ｒｄ、Ｒｅを介して光電
変換素子ユニットＢ_(nn)を配置している。光電変換素子
ユニットＢ_(nn)はフォトダイオード３とブロッキングダ
イオート５が、その上部電極３ａを接続用共通電極とし
て接続されている。そしてフォトダイオード３の下部電
極３ｂから取り出した出力側極９を、出力線１９に接続
している。ここでも上記同様、上部電極３ａ、下部電極
３ｂのいずれを透明電極にするかの選択は、光の入射方
向によって適宜決定すればよい。

【００３７】上記図７、８に示した２次元の画像読み取
り装置は、例えば図９のような全体構成が例示できる。
図例は、縦横のマトリクス状に配置した第１駆動電圧印
加手段Ｄ₁ Ｄ₂ …Ｄ_n および第２駆動電圧印加手段Ｅ_1.
Ｅ_2.…Ｅ_n のそれぞれをドライバー３１、３３に接続
し、全ての光電変換素子ユニットＢ_11. Ｂ_12. …Ｂ_nn、
すなわち論理積回路１７からの出力を一本の出力線１９
にまとめ、電流増幅回路２１および図示しない積分回
路、サンプルホールド回路などによる信号処理回路１５
に接続している。そして各論理積回路１７からの電流を
時間積分して出力できるようになっている。このような
構成にすることによって、論理積回路１７・・を構成し
ている各画素Ｐ_11. Ｐ_12. …Ｐ_nnを、順次走査に加えて
個別にかつ順不同に駆動することもできる。

【００３８】さらに、複数のフォトダイオード３を２次
元に配列した領域内でのパターンの識別に用いる場合
は、駆動制御手段によって予め対象となるパターンに応
じたフォトダイオード３の駆動領域を設定しておき、当
該駆動領域内の個々の光電変換素子３からの信号形態
（例えば明／暗）を判別することで、簡単なパターン認
識を簡便な装置構成によって行うことができる。このよ
うな簡単なパターン認識は、紙幣の判別や特定形状を有
する部品の形状、寸法検査等に応用することができる。
また本発明の構成にあっては、フォトダイオード３の受
光部にカラーフィルターを設け、色調や色分布の測定も
併用できるようにしておくと便利である。そして駆動領
域は、パーソナルコンピュータ等の併用によって、任意
に変更可能にしておけばよい。

【００３９】

【発明の効果】請求項１によれば、一つの光電変換素子
と一つのブロッキング素子とを直列に接続するととも
に、直列に接続した一方の極を入力側極、他方の極を出
力側極とした光電変換素子ユニットを複数個（ｍ×ｎ
個）配列した光電変換素子ユニット列において、適宜選
択された複数個（ｍ個）の光電変換素子ユニットを一単
位として複数個（ｎ個）の光電変換素子ユニット群を構
成し、それぞれの光電変換素子ユニット群に対して、一
つの第１駆動電圧印加手段を設ける一方、この第１駆動
電圧印加手段からは、それぞれの光電変換素子ユニット
に対応した電圧印加手段を設け、そして各光電変換素子
ユニット群における一つの光電変換素子ユニットに対応
した計ｍ×ｎ個からなる全ての電圧印加手段に対して、
各光電変換素子ユニット群からの１個の電圧印加手段、
すなわち計ｎ個の電圧印加手段を１個の第２電圧印加手
段と電気的に接続しつつ、この第２電圧印加手段を各光
電変換素子ユニット群内の計ｍ個の電圧印加手段のそれ
ぞれに対して、マトリクスを構成して電気的に接続し、
加えて一つの電圧印加手段と一つの第２駆動電圧印加手
段を入力とする一方、光電変換素子ユニットの他方の出
力側個別極を出力として論理積回路を構成しているの
で、読み取り動作に際しては、第１の駆動電圧と第２の
駆動電圧が同時に入力された光電変換素子ユニットのみ
から確実に画像信号が得られることになる。また、光電
変換素子ユニットは、一つの光電変換素子と一つのブロ
ッキングダイオードとを直列に接続した構成になってい
るので、個々の光電変換素子を順不同でランダムに駆動
することができ、また間引き読み取り等の任意の読み取
り動作が可能になる。すなわち、４ドット／ｍｍ程度の
粗い精度で十分な原稿に対しては、間引き読み取りにお
いて、一走査毎に奇数番目の光電変換素子と偶数番目の
光電変換素子を交互に駆動させることで蓄積時間が２倍
になり、光電変換素子からの出力が向上することでより
安定な読み取りが実現できる。さらに光源からの直接光
が入射し易い端部においては、信号が飽和してボケ等が
発生するところ、蓄積時間を端部においては相対的に短
く、その他を長くすることで安定した読み取りが可能と
なる。そして２次元の画像読み取り装置を構成した場合
でも、読み取る静止画のサイズが変化しても無駄な読み
取り動作がなく、２次元の画像読み取りの高速化が実現
できる。従ってファクシミリ以外にも、紙幣の判別やパ
ターン認識、さらには形状の検査装置を始めとして幅広
い用途に展開することができる。また、信号処理回路に
ついては、複数個の光電変換素子ユニットの出力側極か
らの読み取り信号を一つにまとめて入力するので一個と
なり、アナログ１Ｃの数を減らすことができ、信号処理
回路のコストダウンができる。

【００４０】請求項２においては、第１駆動電圧印加手
段および第２駆動電圧印加手段を縦横のマトリクス状に
配置し、少なくとも光電変換素子を含む光電変換素子ユ
ニットの入力側極を互いに交差する当該２つの駆動電圧
印加手段に電気的に接続し、さらに第１駆動電圧印加手
段の電圧と第２駆動電圧印加手段からの電圧を入力とす
る一方、互いに交差する当該２つの駆動電圧印加手段に
電気的に接続した光電変換素子ユニットの出力側極を出
力とした論理積回路を構成し、互いに交差する２つの駆
動電圧印加手段に電気的に接続した当該光電変換素子ユ
ニットにおける光電変換素子部を画像読み取り用の単位
画素としており、互いに交差する２つの駆動電圧印加手
段に電圧が印加された部分の画素のみから画像信号が読
み取られることになるので、縦横に配置した２つの駆動
電圧印加手段を走査することによって２次元の画像を静
止状態で読み取ることができ、複雑な信号処理回路を用
いることなく機器の低コスト化と小型化が実現できる。
ここで読み取られた画像信号は、光電変換素子ユニット
の出力側極から読み取り信号として出力されて信号処理
回路によって処理されるので、順次走査して読み取る場
合には最低１個の信号処理回路で足り、低コスト化と小
型化に対して極めて好都合である。そして第１および第
２駆動電圧印加手段は、各一つの光電変換素子ユニット
にそれぞれ一個づつ設けられているので、全ての光電変
換素子を個々に一つづつ順不同でランダムに駆動させる
ことも可能であり、間引き読み取り等の任意の読み取り
動作が可能になるとともに、２次元の画像読み取り装置
では、読み取る静止画のサイズが変化しても無駄な読み
取り動作を発生させず、２次元の画像読み取りの高速化
が実現できる。従ってファクシミリ以外にも、紙幣の判
別やパターン認識、さらには形状の検査装置を始めとし
て、より幅広い用途に展開することができる。

【図面の簡単な説明】

【図１】本発明の画像読み取り装置の一実施例を表す説
明用回路図

【図２】図１の画像読み取り装置の基本的構成を表す説
明図で、（ａ）は論理積回路部を、（ｂ）は基本動作を
表す説明図

【図３】本発明の画像読み取り装置の動作態様を表す説
明図で、（ａ）は図１に示した実施例を簡略化したも
の、（ｂ）はその基本動作を表す説明用タイムチャート

【図４】本発明の画像読み取り装置の一実施例を表す説
明用回路図

【図５】図４の画像読み取り装置の論理積回路部と動作
電圧を表す説明図

【図６】本発明の画像読み取り装置の動作態様を表す説
明図で、（ａ）は図４に示した実施例を簡略化したも
の、（ｂ）はその基本動作を表す説明用タイムチャート

【図７】本発明の２次元の画像読み取り装置への応用例
を表す説明用回路図

【図８】図７の画像読み取り装置の構造例を表す説明用
要部平面図で、（ａ）は第１駆動電圧印加手段が下のも
の、（ｂ）は第１駆動電圧印加手段が上のものを表す

【図９】図７の画像読み取り装置の構成例を表す説明用
回路図

【図１０】従来の画像読み取り装置の一実施例を表す説
明用回路図

【図１１】図１０に示した従来の画像読み取り装置の動
作を表す説明用タイムチャート

【符号の説明】

１、２３、２５、２７、２９ 画像読み取り装置 ３ フォトダイオード ５ ブロッキングダイオード ７ 入力側極 ９ 出力側極 １１ 光電変換素子ユニット列 １３ 電圧印加手段 １５ 信号処理回路 １７ 論理積回路 １９ 出力線 ２１ 電流増幅回路 ３１、３３ ドライバー

Claims (2)

【特許請求の範囲】
1. 【請求項１】一つの光電変換素子と一つのブロッキング
   素子とを直列に接続するとともに、直列に接続した一方
   の極を入力側極、他方の極を出力側極とした光電変換素
   子ユニットを複数個配列した光電変換素子ユニット列
   と、 光電変換素子ユニット列を複数個の光電変換素子ユニッ
   トを含む複数個の光電変換素子ユニット群に分割し、分
   割したそれぞれの光電変換素子ユニット群における一つ
   の光電変換素子ユニットの入力側極それぞれに対応した
   電圧印加手段を設けるとともに、一つの光電変換素子ユ
   ニット群を一単位とした複数の電圧印加手段に対して、
   第１の駆動電圧を与える複数個の第１駆動電圧印加手段
   と、 異なる複数個の光電変換素子ユニット群のそれぞれから
   選択された複数個の光電変換素子ユニットのそれぞれの
   入力側極に第２の駆動電圧を与える、複数個の第２駆動
   電圧印加手段と、 複数個の光電変換素子ユニットの出力側極からの読み取
   り信号を入力する一つの信号処理回路と、を備え、 第１駆動電圧印加手段における一つの電圧印加手段から
   の出力と、一つの第２駆動電圧印加手段からの出力を入
   力とする一方、当該第１駆動電圧印加手段における一つ
   の電圧印加手段と、当該一つの第２駆動電圧印加手段に
   対応する光電変換素子ユニットの他方の出力側個別極を
   出力として論理積回路を構成した画像読み取り装置。
2. 【請求項２】縦横のマトリクス状に配置した第１駆動電
   圧印加手段および第２駆動電圧印加手段と、 入力側極を互いに交差する当該２つの駆動電圧印加手段
   に電気的に接続した、少なくとも光電変換素子を含む光
   電変換素子ユニットと、 光電変換素子ユニットの出力側極からの読み取り信号を
   入力する信号処理回路と、を備え、 第１駆動電圧印加手段の電圧と第２駆動電圧印加手段か
   らの電圧を入力とする一方、互いに交差する当該２つの
   駆動電圧印加手段に電気的に接続した光電変換素子ユニ
   ットの出力側極を出力とした論理積回路を構成し、互い
   に交差する２つの駆動電圧印加手段に電気的に接続した
   当該光電変換素子ユニットにおける光電変換素子部を画
   像読み取り用の単位画素とした画像読み取り装置。