JPH087947B2

JPH087947B2 - チャネル―クロック情報再生用装置及びこの装置を具えているデータ再生回路

Info

Publication number: JPH087947B2
Application number: JP62085919A
Authority: JP
Inventors: コルネリス・アントニー・ショウハメル・イミンク; ヨセフス・アーノルダス・ヘンリカス・マリア・カールマン
Original assignee: エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン
Priority date: 1986-04-09
Filing date: 1987-04-09
Publication date: 1996-01-29
Anticipated expiration: 2011-01-29
Also published as: KR870010712A; KR960000540B1; JPS62243440A; US4807257A; DE3768127D1; ATE61179T1; EP0241974A1; EP0241974B1; NL8600889A

Description

【発明の詳細な説明】本発明は、チャネル−クロックと同期する帯域制限伝
送信号の等間隔サンプリング瞬時における信号値を表わ
す一連のサンプルからチャネル−クロック情報を再生す
る装置であって、仮想基準クロックの位相に対するサン
プリング瞬時の位相位置を示す基準位相位置を、これら
連続する２つの基準位相位置の差に相当する入力値に応
じて求める基準位相位置決定手段と、前記サンプルに基
づいて検出レベルと伝送信号との交点を求める検出手段
と、前記交点の検出に応答して前記サンプルからチャネ
ル−クロックの位相に対するサンプリング瞬時の位相位
置を求めるための補間手段と、この位相位置と、これに
対応する基準位相位置との位相差を求める差分手段とを
具えているチャネル−クロック情報再生用装置に関する
ものである。

本発明は、チャネル−クロック情報を再生する装置を
具え、サンプリングした帯域制限伝送信号によって表わ
されるデータを再生する回路にも関するものである。斯
種の装置および回路は欧州特許出願EP-0,109,837号から
既知である。従来のチャネル−クロック情報再生装置
は、磁気テープ読取器から得られる帯域制限された２進
同期データ信号によって表わされるディジタルデータを
再生するのに用いられる。この装置では、データ信号を
チャネル−クロック周波数の約２倍の速度でサンプリン
グする。チャネル−クロック情報再生装置は各サンプリ
ングに対して、仮想の基準クロック信号の位相に対する
サンプリング瞬時の位相位置を決定する。各サンプリン
グに対するこの基準位相位置は、計数レンジが360°の
位相差に相当する循環カウンタによって180°に相当す
る値により調整される。循環カウンタの計数値はサンプ
リング瞬時に対する仮想基準クロックの位相位置を表わ
す。計数値が２つの連続するサンプル間の０°の位相位
置に相当する値以上になる度毎に、データ再生回路は最
終サンプルの正負符号によって規定される符号の１ビッ
トを検出する。

さらに、検出レベル交点に対するこの交点に隣接する
サンプリング瞬時の位相位置は、検出レベル交点に応答
して、この交点の両側におけるサンプルのサンプリング
値から導出される。チャネル−クロックと仮想基準クロ
ックとの位相差はカウンタの計数チャネル−クロック情
報再生用装置及び前述したようにして求めた位相位置か
ら導出される。計数チャネル−クロック情報再生用装置
はこの位相差に依存する値により調整される。このよう
にして、循環カウンタの計数値によって表される位相が
サンプリング瞬時におけるチャネル−クロックの実際の
位相にほぼ相当するようにする。

しかし、従来のチャネル−クロック情報再生用装置に
は、その装置を正確に作動させるのにサンプリング速度
をチャネル−クロック周波数の２倍にほぼ等しくする必
要があるという欠点がある。サンプリング速度がこの値
からずれている場合には、２つの連続するサンプル間の
位相差が最早180°に相当しなくなるため、循環カウン
タの計数値によって表わされる位相がサンプリング瞬時
と最終検出レベル交点との間の時間間隔が増大するので
チャネル−クロックの実際の位相から次第にずれてく
る。

本発明の目的は、サンプリング速度とチャネル−クロ
ック周波数との間の関係に左程厳格な要求をかけなくて
も正確に作動させることのできる冒頭にて述べたタイプ
のチャネル−クロック情報再生用装置を提供することに
ある。

本発明は上記目的を達成するために、前記チャネル−
クロック情報再生用装置が前記求めた位相差に応じて、
前記サンプル（Ｊ）の位相位置と、これに対応する基準
位相位置との差がほぼ一定値に保たれるように前記入力
値を調整する手段も具えていることを特徴とする。

本発明による装置では、入力値を補正することにより
前記差が実際の差と一致し続けるようにする。この差に
基づいてサンプリング瞬時の位置を求めるため、サンプ
リング速度とチャネル−クロック周波数との関係が、斯
くして求められるサンプリング瞬時の位置の信頼性に悪
影響を及ぼすことはない。

本発明の好適例では、前記入力値を調整する手段が、
前記位相差の総和を求める加算手段と、少なくとも前記
位相差の総和値から前記入力値を導出する手段とを具え
るようにする。このようにすれば、前記２つの連続する
基準位相位置の差を求めるのに、例えば最初の差を求め
る時における補間誤差により生ずることのある時折りの
誤差による影響を実際上受けなくなるという利点があ
る。

本発明の他の好適例では、前記位相差を求める差分手
段が、仮想基準クロックの周期の1/2に相当する値より
も大きい位相差を検出するのに応答して仮想基準クロッ
クの周期に相当する値により前記位相位置と、これに対
応する基準位相位置との位相差を補正する補正手段を具
えるようにする。この例では、基準位相位置とチャネル
−クロックの位相に対するサンプリング瞬時の位相位置
との大きな差を検出する。こうした大きな差は一般に基
準位相位置がサンプリング瞬時の位相位置と同じサンプ
ル間に位置していないことを示す。これにより、実際の
差はごく小さくても大きな差となる。基準位相位置間の
間隔に相当する値による補正をすることによって、基準
位相位置とチャネル−クロックの位相に対するサンプリ
ング瞬時の位相位置との間に見られる差は実際の位置に
一致するようになる。

さらに本発明の好適例では、前記基準位相位置を求め
る手段に、これにて求めた基準位相位置とサンプリング
間隔に相当する値との差を求める比較手段を設け、前記
基準位相位置を求める手段が、入力値によるか、前記比
較手段により求めた差が負か、正かに応じて入力値の正
負符号とは反対の符号のサンプリング間隔に相当する値
により前記基準位相位置を変更することにより次の基準
位相位置を求めるべく調整されるようにする。

好ましくは前述した種類のデータ再生回路において、
この回路が前記サンプリング間隔に対応する間隔で互い
に位置する境界内に前記基準位相位置の値が位置するか
否かを決定する比較手段と、２つの連続する検出レベル
交点間の基準位相位置が前記境界内に位置する回数を計
数する計数手段とを具えるようにする。

以下図面につき本発明の説明する。

第１図は互いにサンプリング間隔Ｔによって決定さる
等しい時間間隔で位置付けられる一連のサンプルJ1〜J1
2を示す。これらのサンプルは第１図に破線にて表わさ
れる帯域制限された同期２進伝送信号Vtの信号値を表わ
す。

斯種の伝送信号は、例えば磁気又は光学記録キャリヤ
に記憶させてあるディジタルデータを読み取る読取装置
から得ることができる。斯種の信号はディジタルデータ
伝送用通信系の送信局から得ることもできる。

斯様な伝送信号は多数のビットセルから成り、これら
のビットセルはチャネル−クロックと同期をとって伝送
されるものであり、伝送ディジタルデータを表わす。サ
ンプル列からディジタルデータを再生するためには、サ
ンプリング瞬時におけるチャネル−クロックの位相位置
に関する情報を得る必要がある。この情報は伝送信号が
検出レベルVrefと交差する位置から取出すことができ
る。これらの交点はチャネル−クロックの固定位相位置
を表わす。

チャネル−クロックに位相−ロックされる仮想基準ク
ロック信号の立上り縁に対するサンプリング瞬時の位置
を如何様にして決定するかについて下記に説明する。斯
かる位相ロッキングにより、サンプリング瞬時のこれら
の位置は、サンプリング瞬時におけるチャネル−クロッ
クの位相位置に関する正しい目安となる。第１図では斯
かる基準クロック信号に参照符号Crefを付してある。矢
印Ｒは基準クロック信号の立上り縁に対するサンプリン
グ瞬時の位置を示す。矢印Ｎは検出レベル交点に対する
この検出レベル交点の直前に位置するサンプリング瞬時
の位置を示す。多少の誤差は無視するものとすれば、Ｎ
の値はつぎの関係式にならって線形補間法によって決定
することができる。

ここにJ₍n₎は検出レベル交点の直前のサンプル値であ
り、J₍n₊₁₎は検出レベル交点の直後のサンプル値であ
る。

第２図から明らかなように、上式によって規定される
Ｎの値は、検出レベル交点とこの交点の直前のサンプリ
ング瞬時との間の実際の間隔値Ｎ′とは僅かにずれるだ
けである。Ｐは検出レベル交点と、この交点に最も近い
基準クロック信号の立上り縁との間の間隔を示す。P,N
及びＲはつぎのような関係にある。即ち、 −1/2L（Ｎ−Ｒ）＋1/2Lの場合、Ｐ＝Ｎ−Ｒ（2a）（Ｎ−Ｒ）＜−1/2Lの場合、Ｐ＝Ｎ−Ｒ＋Ｌ（2b）（Ｎ−Ｒ）＞＋1/2Lの場合、Ｐ＝Ｎ−Ｒ−Ｌ（2c）ここにＬ＝Ｔ＋Ｑ上式（2b）および（2c）は、サンプリング瞬時が基準
クロック信号Crefの立上り縁と検出レベル交点との間に
位置する場合に当てはまる（第３図参照）。この場合に
はＮとＲとの間の差が大きくなり、また実際上基準クロ
ック信号の立上り縁と検出レベル交点との間の実際の間
隔がごく小さくなる。基準クロック信号の周期に相当す
る値±Ｌによる補正をすることによって、基準クロック
信号の立上り縁と検出レベル交点との間の間隔に対する
正しい値を求める。

或るサンプリング瞬時におけるＲ（ｋ＋１）に対する
値は、サンプリング間隔をＴとし、かつ基準クロック信
号の周期Ｌとサンプリング間隔Ｔとの差をＱとすれば、
先のサンプリング瞬時におけるＲ（ｋ）に対する値から
つぎのように導出することができる。即ち、Ｒ（ｋ）＜Ｔの場合、Ｒ（ｋ＋１）＝Ｒ（ｋ）＋ＱＲ（ｋ）＞Ｔの場合、Ｒ（ｋ＋１）＝Ｒ（ｋ）−Ｔ
（３）第4A図はＱの値がＴよりも小さい場合にＲの値が変化
する例を示し、第4B図はＱの値がＴよりも大きい場合に
おけるＲの値の変化例を示す。基準クロック信号の周期
がチャネル−クロック信号の周期と一致しない場合に
は、検出レベル交点に対するＮとＲとの間の差が大きく
なる。ＮとＲとの差は、各検出レベル交点の後のＱの値
を補正して、基準クロック信号の周期Ｌとチャネル−ク
ロックの周期との差を小さくするのに用いられる。Ｑの
値は次の２つの式（４）によって満足に補正される。

IN（ｍ＋１）＝IN（ｍ）＋Ｐ（ｍ）Ｑ（ｍ＋１）＝IN（ｍ＋１）＋Ｇ・Ｐ（ｍ）（４）これらの式におけるｍは連続する検出レベル交点を表
わす。IN（ｋ）は先に決定したＰのすべての値の和であ
り、Ｇは定数である。Ｑの値を繰返し補正することによ
って、ずれＰの値は最小となり、このことは仮想の基準
クロックがチャネル−クロックに位相ロックされること
を意味する。この場合、仮想基準クロック信号Crefの立
上り及び立下り縁は、ビットセル間の境界及びこれらビ
ットセルの中心をそれぞれ表わす。

これがため、サンプリング瞬時と基準クロック信号の
つぎの立上り縁との間の間隔Ｒは、常にサンプリング瞬
時におけるチャネル−クロックの位相位置を正しく指示
する。伝送信号Vtによって表わされるデータはＲの変化
分とそれぞれのサンプルＪの値とから簡単に再生するこ
とができる。この再生は例えば連続する検出レベル交点
間のビットセルの個数と、これに関連する正負符号（極
性）を決定することによって行なうことができる。或い
は又、例えばどのサンプルがビットセルの中心に最も近
い所に位置しているかを決定し、かつ特定サンプルの正
負符号に相当する正負符号を有しているビットの存在を
引続き検出することによって前記データを再生すること
もできる。

ビットセルの中心に最も近い所に位置するサンプル
は、どのサンプルに対してＲの関連する値が境界B1（＝
1/2Q）とB2（Ｔ＋1/2Q）との間に位置するのかを決定す
ることによりＲの値から簡単に選択することができる。
これらの境界B1及びB2は値1/2（Ｔ＋Ｑ）に対して対称
に位置し、斯かる値は基準クロック信号Crefの立下り縁
とつぎの立上り縁との間の間隔に相当する。なお、これ
らの立下り縁は伝送信号Vtのビットセルの中心を示す。

連続する検出レベル交点間におけるビットセルの個数
は、1/2Qと1/2Q＋Ｔとの間に位置するＲの関連する値に
対するサンプル数を計数することによって簡単に決定す
ることができる。

しかし、ビットセルの個数を計数する場合に、境界B1
及びB2は必ずしも1/2Q及び1/2Q＋Ｔにそれぞれ等しくす
る必要はなく、境界B1とB2との間の間隔がＴに相当し、
しかもこれらの境界がＲの範囲内に位置すれば、即ち両
境界が値０と仮想基準クロック信号Crefの周期Ｌ（＝Ｔ
＋Ｑ）との間に位置すれば十分である。境界B1及びB2を
Ｑ及び（Ｔ＋Ｑ）にそれぞれ等しくなるように選定すれ
ば、連続する検出レベル交点間のビットセルの個数は、
連続する検出レベル交点間にてＲの値が値Ｑだけ高めら
れる回数を計数することによって決定することができ
る。

第５図は本発明を実施する装置１の一例を示し、この
装置はサンプリング瞬時と、チャネル−クロックに位相
ロックされる基準クロックの立上り縁との間の時間間隔
Ｒの形態でクロック情報を再生するものである。この図
に示す補間回路２にはディジタルコード形態のサンプル
列Ｊをシステム−クロック信号Csと同期をとって供給す
る。補間回路２は連続ディジタルコードから、これらの
連続コードに対応するサンプル瞬時間にてディジタルコ
ードが検出レベルVrefと交差するか否かを検出する。こ
のような交差する点がある場合に補間回路２は式（１）
に従って連続コードから間隔Ｎの大きさ（測定値）を導
出する。さらにこの場合に補間回路２はレベル交点の検
出を示す検出信号Cdも発生する。補間回路２はさらに、
供給される最後から２番目のサンプルの正負符号を表わ
す論理信号Ctも発生する。ディジタルコード形態の出力
信号Ｎは差分回路３の第１入力端子に供給する。同じく
ディデタルコード形態の値Ｒも差分回路３の第２入力端
子に供給する。値Ｑに対するコードは差分回路３の第３
入力端子に供給する。差分回路３は式（２）に従ってN,
R及びＱから差Ｐを計算し、この値Ｐをジィジタルコー
ド形態にて出力端子から逐次フィルタ回路４に供給す
る。このフィルタ回路は、検出信号Cdとクロック信号Cs
のパルスとの同時発生に応答して、式（４）に従ってコ
ードＰからＱに対する新規の値を取出し、このＱに対す
るディジタルコードを計算回路５に供給する。計算回路
５はクロック信号Csのパルスに応答して式（３）になら
ってＲに対するつぎの値を計算し、これを差分回路３に
供給する。

第６図は補間回路を詳細に示したものである。補間回
路２は第１並列入力−並列出力レジスタ10を具えてお
り、このレジスタのデータ入力端子にはサンプルＪに対
するディジタルコードを供給し、かつクロック入力端子
にはクロック信号Csを供給する。レジスタ10のデータ出
力端子は読取専用メモリ13（ROM）のアドレス入力端子1
2と、第２並列入力−並列出力レジスタ14のデータ入力
端子とに結合させ、第２レジスタ14もクロック信号Csに
よって制御する。レジスタ14のデータ出力端子はメモリ
13のアドレス入力端子15に結合させる。クロック信号Cs
のパルスに応答して、連続サンプルＪに対するコードが
レジスタ10にロードされ、ついで１個のクロックパルス
に相当する遅れで第２レジスタにロードされるため、常
に２つの連続するサンプルＪのコードが得られる。２つ
の連続するサンプルのコードはメモリ13のアドレスを決
定し、このメモリはＮに対する対応する値を、検出レベ
ルVrefの両側に位置する２つのサンプルを表わす各コー
ドの組合わせに対する或るコードで記憶し、このコード
は出力端子16を経て取出される。

レジスタ10及び14に記憶されるコードの最上位ビット
はサンプルＪの値の正負符号を示す。２つのコードの最
上位ビットは排他的ORゲート17に供給する。このゲート
17は供給される最上位ビットが異なる正負符号のもので
あるか否かを指示する信号Cdを供給する。斯かる最上位
ビットの正負符号が異なると云うことは、それらのコー
ドに対応するサンプリング瞬時間にて伝送信号Vtが検出
レベルと交差したことを意味する。なお、レジスタ14か
ら供給される信号Ctは、このレジスタ14に記憶されたサ
ンプルの最上位ビット、従ってレジスタ10に供給された
最後から２番目のサンプルの正負符号を表わす。

第７図は差分回路３の例を詳細に示したものである。
この差分回路３はＮとＲとの差Ｐ′を決定するためのデ
ィジタル減算回路20を具えている。減算回路20の出力信
号は、第１比較回路22と、第２比較回路23と、減算回路
24と、加算回路25と、多重回路21とに供給する。第１比
較回路22は第１入力端子に到来するＰ′に対するコード
と第２入力端子に供給される1/2L＝（Ｔ＋Ｑ）/2に対す
るコードとを比較し、かつＰ′が第２入力端子に供給さ
れるコード値（Ｔ＋Ｑ）/2よりも大きい場合に検出信号
Dpを発生する。（Ｔ＋Ｑ）/2に対するコードは−（Ｔ＋
Ｑ）/2及び（Ｔ＋Ｑ）に対するコードを一緒に慣例のデ
ィデタル回路（図示せず）によってＱ及びＴに対するコ
ードから取出される。

第２比較回路23はＰ′が−1/2L＝−（Ｔ＋Ｑ）/2より
も小さい場合に検出信号Dmを発生する。減算回路24は
（Ｔ＋Ｑ）及びＰ′に対するコードから値Ｐ″（＝Ｐ′
−（Ｔ＋Ｑ））に対するコードを導出する。これに対応
して、加算回路25は（Ｔ＋Ｑ）とＰ′に対するコードか
ら値Ｐ（＝Ｐ′＋（Ｔ＋Ｑ））に対するコードを導出
する。Ｐ″及びＰに対するコードも多重回路21に供給
する。多重回路21は常に検出信号Dp及びDmに応じて、こ
の多重回路の入力端子に供給される（Ｔ＋Ｑ）/2と−
（Ｔ＋Ｑ）/2との間に位置する値を表わすＰ′,P″及び
Ｐから成るコードを転送する。

第７図に示した回路は、ＮとＲとの差が1/2（Ｔ＋
Ｑ）＝1/2Lと−1/2（Ｔ＋Ｑ）＝−1/2Lとの間の限定範
囲内にあるか否かを検出する。斯かる差は大底の場合こ
れらの限度内にある。しかし、時には検出レベル交点か
サンプリング瞬時の直前に位置すると云うことをＲが示
し、また実際のレベル交点がサンプリング瞬時の直後に
位置すると云うことをＮが示すか、或いはその逆となる
こともあり、このような場合には検出差Ｐ′は正確でな
い。このような不正確な差Ｐ′が検出される場合には、
この値を値（Ｔ＋Ｑ）又は−（Ｔ＋Ｑ）で補正して、Ｐ
に対する不正確な値がフィルタ回路４に転送されないよ
うにする。

しかし、Ｐに対する不正確な値がフィルタ回路４に供
給されなくするためには、例えば前記限定範囲±1/2L内
にあるＰ′の値だけを転送して、これらの範囲内にない
Ｐ′のすべての値は除去するようにすることもできる。

第８図は逐次フィルタ回路４の一例を示す。このフィ
ルタ回路４は総和回路30と、並列入力−並列出力レジス
タ31とを具えており、このレジスタの入力端子はＰ値の
コードを受信する。総和回路30は加算回路38と、並列入
力−並列出力レジスタ39とで構成する慣例のタイプのも
のとする。総和回路30及びレジスタ31は制御信号Cfによ
って制御され、この制御信号CfはANDゲート32と遅延回
路33とによってシステムのクロック信号Csと、検出レベ
ル交点の検出を示す信号Cdとから取出されるため、総和
回路30は検出レベル交点に応答して、この回路30に既に
存在する加算値INにＰの値を加える。なお、Ｐの新規の
値に対するコードはレジスタ31にロードさせる。レジス
タ31に記憶させたＰに対する値のコードは乗算回路34を
介して加算回路35に供給する。加算値INに対するコード
も加算回路35に供給する。加算回路35の出力は式（４）
に従って決定されたＱの補正値に対するコードを供給す
る。

第９図は計算回路５の一例を詳細に示したものであ
る。この計算回路５は多重回路40を具えており、これに
はフィルタ回路４からのＱに対するコードと、値−Ｔに
対するコードを供給する。多重回路40の出力は総和回路
41の入力に結合させる。この総和回路41はシステムクロ
ック信号Csのパルスに応答して、入力端子に供給される
コードによって表わされる値を加算値Ｒに加えて、この
加算値Ｒに対するコードを比較回路42に供給する。総和
回路41は加算回路43と、並列入力−並列出力レジスタ44
とで構成する慣例のタイプのものとする。比較回路42
は、ＲがＴよりも大きい場合に検出信号Crを発生する。
多重回路40は、ＲがＴよりも大きいことをCrが示す場合
に多重回路40が−Ｔに対するコードを転送し、かつＲが
Ｔよりも小さいことCrが示す場合に多重回路40がＱに対
するコードを転送するように、検出信号Crによって制御
される。このようにして、計算回路５はシステムのクロ
ック信号と同期をとって、従って供給されるサンプルと
同期をとってＲの値に対するコードを発生する。

第10図はサンプルＪによって表わされるデータを間隔
がＲの連続値に基いて再生する回路50の一例を示したも
のである。このデータ再生回路50は第１比較回路51と第
２比較回路52とを具えており、これら比較回路の一方の
入力端子には間隔Ｒに対するコードを計算回路５から供
給する。上記両比較回路の他方の入力端子には境界B1及
びB2に対するコードをそれぞれ供給する。前述したよう
に、1/2QはB1に対する好適値であり、1/2Q＋ＴはB2に対
する好適値である。双方の境界に対するコードはＴ及び
Ｑに対するコードから慣例の方法（図示せず）で取出さ
れる。比較回路51は、ＲがB1よりも大きい場合にその比
較回路51が論理値“1"信号を専ら発生するように構成す
る。比較回路52は、ＲがB2よりも小さい場合にその比較
回路52が論理値“1"信号を専ら発生するよううに構成す
る。両比較回路51及び52によって発生される信号はシス
テム−クロック信号Csと一緒にANDゲート53に供給す
る。ANDゲート53の出力は計数回路54のクロック入力端
子に供給する。信号Cdは遅延回路55を経て計数回路54の
リセット入力端子と先入先出タイプのメモリ56の制御入
力端子とに供給する。メモリ56のデータ入力及びデータ
出力は互いに無関係に制御する。カウンタの計数値を表
わす計数回路54の並列出力はメモリ56のデータ入力端子
に供給する。このメモリ56のデータ入力端子には、補間
回路２によって発生され、かつ最後から２番目に供給さ
れるサンプルＪの正負符号を表わす信号Ctも供給する。
計数回路54の計数値は、ANDゲート53の出力端子に、供
給サンプルに相当するＲの値が境界B1とB2の範囲内にあ
ることを示すパルスが発生する度毎に１つづつ増分され
る。計数回路54の計数値は、検出レベル交点を示す信号
Cdのパルスに応答してメモリ56にロードされて、計数回
路54はゼロにセットされる。メモリ56は補間回路２に供
給される最後から２番目のサンプルの計数値の正負符号
も一緒にロードさせるため、メモリ56には連続する検出
レベル交点間のビットセルの個数を表わす計数値及びこ
れらの計数値に関連する正負符号が順次ロードされる。
上記計数値及びこれらの計数値に関連する正負符号は信
号Cuの制御下にて、それらがメモリ56にロードされたの
と同じ順序じメモリ56から読出すことができる。

本発明による装置は全体的にディジタル素子によって
構成することができるため、この装置と再生ディジタル
データを処理する回路と一緒に１個の集積回路に簡単に
組込むことができる。

本発明は上述した例のみに限定されるものでなく、幾
多の変更を加え得ること勿論である。例えば本発明装置
はマイクロコンピュータの如きプログラム可能な計算回
路によって構成することができる。

本発明がサンプリング瞬時におけるチャネル−クロッ
クの位相位置を決定するのに好適であることは明らかで
ある。しかし、本発明による装置はサンプリング瞬時と
チャネル−クロックの周期との間の時間差Ｑに関する情
報も供給する。これがため、Ｑの値はチャネル−クロッ
ク周波数を制御するのに利用することもできる。

【図面の簡単な説明】

第１図は一連のサンプルと、これらサンプルによって表
わされる伝送信号と、仮想の基準クロック信号とを示す
図；第２図は伝送信号による検出レベル交点の例を示す図；第３図は一連のサンプルとレベル検出交点付近における
基準クロック信号の例を示す図；第4A及び4B図は連続サンプリング瞬時と基準瞬時との間
の間隔を示す図；第５図は本発明を実施するための装置の一例を示すブロ
ック線図；第６〜９図は本発明による装置の各部分を詳細に示すブ
ロック線図；第10図は伝送信号によって伝送されたデータを再生する
回路のブロック線図である。１……チャネル−クロック情報再生用装置２……補間回路、３……差分回路４……逐次フィルタ回路、５……計算回路 10……レジスタ、13……読取専用メモリ 14……レジスタ、17……排他的ORゲート 20……ディジタル減算回路、21……多重回路 22,23……比較回路、24……減算回路 25……加算回路、30……総和回路 31……レジスタ、32……ANDゲート 33……遅延回路、34……乗算回路 35……加算回路、38……加算回路 39……レジスタ、40……多重回路 41……総和回路、42……比較回路 43……加算回路、44……レジスタ 50……データ再生回路、51,52……比較回路 53……ANDゲート、54……計数回路 55……遅延回路、56……メモリ

Claims

【特許請求の範囲】

【請求項１】チャネル−クロックと同期する帯域制限伝
送信号（Vt）の等間隔サンプリング瞬時における信号値
を表わす一連のサンプル（Ｊ）からチャネル−クロック
情報を再生する装置であって、仮想基準クロック（Cre
f）の位相に対するサンプリング瞬時の位相位置を示す
基準位相位置（Ｒ）を、これら連続する２つの基準位相
位置（Ｒ）の差（Ｐ）に相当する入力値（Ｑ）に応じて
求める基準位相位置決定手段（５）と、前記サンプル
（Ｊ）に基づいて検出レベルと伝送信号（Vt）との交点
を求める検出手段（10,14,17）と、前記交点の検出に応
答して前記サンプル（Ｊ）からチャネル−クロックの位
相に対するサンプリング瞬時の位相位置（Ｎ）を求める
ための補間手段（２）と、この位相位置（Ｎ）と、これ
に対応する基準位相位置（Ｒ）との位相差（Ｐ）を求め
る差分手段（３）とを具えているチャネル−クロック情
報再生用装置において、当該装置が、前記求めた位相差（Ｐ）に応じて、前記サンプル（Ｊ）
の位相位置（Ｎ）と、これに対応する基準位相位置
（Ｒ）との差がほぼ一定値に保たれるように前記入力値
（Ｑ）を調整する手段（４）も具えていることを特徴とするチャネル−クロック情報
再生用装置。
【請求項２】前記入力値を調整する手段（４）が、前記
位相差（Ｐ）の総和を求める加算手段（30）と、少なく
とも前記位相差（Ｐ）の総和値から前記入力値（Ｑ）を
導出する手段（35）とを具えていることを特徴とする特
許請求の範囲第１項に記載の装置。
【請求項３】前記位相差（Ｐ）を求める差分手段（３）
が、前記仮想基準クロック（Cref）の周期の1/2に相当
する値（（Ｔ＋Ｑ）/2）よりも大きい位相差を検出する
のに応答して仮想基準クロック（Cref）の周期に相当す
る値（Ｔ＋Ｑ）により前記位相位置（Ｎ）と、これに対
応する基準位相位置（Ｒ）との位相差を補正する補正手
段（22,23,24,25）を具えていることを特徴とする特許
請求の範囲第２項に記載の装置。
【請求項４】前記基準位相位置（Ｒ）を求める手段
（５）に、これにて求めた基準位相位置（Ｒ（ｋ））と
サンプリング間隔に相当する値（Ｔ）との差を求める比
較手段（42）を設け、前記基準位相位置（Ｒ）を求める
手段（５）が、入力値（Ｑ）によるか、前記比較手段
（42）により求めた差が負か、正かに応じて入力値
（Ｑ）の正負符号とは反対の符号のサンプリング間隔に
相当する値（−Ｔ）により前記基準位相位置（Ｒ）を変
更することにより次の基準位相位置（Ｒ（ｋ＋１））を
求めるべく調整されるようにしたことを特徴とする特許
請求の範囲第１〜３項のいずれか一項記載の装置。
【請求項５】チャネル−クロックと同期する帯域制限伝
送信号（Vt）の等間隔サンプリング瞬時における信号値
を表わす一連のサンプル（Ｊ）からチャネル−クロック
情報を再生する装置であって、仮想基準クロック（Cre
f）を位相に対するサンプリング瞬時の位相位置を示す
基準位相位置（Ｒ）を、これら連続する２つの基準位相
位置（Ｒ）の差（Ｐ）に相当する入力値（Ｑ）に応じて
求める基準位相位置決定手段（５）と、前記サンプル
（Ｊ）に基づいて検出レベルと伝送信号（Vt）との交点
を求める検出手段（10,14,17）と、前記交点の検出に応
答して前記サンプル（Ｊ）からチャネル−クロックの位
相に対するサンプリング瞬時の位相位置（Ｎ）を求める
ための補間手段（２）と、この位相位置（Ｎ）と、これ
に対応する基準位相位置（Ｒ）との位相（Ｐ）差を求め
る差分手段（３）と、前記求めた位相差（Ｐ）に応じ
て、前記サンプル（Ｊ）の位相位置（Ｎ）と、これに対
応する基準位相位置（Ｒ）との差がほぼ一定値に保たれ
るように前記入力値（Ｑ）を調整する手段（４）とを有
しているチャネル−クロック情報再生用装置を具え、チ
ャネル−クロックと同期するサンプリングした帯域制限
伝送信号によって表わされるデータを再生するための回
路。
【請求項６】前記データ再生用回路が、前記サンプリン
グ間隔に対応する間隔で互いに位置する境界（1/2 Q;1/
2 Q＋Ｔ）内に前記基準位相位置の値が位置するか否か
を決定する比較手段（51,52）と、２つの連続する検出
レベル交点間の基準位相位置（Ｒ）が前記境界内に位置
する回数を計数する計数手段（54）とを具えていること
を特徴とする特許請求の範囲第５項に記載の回路。