JPH08794Y2 - 補助カ−ド - Google Patents

補助カ−ド

Info

Publication number
JPH08794Y2
JPH08794Y2 JP1986146643U JP14664386U JPH08794Y2 JP H08794 Y2 JPH08794 Y2 JP H08794Y2 JP 1986146643 U JP1986146643 U JP 1986146643U JP 14664386 U JP14664386 U JP 14664386U JP H08794 Y2 JPH08794 Y2 JP H08794Y2
Authority
JP
Japan
Prior art keywords
sub
connector
control card
card
cards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986146643U
Other languages
English (en)
Other versions
JPS6351494U (ja
Inventor
啓治 貞宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1986146643U priority Critical patent/JPH08794Y2/ja
Publication of JPS6351494U publication Critical patent/JPS6351494U/ja
Application granted granted Critical
Publication of JPH08794Y2 publication Critical patent/JPH08794Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は積み重ね式の制御カード(以下、制御カー
ドという)の試験や調査時に、制御カード同士が接触す
ることがなく、しかも複数の制御カードの試験や調査が
同時に行うことができる補助カードに関するものであ
る。
〔従来の技術〕
第3図は制御カードを重ねたときの状態を示す正面図
であり、図において、1はCPUやメモリ等の素子が配置
された主制御カード、2a〜2cはCPUやメモリ等の素子が
配置され、後述のコネクタ6、7を介して主制御カード
1と接続され、主制御カード1により制御される副制御
カード、3は主制御カード1または副制御カード2の表
面に設けられた上部コネクタ(第1のコネクタ)、4は
副制御カード5の裏面に設けられた下部コネクタ(第2
のコネクタ)であり、上記上部コネクタ3と接続され
る。
したがって、通常の使用時には、主制御カード1の上
部には、図3に示すように上部コネクタ3、下部コネク
タ4を介して複数の副制御カード2a〜2cが積み重ねられ
ており、主制御カード1と副制御カード2a〜2cとの間で
データや制御信号等が授受される。
このような主制御カード1や副制御カード2a〜2cの動
作試験やデータ測定時にあって、主制御カード1または
副制御カード2a〜2cの素子や端子等に測定用、または試
験用機器(例えば、オシロスコープ等)のプローブを接
続する必要がある。しかし、通常の使用時にあっては、
主制御カード1と副制御カード2a〜2cとの間隔は上部コ
ネクタ3と下部コネクタ4とを合わせた厚みしかないた
め、上記測定用、または試験用機器のプローブを接続す
ることができないとともに、各素子の調整等を行うこと
ができなかった。
したがって、主制御カード1や副制御カード2a〜2cの
動作試験やデータ測定時にあっては、第4図に示すよう
な補助コネクタが必要であった。
第4図は1985年7月発行メーカカタログヒロセ電機株
式会社PCCプリント基板用コネクタCL583に示された補助
コネクタの構成を示す斜視図であり、第5図は補助コネ
クタを制御カードに装着したときの状態を示す斜視図で
ある。図において、5は上部コネクタ3と接続される下
端コネクタ6と下部コネクタ4と接続される上端コネク
タ7と下端コネクタ6と上端コネクタ7とを接続する帯
状電線8とから構成される補助コネクタであり、主制御
カード1および副制御カード2の試験時に主制御カード
1と副制御カード2との間に介在する。
したがって、主制御カード1や副制御カード2a〜2cの
動作試験やデータ測定時にあっては、第5図に示すよう
に、主制御カード1の上部コネクタ3と補助コネクタ5
の下端コネクタ6とを接続するとともに、下部コネクタ
4と上端コネクタ7とを接続し、主制御カード1と副制
御カード2a〜2cとの間隔を広げ、主制御カード1または
副制御カード2a〜2cの素子や端子等に測定用、または試
験用機器(例えば、オシロスコープ等)のプローブを接
続していた。
また、主制御カード1からの信号を副制御カード2a〜
2cに、または副制御カード2a〜2cからの信号を主制御カ
ード1に出力させるか否かを操作できる回路開閉用スイ
ッチ、および、主制御カード1と副制御カード2a〜2cと
の間で授受される信号、または副制御カード2a〜2c間で
授受される信号をチェックできるテスト用端子を補助コ
ネクタ5に設ける必要があったが、主制御カード1と副
制御カード2a〜2cとを接続するのは帯状電線8であるの
で、回路開閉用スイッチおよびテスト用端子を設けるこ
とができなかった。
〔考案が解決しようとする問題点〕
従来の補助カードは以上のように構成されているの
で、主制御カード1と副制御カード2a〜2cとの間に補助
コネクタ5を接続した場合、補助コネクタ5の下端コネ
クタ6と上端コネクタ7とを接続する帯状電線8は、主
制御カード1と副制御カード2a〜2cとの間隔を固定する
ことができず、非常に不安定な状態であるため、主制御
カード1と副制御カード2a〜2cとが接触し、電源ショー
トおよび回路素子の破損等が起こるなどの問題点があっ
た。
また、複数の副制御カード2a〜2cの動作試験またはデ
ータの測定を同時に行う場合、それぞれの間に補助コネ
クタ5を接続しなければならず、電源ショートおよび回
路素子の破損等が起こる確率が非常に高くなるため、複
数の副制御カード2a〜2cの動作試験またはデータの測定
を同時に行うことができないなどの問題点があった。
さらに、補助コネクタ5は下端コネクタ6と上端コネ
クタ7とは帯状電線8により接続されているので、補助
コネクタ5に回路開閉用スイッチおよびテスト用端子を
取り付けることができないなどの問題点があった。
この考案は上記のような問題点を解消するためになさ
れたもので、主制御カード1と副制御カード2a〜2cとが
接触し、電源ショートおよび回路素子の破損を防止する
とともに、複数の副制御カード2a〜2cの動作試験または
データの測定を同時に行うことができ、しかも回路開閉
用スイッチおよびテスト用端子を設けることができる補
助カードを得ることを目的とする。
〔問題点を解決するための手段〕
この考案に係る補助カードは、制御カードおよび副制
御カードの上面に設けられた第1のコネクタと挿脱自在
に接続されるメインコネクタを設け、第2のコネクタと
挿脱自在に接続される複数のサブコネクタを制御カード
および副制御カードの下面に設け、回路パターンにより
メインコネクタ及び複数のサブコネクタの同一ピン同士
を接続し、複数の副制御カードを同時に装着可能とさせ
るようにしたものである。
〔作用〕
この考案における補助カードは、制御カードおよび副
制御カードの上面に設けられた第1のコネクタと挿脱自
在に接続されるメインコネクタを設けた基板と、制御カ
ードおよび副制御カードの下面に設けられた第2のコネ
クタと挿脱自在に接続される複数のサブコネクタと、メ
インコネクタ及び複数のサブコネクタの同一ピン同士を
接続する回路パターンとを設けたことにより、制御カー
ドと副制御カード、または副制御カード同士が接触しな
いようにメインコネクタに制御カードの第1のコネクタ
を接続することができ、サブコネクタに制御カードの第
2のコネクタを接続することができる。
〔実施例〕
以下、この考案の一実施例を図について説明する。
第1図はこの考案の一実施例による補助カードの構成
を示す平面図である。図において、従来のものと同一の
符号は同一または相当部分を示すので説明を省略する。
10は主制御カード1と副制御カード2a〜2cとの間で挿脱
自在の補助カード、11は矩形状の基板、12は矩形状の基
板11上に配置され、主制御カード1の上部コネクタ3と
接続されるメインコネクタ、13は矩形状の基板11上の複
数の位置に配置され、副制御カード2a〜2cの下部コネク
タ4と接続されるサブコネクタ、14は矩形状の基板11上
に形成され、メインコネクタ12と上記複数のサブコネク
タ13との同一ピン同士を接続する回路パターン、15は回
路パターン14上に備えられ、主制御カード1からの信号
等を副制御カード2a〜2cに出力するか否か、または副制
御カード2a〜2cからの信号を主制御カード1に出力する
か否かを決定する回路開閉用スイッチ、16は回路パター
ン14上に備えられ、主制御カード1からの信号等が出力
されているか否か、または副制御カード2a〜2cからの信
号が主制御カード1に出力されているか否かをチェック
するためのテスト用端子である。
次に、補助カード10の使用方法を第2図を用いて説明
する。
第2図はこの考案の補助カードを使用したときの状態
を示す平面図である。
副制御カード2a〜2cの動作試験またはデータの測定を
行う場合、補助カード10のメインコネクタ12に主制御カ
ード1の上部コネクタ3を接続するとともに、副制御カ
ード2a〜2cの表面が補助カード10の外側に向くように補
助カード10のサブコネクタ13に副制御カード2a〜2cの下
部コネクタ4をそれぞれ接続する。このとき、主制御カ
ード1とこの主制御カード1と垂直状態にある副制御カ
ード2aと2cとは、測定用または試験用機器のプローブが
挿入できるだけの間隔を有している。
また、主制御カード1からの信号を副制御カード2a〜
2cに、または副制御カード2a〜2cからの信号を主制御カ
ード1に出力させるか否かは、その信号が割り当てられ
ている回路開閉用スイッチ15を操作することにより決定
される。
さらに、主制御カード1からの信号等が副制御カード
2a〜2cに出力されているか否か、または副制御カード2a
〜2cからの信号が主制御カード1に出力されているか否
かをチェックするためには、テスト用端子16に測定用ま
たは試験用機器のプローブを接続するだけでよい。な
お、上記例では基板11にテスト用端子16を設けたが、コ
ネクタを設けても良い。
以上により、この実施例によれば、上部コネクタ3と
下部コネクタ4とは基板11に取り付けられているため、
副制御カード2a〜2cの動作試験またはデータの測定時に
あって主制御カード1と副制御カード2a〜2cとが接触す
ることがなく、電源ショートおよび回路素子の破損を防
止することができる。また、複数の副制御カード2a〜2c
を補助カード10に取り付けた場合、各々副制御カード2a
〜2cの表面は補助カード10の外側に向くので、複数の副
制御カード2a〜2cの動作試験またはデータの測定を同時
に行うことができる。
また、上部コネクタ3と下部コネクタ4とは回路パタ
ーン14を形成する基板11に取り付けられているため、こ
の回路パターン14上に回路開閉用スイッチ15およびテス
ト用端子16を備えることができる。
〔考案の効果〕
以上のようにこの考案によれば、制御カードおよび副
制御カードの上面に設けられた第1のコネクタと挿脱自
在に接続されるメインコネクタを設け、第2のコネクタ
と挿脱自在に接続される複数のサブコネクタを制御カー
ドおよび副制御カードの下面に設け、回路パターンによ
りメインコネクタ及び複数のサブコネクタの同一ピン同
士を接続させるように構成したので、制御カードと副制
御カード、または複数の副制御カード同士の接触を防止
することができ、電源ショートおよび回路素子の破損を
防止すると共に、複数の副制御カードの動作試験を同時
に行うことができる効果がある。
【図面の簡単な説明】
第1図はこの考案の一実施例による補助カードの構成を
示す平面図、第2図はこの考案の補助カードを使用した
ときの状態を示す平面図、第3図は制御カードを重ねた
ときの状態を示す正面図、第4図は1985年7月発行メー
カカタログヒロセ電機株式会社PCCプリント基板用コネ
クタCL583に示される補助コネクタの構成を示す斜視
図、第5図は補助コネクタを制御カードに装着したとき
の状態を示す斜視図である。 1は主制御カード、2a〜2cは副制御カード、3は上部コ
ネクタ(第1のコネクタ)、4は下部コネクタ(第2の
コネクタ)、10は補助カード、11は基板、12はメインコ
ネクタ、13はサブコネクタ、14は回路パターン、15は回
路開閉用スイッチ、16はテスト用端子。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】制御カードおよびこの制御カードにより制
    御される副制御カードの上面に設けられた第1のコネク
    タと挿脱自在に接続されるメインコネクタを設けた基板
    と、この基板に配置され、上記制御カードおよび上記副
    制御カードの下面に設けられた第2のコネクタと挿脱自
    在に接続される複数のサブコネクタと、上記基板上に配
    線され、上記メインコネクタ及び上記複数のサブコネク
    タの同一ピン同士を接続する回路パターンとを備え、複
    数の上記副制御カードを同時に装着可能とする補助カー
    ド。
JP1986146643U 1986-09-24 1986-09-24 補助カ−ド Expired - Lifetime JPH08794Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986146643U JPH08794Y2 (ja) 1986-09-24 1986-09-24 補助カ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986146643U JPH08794Y2 (ja) 1986-09-24 1986-09-24 補助カ−ド

Publications (2)

Publication Number Publication Date
JPS6351494U JPS6351494U (ja) 1988-04-07
JPH08794Y2 true JPH08794Y2 (ja) 1996-01-10

Family

ID=31059301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986146643U Expired - Lifetime JPH08794Y2 (ja) 1986-09-24 1986-09-24 補助カ−ド

Country Status (1)

Country Link
JP (1) JPH08794Y2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5668177U (ja) * 1979-10-31 1981-06-06
JPS57166183U (ja) * 1981-04-13 1982-10-20
JPS57185976U (ja) * 1981-05-21 1982-11-25
JPS5916194U (ja) * 1982-07-22 1984-01-31 日本電気株式会社 パツケ−ジ接続構造

Also Published As

Publication number Publication date
JPS6351494U (ja) 1988-04-07

Similar Documents

Publication Publication Date Title
US5523695A (en) Universal test socket for exposing the active surface of an integrated circuit in a die-down package
US20040023560A1 (en) Apparatus and method for a reversible emulator/target cable connector
JPH08794Y2 (ja) 補助カ−ド
JP2767593B2 (ja) プリント配線基板検査方法および検査装置
CN217766640U (zh) 一种老化测试系统
US6002264A (en) Interconnect adapter to printed circuit assembly for testing in an operational environment
CN1125345C (zh) 一种测试电路板连接器的承接装置
JP2822383B2 (ja) 電子回路装置
KR200298536Y1 (ko) 반도체소자의테스트장치
JPH1126095A (ja) 電子制御スイッチ付コネクタ装置
CN223486194U (zh) 卫星测试设备
JPH0390983A (ja) Icカードのテスト装置およびテストボード
JP2624144B2 (ja) テストボード
JPH01211876A (ja) 基板の接続構造
JPH0668532B2 (ja) 高密度接続ポイントの回路基板試験装置
CN220650826U (zh) 控制器配电板测试工装和测试系统
JP3667645B2 (ja) 汎用型バーンインボード
JP3076293B2 (ja) 半導体装置特性試験装置およびその試験方法
JP2502931Y2 (ja) テストプラグ
KR200171359Y1 (ko) 반도체장치의 다이나믹 번인 보드
JP2724055B2 (ja) システム開発支援装置
CN118731593A (zh) 基于视觉的转接线束测试方法
JPH06300809A (ja) ケーブルチェッカー
JP2527485B2 (ja) 電子機器の記憶装置
JPH0213984Y2 (ja)