JPH0879619A - ビデオブランキング回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はビデオブランキング回路に関し、ビ
デオ出力信号に遅延時間を生じず、ブランキングによる
枠の位置ずれ等を解消できることを目的とする。 【構成】 ブランキング回路２１の入力比較回路３１
は、差動対トランジスタＱ ₂₀，Ｑ₂₁、抵抗Ｒ₂₀、負荷抵
抗Ｒ₂₁からなる差動増幅器と、トランジスタＱ₂₃，抵抗
Ｒ₂₂からなるインピーダンス変換回路とで構成される。
比較回路３２は、差動対トランジスタＱ₂₄，Ｑ₂₅、抵抗
Ｒ₂₃、負荷抵抗Ｒ₂₄からなる差動増幅器と、トランジス
タＱ₂₆，抵抗Ｒ₂₅からなるインピーダンス変換回路とで
構成される。出力比較回路３３は、差動対トランジスタ
Ｑ₂₇，Ｑ₂₈、抵抗Ｒ₂₆からなる差動増幅器で構成され
る。ブランキング回路２１は入力端子２５に供給される
ブランキング信号を基準電圧Ｖ_ref と比較して、ビデオ
アンプ２２のブランキングを制御する出力ブランキング
制御信号をトランジスタＱ₂₈のコレクタから生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビデオブランキング回路
に係り、特に、文字表示等に合わせて、ブランキングに
より枠（黒色部）を表示する機能を付加したビデオブラ
ンキング回路に）する。

【０００２】

【従来の技術】図３は、従来の一例のビデオアンプ３と
ブランキング回路２の回路図を示す。ブランキング回路
２は、ＰＮＰ型の差動対トランジスタＱ₁ ，Ｑ₂ 、カレ
ントミラー負荷を構成するＮＰＮ型トランジスタＱ₃ ，
Ｑ₄ 、定電流Ｉ_S9の定電流源９、ＮＰＮ型トランジスタ
Ｑ₅ ，Ｑ₆ 、ダイオードＱ₇ ，Ｑ₈ 、定電流Ｉ_S10 の定
電流源１０、抵抗Ｒ₁ 、ダイオードＱ₁₀〜Ｑ₁₂から構成
される。

【０００３】ブランキング回路２は、入力端子６に供給
されるブランキング信号を基準電圧Ｖ_ref と比較して、
ビデオアンプ３のブランキングを制御する出力ブランキ
ング制御信号を生成する回路である。

【０００４】ビデオアンプ３は、増幅器Ａ₁ 、トランジ
スタＱ₉ 、抵抗Ｒ₂ ，Ｒ₃ 、トランジスタＱ₁₃〜Ｑ₁₆、
抵抗Ｒ₄ 〜Ｒ₇ 、定電流Ｉ_S11 の定電流源１１から構成
される。入力端子７に供給されたビデオ入力信号は、増
幅器Ａ₁ ，トランジスタＱ₉で増幅されて、トランジス
タＱ₉ のコレクタから出力される。トランジスタＱ₁₃〜
Ｑ₁₆、抵抗Ｒ₄ 〜Ｒ₇ 、定電流源１１からなる回路に
て、インピーダンス変換とレベルシフトが行われ、出力
端子８からビデオ出力信号が出力される。出力端子８に
は、所定の負荷抵抗Ｒ_L が接続される。また、電源端子
４には、電源電圧Ｖccが供給され、接地端子５が接地さ
れている。

【０００５】次に、ブランキング回路２の詳しい動作に
ついて説明する。電源電圧Ｖccは、例えば、１２Ｖに設
定される。ブランキング信号は、ハイレベル
（“Ｈ”），エルレベル（“Ｌ”）の２値の信号であ
る。基準電圧Ｖ_ref は、“Ｈ”と“Ｌ”の中間のレベル
に設定される。例えば、“Ｈ”＝５Ｖ，“Ｌ”＝０Ｖに
対して、Ｖ _ref ＝１．４Ｖに設定する。

【０００６】ブランキング信号が“Ｈ”の場合は、トラ
ンジスタＱ₁ がオフし、トランジスタＱ₂ がオンとな
る。このとき、トランジスタＱ₃ ，Ｑ₄ には、コレクタ
電流が流れず、トランジスタＱ₂ のコレクタ電流がトラ
ンジスタＱ₅ のベースに流入する。これにより、トラン
ジスタＱ₅ がオンとなり、定電流源１０から、ダイオー
ドＱ₇ を介して、トランジスタＱ₅ のコレクタに電流が
流入する。トランジスタＱ₅ は、飽和状態となり、コレ
クタ電圧はほぼ０Ｖとなる。

【０００７】トランジスタＱ₅ のコレクタが０Ｖである
ため、トランジスタＱ₆ は、オフとなり、トランジスタ
Ｑ₆ のコレクタ電圧は、ほぼ電源電圧Ｖccとなる。この
ため、ダイオードＱ₁₀〜Ｑ₁₂は、オフとなる。

【０００８】従って、このとき、ビデオアンプ３のトラ
ンジスタＱ₉ のコレクタに生成されたビデオ信号が、ト
ランジスタＱ₁₃〜Ｑ₁₆、抵抗Ｒ₇ を介して、出力端子８
から出力される。

【０００９】ブランキング信号が“Ｌ”の場合は、トラ
ンジスタＱ₁ がオンし、トランジスタＱ₂ がオフとな
る。このとき、トランジスタＱ₁ のコレクタからトラン
ジスタＱ₃ に電流が流れ、トランジスタＱ₄ にもコレク
タ電流が流れようとする。これにより、トランジスタＱ
₅ がオフとなり、定電流源１０から、ダイオードＱ₇ を
介して、トランジスタＱ₆ のベースに電流が流入し、ト
ランジスタＱ₆ がオンとなる。

【００１０】このとき、トランジスタＱ₆ のコレクタに
は、定電流源１０からダイオードＱ ₈ を介して、また、
抵抗Ｒ₁ を介して、電流が流入する。トランジスタＱ₆
のベース・エミッタ間電圧をＶ_BE6 、ダイオードＱ₇ ，
Ｑ₈ の電圧をＶ_BE7 、Ｖ_BE8として、トランジスタＱ₆
のコレクタ電圧は、Ｖ_BE6 ＋Ｖ_BE7 −Ｖ_BE8 となる。Ｖ
_BE7 ≒Ｖ_BE8 であるので、コレクタ電圧は、Ｖ_BE6 とな
る。

【００１１】ところで、入力端子７に供給されるビデオ
入力信号に応じて出力端子８から出力されるビデオ出力
信号は、最低レベルが０Ｖで、最大レベルは、例えば５
Ｖ程度となる。トランジスタＱ₁₃〜Ｑ₁₆のベース・エミ
ッタ間電圧をＶ_BE13とすると、ビデオ出力信号が０Ｖで
あるとき、トランジスタＱ₉ のコレクタ電圧は、４・Ｖ
_BE13となる。

【００１２】一方、ダイオードＱ₁₀〜Ｑ₁₂の電圧をＶ
_BE10とすると、トランジスタＱ₆ がオンのときのダイオ
ードＱ₁₂のアノードの電圧は、Ｖ_BE6 ＋３・Ｖ_BE10とな
る。Ｖ _BE6 ＝Ｖ_BE10＝Ｖ_BE13とすると、ダイオードＱ₁₂
のアノードの電圧は、４・Ｖ_{BE 13}となる。

【００１３】上記のことから、ブランキング信号が
“Ｌ”の場合は、ビデオ入力信号のレベルに関わらず、
ダイオードＱ₁₀〜Ｑ₁₂がオンとなり、抵抗Ｒ₃ からダイ
オードＱ ₁₀〜Ｑ₁₂を介してトランジスタＱ₆ に制御電流
（出力ブランキング制御信号）が流入し、トランジスタ
Ｑ₉ のコレクタ電圧は、強制的に４・Ｖ_BE13に下げられ
る。これにより、ビデオ出力信号のレベルは、強制的に
０Ｖに下げられる。

【００１４】図４（Ａ）〜（Ｃ）は、夫々、ビデオ入力
信号、ブランキング信号、ビデオ出力信号の例を示す。
近年、ディスプレイの画面上に文字情報等を表示する場
合に、ブランキング信号を、画面上の枠取りに使用する
ことが検討されている。図５は、枠取りの説明図を示
す。画面５１の内側の特定の領域を、黒色の枠５２で枠
取りを行い、この枠内に文字（図５では、Ａ，Ｂ，Ｃ）
等の表示を行う。

【００１５】図４（Ａ）のビデオ入力信号は、水平同期
信号部ａとそれ以外の信号部からなる。図４（Ｂ）のブ
ランキング信号は、“Ｌ”のときにブランキングを指定
する信号で、水平同期帰線部ｂで“Ｌ”となっている。
また、画面５１中の枠５２を生成するための枠取り部Ｃ
₁ ，Ｃ₂ で“Ｌ”となっている。

【００１６】図４（Ｃ）のビデオ出力信号は、水平同期
帰線部ｄ、及び、枠取り部ｅ₁ ，ｅ ₂ で、ペデスタルレ
ベル（黒レベル）を下回る０Ｖとなっている。水平同期
帰線部ｄ、及び、枠取り部ｅ₁ ，ｅ₂ は、ブランキング
信号の水平同期帰線部ｂと枠取り部Ｃ₁ ，Ｃ₂ に対応し
て、ブランキング回路２により生成されている。

【００１７】水平同期帰線部ｄは、例えば、５〜６μ
ｓ、水平同期信号部ａは、２〜３μｓ程度である。

【００１８】

【発明が解決しようとする課題】図３の従来回路では、
ブランキング信号が“Ｈ”のときは、トランジスタＱ₅
が飽和状態にあり、ブランキング信号が“Ｌ”のとき
は、トランジスタＱ₄ が飽和状態にある。このため、ブ
ランキング信号が“Ｈ”から“Ｌ”に変化するときは、
飽和状態にあるトランジスタＱ₅ の蓄積時間により、出
力ブランキング信号に遅延時間が生じ、ブランキング信
号が“Ｌ”から“Ｈ”に変化するときは、飽和状態にあ
るトランジスタＱ₄ の蓄積時間により、出力ブランキン
グ信号に遅延時間が生じる。

【００１９】図６は、トランジスタＱ₅ ，Ｑ₄ の遅延時
間により、図６（Ａ）のブランキング信号に対して、図
６（Ｂ）のビデオ出力信号のブランキング部（水平同期
帰線部，枠取り部）が時間ｔ_D だけ遅延した様子を示
す。

【００２０】このように、ブランキング信号の枠取り部
ｃ₁ ，ｃ₂ に対して、ビデオ出力信号の枠取り部ｅ₁ ，
ｅ₂ が遅延する。これにより、図７に示すように、枠５
２の垂直部５２ａが、本来あるべき位置から水平方向
（図７では、右方向）にずれて、枠５２内に表示されて
いる文字等にかぶってしまうという問題が生じる。

【００２１】例えば、約５０ｎｓの遅延時間により、枠
５２内の端部に表示される文字等に枠５２がかぶってし
まう。

【００２２】本発明は、上記の点に鑑みてなされたもの
で、ビデオ出力信号のブランキング部に遅延時間を生じ
ず、枠が文字等にかぶる等の不具合を解消できるブラン
キング回路を提供することを目的とする。

【００２３】

【課題を解決するための手段】請求項１の発明のビデオ
ブランキング回路は、ビデオ入力信号を増幅してビデオ
出力信号として出力するビデオ増幅回路中の所定点の電
圧を制御することで、ビデオ出力信号のレベルを黒レベ
ル以下にしてブランキングを行うビデオブランキング回
路において、差動対トランジスタの一方のベースに基準
電圧が供給され、コレクタと電源端子間に負荷抵抗が接
続され、前記差動対トランジスタの他方のベースにブラ
ンキング信号が供給され、前記差動対トランジスタが非
飽和で動作する差動増幅器と、前記差動対トランジスタ
の一方のコレクタに接続され、前記ブランキング信号と
基準電圧との比較結果の信号を出力するインピーダンス
変換回路とからなる入力比較回路と、差動対トランジス
タの一方のベースに基準電圧が供給され、前記差動対ト
ランジスタの他方のベースに前記入力比較回路から比較
結果の信号が供給され、前記差動対トランジスタが非飽
和で動作する差動増幅器で構成され、前記差動対トラン
ジスタの一方のコレクタから、前記ビデオ増幅回路中の
所定点の電圧を制御する出力ブランキング制御信号を生
成する出力比較回路とを有する構成とする。

【００２４】請求項２の発明では、前記入力比較回路と
出力比較回路との間に、前記入力比較回路と同様構成の
比較回路を複数段従属接続した構成とする。

【００２５】

【作用】請求項１の発明では、ビデオブランキング回路
を構成するトランジスタが非飽和で動作するため、入力
ブランキング信号に対して、出力ブランキング制御信号
はほとんど遅延時間を生じない。従って、入力ブランキ
ング信号に対して、ビデオ出力信号のブランキング部分
は、ほとんど遅延時間を生じない。このため、ブランキ
ング信号により、画面上の黒色部を形成させる場合に、
黒色部の表示位置がずれる問題を無くすことを可能とす
る。

【００２６】請求項２の発明では、複数段従属接続した
比較回路により、入力ブランキング信号の立ち上がり時
間及び立ち下がり時間に比べて、出力ブランキング制御
信号の立ち上がり時間及び立ち下がり時間を速くするこ
とができ、従って、ビデオ出力信号のブランキング部分
の立ち上がり時間及び立ち下がり時間を速くすることが
できる。これにより、ブランキング信号による黒色部の
解像度を向上させることを可能とする。

【００２７】

【実施例】図１は本発明の一実施例のビデオブランキン
グ回路２１とビデオアンプ２２の回路図を示す。

【００２８】ブランキング回路２１は、入力比較回路３
１，比較回路３２，出力比較回路３３から構成される。
入力比較回路３１は、ＮＰＮ型の差動対トランジスタＱ
₂₀，Ｑ₂₁、エミッタ抵抗Ｒ₂₀、負荷抵抗Ｒ₂₁からなる差
動増幅器と、ＮＰＮ型トランジスタＱ₂₃及び抵抗Ｒ₂₂か
らなるインピーダンス変換回路とから構成される。

【００２９】トランジスタＱ₂₀のベースは、ブランキン
グ用入力端子２５に接続され、コレクタは電源電圧Ｖcc
₂ の電源端子２３に接続され、エミッタはトランジスタ
Ｑ₂₁のエミッタに接続されると共に、抵抗Ｒ₂₀を介して
接地端子２４に接続されて接地されている。トランジス
タＱ₂₁のコレクタは、負荷抵抗Ｒ₂₁を介して、電源端子
２３に接続され、ベースには、基準電圧Ｖ_ref が供給さ
れている。トランジスタＱ₂₃のベースは、トランジスタ
Ｑ₂₁のコレクタに接続され、コレクタは電源端子２３に
接続され、エミッタは、抵抗Ｒ₂₂を介して接地されてい
る。

【００３０】比較回路３２は、ＮＰＮ型の差動対トラン
ジスタＱ₂₄，Ｑ₂₅、エミッタ抵抗Ｒ ₂₃、負荷抵抗Ｒ₂₄か
らなる差動増幅器と、ＮＰＮ型トランジスタＱ₂₆及び抵
抗Ｒ ₂₅からなるインピーダンス変換回路とから構成され
る。

【００３１】トランジスタＱ₂₄のベースは、入力比較回
路３１のトランジスタＱ₂₃のエミッタに接続され、コレ
クタは電源端子２３に接続され、エミッタはトランジス
タＱ ₂₅のエミッタに接続されると共に、抵抗Ｒ₂₃を介し
て接地されている。トランジスタＱ₂₅のコレクタは、負
荷抵抗Ｒ₂₄を介して、電源端子２３に接続され、ベース
には、基準電圧Ｖ_ref が供給されている。トランジスタ
Ｑ₂₆のベースは、トランジスタＱ₂₅のコレクタに接続さ
れ、コレクタは電源端子２３に接続され、エミッタは、
抵抗Ｒ₂₅を介して接地されている。

【００３２】出力比較回路３３は、ＮＰＮ型の差動対ト
ランジスタＱ₂₇，Ｑ₂₈、エミッタ抵抗Ｒ₂₆からなる差動
増幅器で構成される。トランジスタＱ₂₇のベースは、比
較回路３２のトランジスタＱ₂₆のエミッタに接続され、
コレクタは電源端子２３に接続され、エミッタはトラン
ジスタＱ₂₈のエミッタに接続されると共に、抵抗Ｒ₂₆を
介して接地されている。

【００３３】トランジスタＱ₂₈のベースには、基準電圧
Ｖ_ref が供給されており、コレクタは、ビデオアンプ２
２のトランジスタＱ₂₉のコレクタに接続されている。

【００３４】ブランキング回路２１は、入力端子２５に
供給されるブランキング信号を基準電圧Ｖ_ref と比較し
て、ビデオアンプ２２のブランキングを制御する出力ブ
ランキング制御信号を生成する回路である。

【００３５】ビデオアンプ２２は、増幅器Ａ₁₁、トラン
ジスタＱ₂₉、抵抗Ｒ₂₇，Ｒ₂₈、トランジスタＱ₃₀〜
Ｑ₃₃、抵抗Ｒ₂₉〜Ｒ₃₂、定電流Ｉ_S30 の定電流源３０か
ら構成される。ビデオアンプ２２の電源端子２８には、
電源電圧Ｖcc₁ が供給されている。電源電圧Ｖcc₁ は、
例えば、１２Ｖに設定する。

【００３６】ビデオ入力端子２６に供給されたビデオ信
号は、増幅器Ａ₁₁，トランジスタＱ ₂₉で増幅されて、ト
ランジスタＱ₂₉のコレクタから出力される。トランジス
タＱ ₃₀〜Ｑ₃₃、抵抗Ｒ₂₉〜Ｒ₃₂、定電流源３０からなる
回路にて、インピーダンス変換とレベルシフトが行わ
れ、ビデオ出力端子２７からビデオ出力信号が出力され
る。出力端子２７には、所定の負荷抵抗Ｒ_L が接続され
る。

【００３７】なお、シンクチップ部のレベルを決めるク
ランプ回路は別に設けられ、ビデオ入力端子２６には、
ペデスタルレベル以上のビデオ信号が供給される。

【００３８】次に、ブランキング回路２１の詳しい動作
について説明する。ブランキング信号は、“Ｈ”，
“Ｌ”の２値の信号である。基準電圧Ｖ_ref は、“Ｈ”
と“Ｌ”の中間のレベルに設定される。例えば、“Ｈ”
の電圧Ｖ_IH＝５Ｖ，“Ｌ”の電圧Ｖ_IL＝０Ｖに対して、
Ｖ_ref ＝１．４Ｖに設定する。ブランキング回路２１の
電源電圧Ｖcc₂ は、Ｖ_IH以上の電圧、例えば、５Ｖに設
定される。

【００３９】ブランキング信号が“Ｈ”の場合は、トラ
ンジスタＱ₂₀がオンし、トランジスタＱ₂₁がオフとな
る。このとき、トランジスタＱ₂₀のエミッタ電圧Ｖ_20E
は、Ｖ _20E ＝Ｖ_IH−Ｖ_BE20となる。Ｖ_IH＝Ｖcc₂ の場合
は、Ｖ_20E ＝Ｖcc₂ −Ｖ_BE20となる。トランジスタＱ₂₀
のコレクタ電圧は、Ｖcc₂ であるので、トランジスタＱ
₂₀は、非飽和である。

【００４０】抵抗Ｒ₂₁の電圧降下は十分小さいため、エ
ミッタ・フォロアーとして動作するトランジスタＱ₂₃の
エミッタ電圧は、ほぼ、Ｖcc₂ −Ｖ_BE23となる。Ｖcc₂
−Ｖ _BE23＞Ｖ_ref となるように、Ｖcc₂ ，Ｖ_ref を設定
してあるため、トランジスタＱ₂₄はオンとなり、トラン
ジスタＱ₂₅がオフとなる。トランジスタＱ₂₄のエミッタ
電圧は、Ｖcc₂ −Ｖ_BE23−Ｖ_BE24となる。トランジスタ
Ｑ₂₄のコレクタ電圧は、Ｖcc₂ であるので、トランジス
タＱ₂₄は、非飽和である。

【００４１】抵抗Ｒ₂₄の電圧降下は十分小さいため、エ
ミッタ・フォロアーとして動作するトランジスタＱ₂₆の
エミッタ電圧は、ほぼ、Ｖcc₂ −Ｖ_BE26となる。Ｖcc₂
−Ｖ _BE26＞Ｖ_ref となるように、Ｖcc₂ ，Ｖ_ref を設定
してあるため、トランジスタＱ₂₇はオンとなり、トラン
ジスタＱ₂₈がオフとなる。トランジスタＱ₂₇のエミッタ
電圧は、Ｖcc₂ −Ｖ_BE26−Ｖ_BE27となる。トランジスタ
Ｑ₂₇のコレクタ電圧は、Ｖcc₂ であるので、トランジス
タＱ₂₇は、非飽和である。

【００４２】上記のように、ブランキング信号が“Ｈ”
の場合は、トランジスタＱ₂₈がオフであるため、ビデオ
アンプ２２のトランジスタＱ₂₉のコレクタに生成された
ビデオ信号が、トランジスタＱ₃₀〜Ｑ₃₃、抵抗Ｒ₃₂を介
して、出力端子２７から出力される。

【００４３】トランジスタＱ₂₉のコレクタ電圧Ｖ
_29C は、下記(1) 式で表せる。 Ｖ_29C ＝Ｖcc₁ −（Ｖ_Aout−Ｖ_BE29）・（Ｒ₂₈／Ｒ₂₇） (1) ここで、Ｖ_BE29は、トランジスタＱ₂₉のベース・エミッ
タ間電圧、Ｖ_Aoutは、増幅器Ａ₁₁の出力電圧である。

【００４４】トランジスタＱ₃₀〜Ｑ₃₃のベース・エミッ
タ間電圧をＶ_BE30とすると、トランジスタＱ₂₉のコレク
タから出力端子２７までのレベルシフト電圧は、４・Ｖ
_BE30となる。

【００４５】出力端子２７におけるビデオ出力信号の電
圧をＶ_VOとすると、トランジスタＱ ₂₉のコレクタ電圧Ｖ
_29C は、Ｖ_29C ＝Ｖ_VO＋４・Ｖ_BE30 となる。従って、
(1)式とから、下記(2) 式が成立する。

【００４６】 Ｖ_29C ＝Ｖcc₁ −（Ｖ_Aout−Ｖ_BE29）・（Ｒ₂₈／Ｒ₂₇） ＝Ｖ_VO＋４・Ｖ_BE30 (2) ブランキング信号が“Ｌ”の場合は、トランジスタＱ₂₀
がオフし、トランジスタＱ₂₁がオンとなる。このとき、
トランジスタＱ₂₁のエミッタ電圧Ｖ_21E は、下記(3) 式
で表せる。

【００４７】 Ｖ_21E ＝Ｖ_ref −Ｖ_BE21 (3) トランジスタＱ₂₁のコレクタ電圧Ｖ_21C は、下記(4) 式
で表せる。

【００４８】 Ｖ_21C ＝Ｖcc₂ −（Ｖ_ref −Ｖ_BE21）・（Ｒ₂₁／Ｒ₂₀） (4) このとき、エミッタ・フォロアーとして動作するトラン
ジスタＱ₂₃のエミッタ電圧Ｖ_23E は、下記(5) 式で表せ
る。

【００４９】 Ｖ_23E ＝Ｖ_21C −Ｖ_BE23 ＝Ｖcc₂ −（Ｖ_ref −Ｖ_BE21）・（Ｒ₂₁／Ｒ₂₀）−Ｖ_BE23 (5) ブランキング回路２１では、夫々(3) ，(4) ，(5) 式で
表せるＶ_21E ，Ｖ_21C，Ｖ_23E に関して、Ｖ_21C −Ｖ
_21E ＞０ かつ、 Ｖ_23E ＜Ｖ_ref となるように、抵抗
Ｒ₂₀，Ｒ₂₁を設定してある。

【００５０】このため、オンであるトランジスタＱ₂₁は
非飽和の状態となる。また、トランジスタＱ₂₄のベース
電圧がＶ_ref より小さくなるため、比較回路３２のトラ
ンジスタＱ₂₄がオフとなり、トランジスタＱ₂₅がオンと
なる。

【００５１】このとき、トランジスタＱ₂₅のエミッタ電
圧Ｖ_25E は、下記(6) 式で表せる。

【００５２】 Ｖ_25E ＝Ｖ_ref −Ｖ_BE25 (6) トランジスタＱ₂₅のコレクタ電圧Ｖ_25C は、下記(7) 式
で表せる。

【００５３】 Ｖ_25C ＝Ｖcc₂ −（Ｖ_ref −Ｖ_BE25）・（Ｒ₂₄／Ｒ₂₃） (7) このとき、エミッタ・フォロアーとして動作するトラン
ジスタＱ₂₆のエミッタ電圧Ｖ_26E は、下記(8) 式で表せ
る。

【００５４】 Ｖ_26E ＝Ｖ_25C −Ｖ_BE26 ＝Ｖcc₂ −（Ｖ_ref −Ｖ_BE25）・（Ｒ₂₄／Ｒ₂₃）−Ｖ_BE26 (8) ブランキング回路２１では、夫々(6) ，(7) ，(8) 式で
表せるＶ_25E ，Ｖ_25C，Ｖ_26E に関して、Ｖ_25C −Ｖ
_25E ＞０ かつ、 Ｖ_26E ＜Ｖ_ref となるように、抵抗
Ｒ₂₃，Ｒ₂₄を設定してある。

【００５５】このため、オンであるトランジスタＱ₂₅は
非飽和の状態となる。また、トランジスタＱ₂₇のベース
電圧がＶ_ref より小さくなるため、トランジスタＱ₂₇が
オフとなり、トランジスタＱ₂₈がオンとなる。

【００５６】このとき、トランジスタＱ₂₈のエミッタ電
圧Ｖ_28E は、下記(9) 式で表せる。

【００５７】 Ｖ_28E ＝Ｖ_ref −Ｖ_BE28 (9) トランジスタＱ₂₈のコレクタ電圧Ｖ_28C は、下記(10)式
で表せる。

【００５８】 Ｖ_28C ＝Ｖcc₁ −（Ｖ_Aout−Ｖ_BE29）・（Ｒ₂₈／Ｒ₂₇） −（Ｖ_ref −Ｖ_BE28）・（Ｒ₂₈／Ｒ₂₆） (10) ここで、Ｖ_BE28は、トランジスタＱ₂₈のベース・エミッ
タ間電圧である。前記(2) 式と(10)式から分かるよう
に、Ｖ_28C は、トランジスタＱ₂₈がオフの場合のトラン
ジスタＱ₂₉のコレクタ電圧から、トランジスタＱ₂₈のコ
レクタ電流（出力ブランキング制御信号）による電圧降
下分の（Ｖ_ref −Ｖ_BE28）・（Ｒ₂₈／Ｒ₂₆）を引いた値
である。

【００５９】ビデオ入力信号が最大レベルで、ブランキ
ング信号が“Ｈ”でトランジスタＱ ₂₈がオフであるとき
の、ビデオ出力信号の電圧をＶ_VOM とすると、ビデオ入
力信号が最大レベルで、ブランキング信号が“Ｌ”であ
るときの、トランジスタＱ₂₈のコレクタ電圧（即ち、ト
ランジスタＱ₂₉のコレクタ電圧）は、下記(11)式であら
わせる。

【００６０】 Ｖ_28C ＝Ｖ_VOM ＋４・Ｖ_BE30−（Ｖ_ref −Ｖ_BE28）・（Ｒ₂₈／Ｒ₂₆） (11) ブランキング回路２１では、上記(11)式で表せるＶ_28C
の値が、Ｖ_28C ≦４・Ｖ_BE30 となるように、抵抗Ｒ₂₆
を設定してある。

【００６１】これにより、ブランキング信号が“Ｌ”で
トランジスタＱ₂₈がオンの場合は、ビデオ入力信号のレ
ベルに関わらず、トランジスタＱ₂₈のコレクタ電流によ
り、ビデオ出力信号のレベルが強制的に０Ｖまで引下げ
られる。

【００６２】なお、ビデオ入力信号のレベルが最低（た
だし、ペデスタルレベル以上）の場合でも、トランジス
タＱ₂₈が飽和しないように、抵抗Ｒ₂₆，Ｒ₂₈を設定して
ある。

【００６３】図２は、本実施例における、ブランキング
信号とビデオ出力信号のタイミング関係の説明図を示
す。

【００６４】上記のように、ブランキング回路２１で
は、ブランキング信号が“Ｈ”のときでも、“Ｌ”のと
きでも、トランジスタＱ₂₀，Ｑ₂₁，Ｑ₂₃〜Ｑ₂₈が非飽和
である。このため、ブランキング信号に対して、トラン
ジスタＱ₂₈のコレクタ電流（出力ブランキング制御信
号）のオン・オフのタイミングは、ほとんど遅延時間を
生じない。従って、図２（Ａ）のブランキング信号に対
して、図２（Ｂ）に示すように、ビデオ出力信号のブラ
ンキング部（水平同期帰線部，枠取り部）は、ほとんど
遅延時間を生じない。

【００６５】このため、図４に示すブランキング信号の
枠取り部ｃ₁ ，ｃ₂ に対して、ビデオ出力信号の枠取り
部ｅ₁ ，ｅ₂ はほとんど遅延時間を生じず、図７に示す
ように、枠５２の垂直部５２ａが、本来あるべき位置か
ら水平方向（図７では、右方向）にずれて、枠５２内に
表示されている文字等にかぶってしまうという、従来回
路での問題を解消することができる。

【００６６】なお、比較回路３２を複数段従属接続する
と、ゲインが大きくなるため、入力信号に対して、出力
信号の立ち上がり時間と立ち下がり時間を速くして波形
整形をすることができる。

【００６７】このため、比較回路３２を複数段従属接続
することにより、入力端子２５に供給されるブランキン
グ信号の立ち上がり時間と立ち下がり時間に比べて、ビ
デオ出力信号のブランキング部の立ち上がり時間と立ち
下がり時間を速くして、枠５２部分での解像度を向上さ
せることができる。

【００６８】特に、ブランキング信号の立ち上がり時間
と立ち下がり時間が遅い場合に、ビデオ出力信号のブラ
ンキング部の立ち上がり時間と立ち下がり時間を速くし
て、枠５２部分での十分な解像度を確保することがで
き、効果がある。

【００６９】

【発明の効果】上述の如く、請求項１の発明によれば、
ビデオブランキング回路を構成するトランジスタが非飽
和で動作するため、入力ブランキング信号に対して、出
力ブランキング制御信号はほとんど遅延時間を生じず、
従って、ビデオ出力信号のブランキング部分は、ほとん
ど遅延時間を生じないため、ブランキング信号により、
画面上の黒色部を形成させる場合に、黒色部の表示位置
がずれる問題を無くすことができる。

【００７０】請求項２の発明によれば、複数段従属接続
した比較回路により、入力ブランキング信号の立ち上が
り時間及び立ち下がり時間に比べて、出力ブランキング
制御信号の立ち上がり時間及び立ち下がり時間を速くす
ることができ、従って、ビデオ出力信号のブランキング
部分の立ち上がり時間及び立ち下がり時間を速くするこ
とができるため、ブランキング信号による黒色部の解像
度を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のブランキング回路とビデオ
アンプの回路図である。

【図２】本実施例における、ブランキング信号とビデオ
出力信号のタイミング関係の説明図である。

【図３】従来の一例のブランキング回路とビデオアンプ
の回路図である。

【図４】ビデオ入力信号、ブランキング信号、ビデオ出
力信号の例を示す図である。

【図５】枠取りの説明図である。

【図６】ブランキング信号に対して、ビデオ出力信号の
ブランキング部が遅延した様子を示す図である。

【図７】枠の垂直部が、本来の位置から水平方向にずれ
た状態を示す図である。

【符号の説明】

２１ ビデオブランキング回路 ２２ ビデオアンプ ２５ ブランキング用入力端子 ２６ ビデオ入力端子 ２７ ビデオ出力端子 ３１ 入力比較回路 ３２ 比較回路 ３３ 出力比較回路 Ｑ₂₀，Ｑ₂₁、Ｑ₂₄，Ｑ₂₅、Ｑ₂₇，Ｑ₂₈ 差動対トランジ
スタ Ｖ_ref 基準電圧

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/03 7/035

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ビデオ入力信号を増幅してビデオ出力信
   号として出力するビデオ増幅回路中の所定点の電圧を制
   御することで、ビデオ出力信号のレベルを黒レベル以下
   にしてブランキングを行うビデオブランキング回路にお
   いて、 差動対トランジスタの一方のベースに基準電圧が供給さ
   れ、コレクタと電源端子間に負荷抵抗が接続され、前記
   差動対トランジスタの他方のベースにブランキング信号
   が供給され、前記差動対トランジスタが非飽和で動作す
   る差動増幅器と、前記差動対トランジスタの一方のコレ
   クタに接続され、前記ブランキング信号と基準電圧との
   比較結果の信号を出力するインピーダンス変換回路とか
   らなる入力比較回路と、 差動対トランジスタの一方のベースに基準電圧が供給さ
   れ、前記差動対トランジスタの他方のベースに前記入力
   比較回路から比較結果の信号が供給され、前記差動対ト
   ランジスタが非飽和で動作する差動増幅器で構成され、
   前記差動対トランジスタの一方のコレクタから、前記ビ
   デオ増幅回路中の所定点の電圧を制御する出力ブランキ
   ング制御信号を生成する出力比較回路とを有することを
   特徴とするビデオブランキング回路。
2. 【請求項２】 前記入力比較回路と出力比較回路との間
   に、前記入力比較回路と同様構成の比較回路を複数段従
   属接続したことを特徴とする請求項２記載のビデオブラ
   ンキング回路。