JPH087964B2 - Reference signal writing device - Google Patents

Reference signal writing device

Info

Publication number
JPH087964B2
JPH087964B2 JP1652087A JP1652087A JPH087964B2 JP H087964 B2 JPH087964 B2 JP H087964B2 JP 1652087 A JP1652087 A JP 1652087A JP 1652087 A JP1652087 A JP 1652087A JP H087964 B2 JPH087964 B2 JP H087964B2
Authority
JP
Japan
Prior art keywords
circuit
signal
write
pulse
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1652087A
Other languages
Japanese (ja)
Other versions
JPS63183667A (en
Inventor
俊雄 南雲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1652087A priority Critical patent/JPH087964B2/en
Publication of JPS63183667A publication Critical patent/JPS63183667A/en
Publication of JPH087964B2 publication Critical patent/JPH087964B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Moving Of The Head To Find And Align With The Track (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基準信号書込装置、特に、磁気ディスク装置
のヘッド位置決め用サーボ信号を書込むサーボ信号書込
装置において、サーボ信号を書込む際に書込むタイミン
グの基準となる基準クロックを書込む基準信号書込装置
に関する。
The present invention relates to a reference signal writing device, and more particularly to a servo signal writing device for writing a head positioning servo signal of a magnetic disk device, when writing a servo signal. The present invention relates to a reference signal writing device for writing a reference clock that is a reference for the timing of writing to the.

〔共通的技術〕[Common technology]

一般に、磁気ディスク装置に書込まれるヘッド位置決
め用サーボ信号は、ディスク中心から半径方向にそって
完全に揃った信号であることが必要であるためサーボ信
号書込装置においては、一周上に継ぎ目のない基準タイ
ミング信号を書込み、この基準信号を基にサーボ信号を
書込方法がとられる。この基準タイミング信号を書込む
基準信号書込装置は、一周に一個の信号を書込む第1の
書込・読出ヘッドと第1の書込・読出ヘッドの読出信号
を基に基準信号を書込む第2の書込・読出ヘッドとを含
んで構成する。
Generally, the head positioning servo signal written in the magnetic disk device must be a signal which is perfectly aligned along the radial direction from the disk center. A non-reference timing signal is written, and a servo signal is written based on this reference signal. The reference signal writing device for writing the reference timing signal writes the reference signal based on the first write / read head for writing one signal per turn and the read signal of the first write / read head. It is configured to include a second write / read head.

〔従来の技術〕[Conventional technology]

従来の基準信号書込装置は、一周に一個の信号を書込
み・読出す第1の書込・読出ヘッドと、前記第1の書込
・読出ヘッドの出力信号を基にして一周に継ぎ目のない
既定数のパルス数が書込まれたかどうかを判定する継ぎ
目判定回路と、前記継ぎ目判定回路の判定結果で発振周
波数お増減する発振回路と、前記発振回路の出力信号を
n段階に分周した信号を書込む第2の書込・読出ヘッド
とを含んで構成される。
A conventional reference signal writing device has a first write / read head for writing / reading one signal per turn and a seamless signal for one turn based on an output signal of the first write / read head. A seam judging circuit for judging whether or not a predetermined number of pulses have been written, an oscillator circuit for increasing or decreasing the oscillation frequency according to the judgment result of the seam judging circuit, and a signal obtained by dividing the output signal of the oscillator circuit into n stages. And a second write / read head for writing.

次に従来の基準信号書込装置について図面を参照して
詳細に説明する。
Next, a conventional reference signal writing device will be described in detail with reference to the drawings.

第3図は従来の基準信号書込装置の一例を示すブロッ
ク図である。
FIG. 3 is a block diagram showing an example of a conventional reference signal writing device.

第3図に示す基準信号書込装置は、第1のヘッド51で
書込む信号を生成する第1の書込制御回路53と、第1の
ヘッド51から読出した信号をパルス波形に成形するパル
成形回路54と、パルス成形回路54の出力信号を基に電圧
制御発振回路55の出力パルス数をカウントするカウンタ
56と、カウンタ56の値とパルス数設定値58の値とを比較
する比較器57と、比較器57の出力信号によりカウント値
が増減するアップダウンカウンタ59と、アップダウンカ
ウタ59の値をアナログ値に変換し電圧制御発振回路55に
制御電圧を印加するD/A変換器60と、比較器57の等価出
力信号と電圧制御発振回路55の出力パルスを反転した信
号との論理積が出力するゲート61と、ゲート61の出力が
D入力端子に入りパルス成形回路54の出力がクロック入
力端子に入るDタイプフリップフロップ62と、電圧制御
発振回路55の出力パルスを分周する分周器63と、Dタイ
プフリップフロップ62の出力信号がアクティブ状態の時
のみ分周器63の出力信号を第2のヘッド65に伝える第2
の書込制御回路64とを含んで構成される。
The reference signal writing apparatus shown in FIG. 3 includes a first write control circuit 53 for generating a signal to be written by the first head 51 and a pulse writing circuit for shaping the signal read from the first head 51 into a pulse waveform. A counter that counts the number of output pulses of the voltage control oscillation circuit 55 based on the output signals of the shaping circuit 54 and the pulse shaping circuit 54.
56, a comparator 57 that compares the value of the counter 56 with the value of the pulse number setting value 58, an up / down counter 59 that increases or decreases the count value by the output signal of the comparator 57, and a value of the up / down counter 59. Outputs the logical product of the D / A converter 60 that converts the analog value and applies the control voltage to the voltage controlled oscillation circuit 55, and the equivalent output signal of the comparator 57 and the signal obtained by inverting the output pulse of the voltage controlled oscillation circuit 55. Gate 61, the output of the gate 61 enters the D input terminal and the output of the pulse shaping circuit 54 enters the clock input terminal, and the frequency divider 63 divides the output pulse of the voltage controlled oscillator circuit 55. And the second output signal of the frequency divider 63 is transmitted to the second head 65 only when the output signal of the D type flip-flop 62 is in the active state.
And a write control circuit 64 of.

ここで、カウンタ56と比較器57とパルス数設定値58と
ゲート61とDタイプフリップフロップ62とで継ぎ目判定
回路を構成している。
Here, the counter 56, the comparator 57, the pulse number set value 58, the gate 61, and the D type flip-flop 62 constitute a joint determination circuit.

第4図のタイミングチャートに従い順に追って動作を
説明する。
The operation will be described in order according to the timing chart of FIG.

書込制御回路53にインデックス書込指令を与えるとヘ
ッド51はディスク板上に一周に一個のインデックス信号
を書込み、パルス成形回路54の出力にはインデックス信
号aが出力される。続いて、基準信号書込信号をDタイ
プフリップフロップ62に与えるとその出力基準信号書込
制御信号fはアクティブ状態となり、分周器63の出力は
書込制御回路64を通ってヘッド65に伝わる。こゝでイン
デックス信号aの一周期Tの間、カウンタ56により電圧
制御発振回路55の出力パルス数を計数し、次の回転周期
中にその計数値とパルス数設定値58とを比較器57で比較
しカウンタ値がパルス数設定値より小の場合は、比較器
57の出力信号によりアップダウンカウンタ59D/A変換器6
0を通して電圧制御発振回路55の発振周波数を増し、逆
の場合は発振周波数を減ずる。パルス数設定値58はディ
スク一回転中に必要な書込パルス数にNを乗じた値とす
る。Nは分周器63の分周比1/Nの分母である。もし、カ
ウンタ値とパルス数設定値が等しく比較器57から等価出
力信号dが出力され、かつ電圧制御発振回路55の出力反
転パルスcと前記等価出力信号dとの論理積fがアクテ
ィブ状態にある間にインデックス信号aの立上りが来る
とDタイプフリップフロップ62の出力基準信号書込制御
信号fはイナクティブ状態となりヘッド65による基準信
号の書込む動作は終了する。この時、電圧制御発振回路
の出力パルスのデューティが50%であるとインデックス
直前での基準信号の継ぎ目精度は電圧制御発振回路55の
発振周期の1/2となるので、電圧制御発振回路の発振周
波数を高くすることにより継ぎ目許容値を厳しくし継ぎ
目精度を上げることができる。
When an index write command is given to the write control circuit 53, the head 51 writes one index signal on the disk plate once per revolution, and the index signal a is output to the output of the pulse shaping circuit 54. Then, when the reference signal write signal is applied to the D type flip-flop 62, the output reference signal write control signal f becomes active, and the output of the frequency divider 63 is transmitted to the head 65 through the write control circuit 64. . Here, the counter 56 counts the number of output pulses of the voltage controlled oscillation circuit 55 during one cycle T of the index signal a, and the comparator 57 compares the counted value and the pulse number set value 58 during the next rotation cycle. If the compared counter value is less than the pulse number setting value, the comparator
Up / down counter 59 D / A converter 6 by 57 output signal
Through 0, the oscillation frequency of the voltage controlled oscillator circuit 55 is increased, and in the opposite case, the oscillation frequency is decreased. The pulse number set value 58 is a value obtained by multiplying the number of write pulses required during one rotation of the disk by N. N is a denominator of the frequency division ratio 1 / N of the frequency divider 63. If the counter value is equal to the pulse number set value, the equivalent output signal d is output from the comparator 57, and the logical product f of the output inversion pulse c of the voltage controlled oscillation circuit 55 and the equivalent output signal d is in the active state. When the index signal a rises in the meantime, the output reference signal write control signal f of the D type flip-flop 62 becomes inactive, and the operation of writing the reference signal by the head 65 ends. At this time, if the duty of the output pulse of the voltage controlled oscillator is 50%, the seam accuracy of the reference signal immediately before the index is 1/2 of the oscillation cycle of the voltage controlled oscillator 55. By increasing the frequency, it is possible to tighten the permissible joint value and improve the joint accuracy.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の基準信号書込装置は、基準信号の継ぎ
目精度を良くするには発振回路の発振周波数を上げるこ
とで実現できるが、ディスク板の回転変動があるために
発振周波数を上げるとその分継ぎ目許容値内にインデッ
クス信号の立上りが入る確率が減ることになるので基準
信号の書込時間が長くなるという欠点があった。また、
継ぎ目許容値内にインデックス信号の立上りが入るかど
うかは確率の問題となるので書込み時間が大きくバラつ
くという欠点があった。
The above-mentioned conventional reference signal writing device can be realized by increasing the oscillation frequency of the oscillation circuit in order to improve the accuracy of the seams of the reference signals. Since the probability that the leading edge of the index signal falls within the seam allowable value is reduced, there is a drawback that the reference signal writing time becomes long. Also,
Whether or not the leading edge of the index signal falls within the permissible value of the seam is a problem of probability, and there is a drawback that the writing time greatly varies.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の基準信号書込装置は、一周当り一個の信号を
書込む第1の書込・読出ヘッドと、前記第1の書込・読
出ヘッドの読出信号を基にして一周に既定数のパルス数
が書込まれたかどうかを判定する書込パルス数判定回路
と、前記書込パルス数判定回路の判定結果で発振周波数
を増減する発振回路と、前記発振回路の出力信号を書込
む第2の書込・読出ヘッドと、前記第2の書込・読出ヘ
ッドの読出信号列のうち前記第1の書込・読出ヘッドの
読出信号の直前の信号と直後の信号との時間間隔tを測
定する継ぎ目間隔測定回路と、前記継ぎ目間隔測定回路
の測定結果に基づき前記測定時間tを一周上にわたり微
少時間Δt毎に分配する時間分配回路とを含んで構成さ
れる。
The reference signal writing device of the present invention includes a first write / read head for writing one signal per turn, and a predetermined number of pulses for one turn based on the read signal of the first write / read head. A write pulse number determination circuit for determining whether or not a number has been written, an oscillation circuit for increasing or decreasing the oscillation frequency based on the determination result of the write pulse number determination circuit, and a second output circuit for writing the output signal of the oscillation circuit. The time interval t between the signal immediately before and after the read signal of the first write / read head in the read signal train of the write / read head and the second write / read head is measured. It is configured to include a seam interval measurement circuit and a time distribution circuit that distributes the measurement time t for every minute time Δt based on the measurement result of the seam space measurement circuit.

〔実施例〕〔Example〕

次に、本発明の実施例について、図面を参照して詳細
に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。 FIG. 1 is a block diagram showing an embodiment of the present invention.

第1図に示す基準信号書込装置は、選択回路13および
書込・読出回路12を通して書込・読出ヘッド11にインデ
ックス書込信号を送るインデックスパターン発生回路14
と、書込・読出ヘッド11から読出した信号をパルス波形
に成形するパルス成形回路15と、パルス成形回路15の出
力信号を基に電圧制御発振回路16の出力パルス数をカウ
ントするカウタ17と、カウンタ17の値とパルス数設定値
19の値とを比較する比較器18と、比較器18の出力信号に
よりカウント値が増減するアップダウンカウンタ20と、
アップダウンカウンタ20の値をアナログ値に変換し電圧
制御発振回路16に制御電圧を印加するD/A変換器21と、
比較器18の等価出力信号がD入力端子に入りパルス成形
回路15の出力がクロック入力端子に入るDタイプフリッ
プフロップ22と、Dタイプフリップフロップ22の出力信
号がアクティブ状態の時のみ電圧制御発振回路16の出力
信号を書込・読出ヘッド24を伝える書込制御回路23と、
書込・読出回路25を通して書込・読出ヘッドから読出し
た信号をパルス波形に成形するパルス成形回路26と、パ
ルス成形回路26の出力パルス列のうちパルス成形回路15
の出力インデックス信号の直前パルスと直後パルスの時
間間隔を測定する継ぎ目間隔測定回路27と、パルス成形
回路26の出力パルス列をカウントし、継ぎ目間隔測定回
路27での測定結果により出力パルス列をいくつかのブロ
ックに区分けするブロックカウント回路28と、パルス成
形回路26のパルス列を入力としてブロックカウント回路
28の出力信号に従ってパルス列をブロック毎に遅延し選
択回路13に出力する遅延回路29とを含んで構成される。
カウンタ17と比較器18とパルス数設定値19とDタイプフ
リップフロップ22とで書込パルス数判定回路を構成し、
ブロックカウント回路28と遅延回路29とで時間分配回路
を構成している。
The reference signal writing device shown in FIG. 1 includes an index pattern generation circuit 14 for sending an index write signal to a write / read head 11 through a selection circuit 13 and a write / read circuit 12.
A pulse shaping circuit 15 that shapes the signal read from the write / read head 11 into a pulse waveform, and a counter 17 that counts the number of output pulses of the voltage controlled oscillation circuit 16 based on the output signal of the pulse shaping circuit 15. Counter 17 value and pulse number setting value
A comparator 18 for comparing the value of 19 and an up / down counter 20 whose count value is increased or decreased by the output signal of the comparator 18,
A D / A converter 21 for converting the value of the up / down counter 20 into an analog value and applying a control voltage to the voltage controlled oscillator circuit 16,
The equivalent output signal of the comparator 18 enters the D input terminal and the output of the pulse shaping circuit 15 enters the clock input terminal. The D type flip-flop 22 and the voltage controlled oscillator circuit only when the output signal of the D type flip-flop 22 is in the active state. A write control circuit 23 for transmitting the 16 output signals to the write / read head 24,
A pulse shaping circuit 26 that shapes the signal read from the writing / reading head through the writing / reading circuit 25 into a pulse waveform, and a pulse shaping circuit 15 of the pulse train output from the pulse shaping circuit 26.
The output pulse train of the pulse interval shaping circuit 26 that counts the time interval between the immediately preceding pulse and the immediately following pulse of the output index signal of, and the output pulse train of the pulse shaping circuit 26 is counted. A block count circuit 28 that divides into blocks and a block count circuit that receives the pulse train of the pulse shaping circuit 26 as an input
A delay circuit 29 that delays the pulse train for each block according to the output signal of 28 and outputs the delayed pulse train to the selection circuit 13 is configured.
The counter 17, the comparator 18, the pulse number set value 19, and the D type flip-flop 22 constitute a write pulse number determination circuit,
The block count circuit 28 and the delay circuit 29 form a time distribution circuit.

第2図のタイミングチャートに従い順に追って動作を
説明する。
The operation will be described in order according to the timing chart of FIG.

選択回路13の選択信号をインデックス書込状態にした
後インデックスパターン発生回路14にインデックス書込
指令を与えるとヘッド11はディスク板上に一周に一個の
インデックス号を書込み、パルス成形回路15の出力には
インデックス信号aが出力される。続いて擬似基準信号
書込指令をDタイプフリップフロップに与えるとその出
力擬似基準信号書込制御信号dはアクティブ状態とな
り、電圧制御発振回路16の出力パルスは書込制御回路23
を通って書込・読出ヘッド24に伝わる。ここで一周期T
の間カウンタ17により電圧制御発振回路16の出力パルス
数を計数し、次の回転周期中にその計算値とパルス数設
定値19とを比較器18で比較しカウント値がパルス数設定
値より小の場合は、比較器18の出力信号によりアップダ
ウンカウンタ20・D/A変換器21を通して電圧制御発振回
路16と発振周波数を増し、逆の場合は発振周波数を減ず
る。パルス数設定値19は、ディスク一回転中に必要な書
込パルス数nに1を加えた値とする。
When the index write command is given to the index pattern generation circuit 14 after the selection signal of the selection circuit 13 is set to the index writing state, the head 11 writes one index number per one turn on the disk plate and outputs it to the output of the pulse shaping circuit 15. Outputs the index signal a. Subsequently, when a pseudo reference signal write command is given to the D type flip-flop, the output pseudo reference signal write control signal d becomes active, and the output pulse of the voltage controlled oscillator circuit 16 outputs the write control circuit 23.
Through the write / read head 24. Here one cycle T
While the counter 17 counts the number of output pulses of the voltage controlled oscillator circuit 16, the comparator 18 compares the calculated value with the pulse number setting value 19 during the next rotation cycle, and the count value is smaller than the pulse number setting value. In the case of 1, the output signal of the comparator 18 increases the voltage controlled oscillation circuit 16 and the oscillation frequency through the up / down counter 20 and the D / A converter 21, and in the opposite case, the oscillation frequency is decreased. The pulse number set value 19 is a value obtained by adding 1 to the write pulse number n required during one rotation of the disc.

もしカウンタ値とパルス数設定値が等しく比較器18か
ら等価出力信号cがアクティブの時にインデックス信号
aの立上りが来るとDタイプフリップフロップ22の出力
擬似基準信号書込制御信号dはイナクティブ状態となり
書込・読出ヘッド24による擬似基準信号の書込み動作は
終了する。
If the counter value and the set pulse number value are equal and the equivalent output signal c from the comparator 18 is active and the index signal a rises, the output pseudo reference signal write control signal d of the D type flip-flop 22 becomes inactive. The writing operation of the pseudo reference signal by the read / write head 24 is completed.

次に、書込・読出ヘッド24で読出した擬似基準信号の
パルス列eのうちインデックス信号aの立上りの直前の
パルス即ちインデックスから数えて第(n+1)番めの
パルスの立上りからインデックス信号aの立上りの直後
のパルス即ち第1番めのパルスの立上りまでの時間間隔
を継ぎ目間隔測定回路27で測定する。ここで、一周のパ
ルス列をm個のブロックに分割し、継ぎ目時間間隔tを
微少時間Δtに分けて、ブロックとブロックとの間に、
その微少時間Δtを分配挿入して、各ブロックを遅延す
ることによって、一周全体で継ぎ目時間間隔tをゼロに
する動作について説明する。
Next, in the pulse train e of the pseudo reference signal read by the write / read head 24, the pulse immediately before the rising edge of the index signal a, that is, the rising edge of the (n + 1) th pulse counted from the index, rises from the rising edge of the index signal a. The seam interval measuring circuit 27 measures the time interval immediately after the pulse, that is, the time interval until the rise of the first pulse. Here, the pulse train for one round is divided into m blocks, the joint time interval t is divided into a minute time Δt, and between the blocks,
An operation of setting the joint time interval t to zero for the entire circumference by distributing and inserting the minute time Δt and delaying each block will be described.

ブロックカウンタ回路28は、擬似基準信号のパルス列
のカウントしながら、一周分のパルス列をm個のブロッ
クに分割し、各ブロックに対する遅延時間を切り換える
ための遅延時間切換信号fを遅延回路29に出力する。遅
延回路29は、擬似基準信号パルス列eを入力とし、ブロ
ックカウント回路28からの遅延時間切換信号fにしたが
って、各ブロックに対してパルス列eに遅延時間Δtを
順次与える。
The block counter circuit 28 divides the pulse train for one round into m blocks while counting the pulse train of the pseudo reference signal, and outputs a delay time switching signal f for switching the delay time for each block to the delay circuit 29. . The delay circuit 29 receives the pseudo reference signal pulse train e as an input, and sequentially applies the delay time Δt to the pulse train e for each block in accordance with the delay time switching signal f from the block count circuit 28.

この結果、遅延回路出力信号gに示すよう、インデッ
クスからの最初のブロックの遅延時間は0、第2番目の
ブロックの遅延時間はΔt、以下、第i番目のブロック
の遅延時間は(i−1)・Δtとなり、最終的に、第m
番目のブロックの遅延時間は、(m−1)・Δtとな
る。ここで、Δtを(m−1)・Δt=tとなるように
設定すれば、この最終(第m番目)ブロックでの遅延時
間が、継ぎ目時間間隔tと等しくなる。つまり、最終
(第m番目の)ブロックの最後のパルスは、インデック
スから数えて第n番目のパルスとなる。なお、第2図に
おいて、図面を見やすいようにするために、第i番目の
ブロックでの遅延時間(i−1)・Δtが、故意に、継
ぎ目時間間隔tよりも大きく描かれているが、実際に
は、i≦mであることから、(i−1)・Δt≦(m−
1)・Δt、つまり、(i−1)・Δt≦tである。従
って選択回路13の選択信号を遅延回路出力書込状態にし
た後、遅延回路29の出力信号gを出力することにより書
込・読出ヘッドには継ぎ目時間が0で一周に必要なパル
ス数n個の基準信号が書込まれる。ブロックとブロック
の間には、その他のパルス列のパルス間隔とはΔt分だ
けの間隔差が生じるが、Δtを小さくすることにより実
用上問題とならない。
As a result, as shown in the delay circuit output signal g, the delay time of the first block from the index is 0, the delay time of the second block is Δt, and the delay time of the i-th block is (i-1 ) · Δt, and finally m-th
The delay time of the second block is (m−1) · Δt. Here, if Δt is set to be (m−1) · Δt = t, the delay time in this final (m-th) block becomes equal to the seam time interval t. That is, the last pulse of the final (mth) block is the nth pulse counted from the index. In FIG. 2, the delay time (i−1) · Δt in the i-th block is intentionally drawn larger than the joint time interval t in order to make the drawing easy to see. Actually, since i ≦ m, (i−1) · Δt ≦ (m−
1) · Δt, that is, (i−1) · Δt ≦ t. Therefore, after the selection signal of the selection circuit 13 is set to the delay circuit output write state, the output signal g of the delay circuit 29 is output, so that the write / read head has a seam time of 0 and the number of pulses required for one round is n. The reference signal of is written. An interval difference of Δt between the blocks and the pulse intervals of the other pulse trains occurs, but there is no practical problem by reducing Δt.

〔発明の効果〕〔The invention's effect〕

本発明の基準信号書込装置は、ディスク一周上に必要
なパルス数よりはるかに多いパルス数を発生させる高い
周波数の発振回路出力のパルス幅を継ぎ目許容値とする
代わりに、一周上に必要なパルス数とほぼ同一のパルス
数を発生させる発振回路をもち(必要なパルス数+1)
個のパルスを書込んだ後、継ぎ目時間を測定しその時間
を0とするように移し換えることにより基準信号を書込
むことにより、基準信号の書込時間を大幅に短縮するこ
とができる。何んとなればディスク回転数の変動が同一
とすると、高周波パルス幅内にインデックスの立上りが
入る確実に比べ低周波パルス発振出力の既定パルス数を
書込む確率がはるかに高い上に、継ぎ目補正を行うため
にパルスを分配するのには一定の短時間で行うことがで
きるからである。狭いパルス幅内にインデックスの立上
りが来ることによる書込装置に比べ確率に依存する率が
少なく、書込み時間が一定となる効果がある。
The reference signal writing apparatus according to the present invention requires a pulse width of the oscillation circuit output of a high frequency that generates a pulse number much larger than the pulse number required for one round of the disk, instead of setting the pulse width of the output as the seam allowable value. Has an oscillation circuit that generates almost the same number of pulses (the required number of pulses + 1)
After writing the individual pulses, the seam time is measured, and the reference signal is written by shifting the time so that the time is 0, whereby the reference signal writing time can be significantly shortened. If the fluctuation of the disk rotation speed is the same, the probability of writing the preset number of pulses of the low-frequency pulse oscillation output is much higher than the certainty that the rise of the index will be included in the high-frequency pulse width, and the seam correction This is because the pulse can be distributed in a short time in order to perform. The rate of dependence on the probability is smaller than that of the writing device due to the rise of the index within the narrow pulse width, and the writing time is constant.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
第1図に示す基準信号書込装置の動作タイミングチャー
ト図、第3図は従来の一例を示すブロック図、第4図は
第3図の動作タイミングチャート図である。 11……書込・読出ヘッド、12……書込・読出回路、13…
…選択回路、14……インデックスパターン発生、15……
パルス成形回路、16……電圧制御発振回路、17……カウ
ンタ、18……比較器、19……パルス数設定値、20……ア
ップダウンカウンタ、21……D/A変換器、22……Dタイ
プフリップフロップ、23……書込制御回路、24……書込
読出ヘッド、25……書込読出回路、26……パルス成形回
路、27……継ぎ目間隔測定回路、28……ブロックカウン
タ回路、29……遅延回路、51……書込読出ヘッド、52…
…書込読出回路、53……書込制御回路、54……パルス成
形回路、55……電圧制御発振回路、56……カウンタ、57
……比較器、58……パルス数設定値、59……アップダウ
ンカウンタ、60……D/A変換器、61……ゲート、62……
Dタイプフリップフロップ、63……分周器、64……書込
制御回路、65……書込・読出ヘッド。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is an operation timing chart of the reference signal writing device shown in FIG. 1, FIG. 3 is a block diagram showing an example of the prior art, and FIG. FIG. 4 is an operation timing chart of FIG. 11 ... Writing / reading head, 12 ... Writing / reading circuit, 13 ...
… Selection circuit, 14 …… Index pattern generation, 15 ……
Pulse shaping circuit, 16 …… Voltage controlled oscillator circuit, 17 …… Counter, 18 …… Comparator, 19 …… Pulse number setting value, 20 …… Up-down counter, 21 …… D / A converter, 22 …… D type flip-flop, 23 ... Write control circuit, 24 ... Write / read head, 25 ... Write / read circuit, 26 ... Pulse shaping circuit, 27 ... Seam interval measuring circuit, 28 ... Block counter circuit , 29 ... Delay circuit, 51 ... Write / read head, 52 ...
… Write / read circuit, 53 …… Write control circuit, 54 …… Pulse shaping circuit, 55 …… Voltage controlled oscillator circuit, 56 …… Counter, 57
…… Comparator, 58 …… Pulse number set value, 59 …… Up / down counter, 60 …… D / A converter, 61 …… Gate, 62 ……
D-type flip-flop, 63 ... Divider, 64 ... Write control circuit, 65 ... Write / read head.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】一周当り一個の信号を書込む第1の書込・
読出ヘッドと、前記第1の書込・読出ヘッドの読出信号
を基にして一周に既定数のパルス数が書込まれたかどう
かを判定する書込パルス数判定回路と、前記書込パルス
数判定回路の判定結果で発振周波数を増減する発振回路
と、前記発振回路の出力信号を書込む第2の書込・読出
ヘッドと、前記第2の書込・読出ヘッドの読出信号列の
うち前記第1の書込・読出ヘッドの読出信号の直前の信
号と直後の信号との時間間隔tを測定する継ぎ目間隔測
定回路と、前記継ぎ目間隔測定回路の測定結果に基づき
前記測定時間tを一周上にわたり微少時間Δt毎に分配
する時間分配回路とを含むことを特徴とする基準信号書
込装置。
1. A first write for writing one signal per revolution.
A read head, a write pulse number determination circuit for determining whether or not a predetermined number of pulses have been written in one round based on a read signal from the first write / read head, and the write pulse number determination An oscillation circuit that increases / decreases the oscillation frequency according to the determination result of the circuit, a second write / read head that writes an output signal of the oscillation circuit, and a read signal string of the second write / read head 1. A seam interval measuring circuit for measuring a time interval t between a signal immediately before and a signal immediately after the read signal of the write / read head of No. 1, and the measuring time t over one round based on the measurement result of the seam interval measuring circuit. A reference signal writing device, comprising: a time distribution circuit for distributing every minute time Δt.
JP1652087A 1987-01-26 1987-01-26 Reference signal writing device Expired - Lifetime JPH087964B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1652087A JPH087964B2 (en) 1987-01-26 1987-01-26 Reference signal writing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1652087A JPH087964B2 (en) 1987-01-26 1987-01-26 Reference signal writing device

Publications (2)

Publication Number Publication Date
JPS63183667A JPS63183667A (en) 1988-07-29
JPH087964B2 true JPH087964B2 (en) 1996-01-29

Family

ID=11918549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1652087A Expired - Lifetime JPH087964B2 (en) 1987-01-26 1987-01-26 Reference signal writing device

Country Status (1)

Country Link
JP (1) JPH087964B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106377A (en) * 1987-10-19 1989-04-24 Nec Corp Reference signal writing device
JPH03214474A (en) * 1990-01-09 1991-09-19 Internatl Business Mach Corp <Ibm> Method of manufacturing disk drive apparatus

Also Published As

Publication number Publication date
JPS63183667A (en) 1988-07-29

Similar Documents

Publication Publication Date Title
US5247469A (en) Digital frequency synthesizer and method with vernier interpolation
US4229824A (en) Method and apparatus for synchronizing electrical signals
US6839195B2 (en) Method and apparatus for enhanced phase alignment for direct access storage device (DASD)
US4742403A (en) Digital data separator
US5539795A (en) Sector pulse generating apparatus for multiple zone recording of a disk memory
US3810235A (en) Adaptive data readout timing arrangement
JPH01106377A (en) Reference signal writing device
JPS63183667A (en) Reference signal writing device
SU1153356A2 (en) Device for synchronizing reproduction of frequency-modulated magnetic record
US3566382A (en) System for transfer of digital data between a movable storage medium and stationary storage facilities
JPS5883370A (en) Inspecting method for writing intervals of servo pattern for magnetic disk
JPS6155186B2 (en)
SU645091A1 (en) Device for measuring non-uniformity of object motion velocity
SU610986A1 (en) Self-contained complex instrument for geophysical investigation of wells
SU909690A1 (en) Device for reproducing multi-channel signalogram
SU1018190A1 (en) Pulse recurrence frequency multiplier
SU947776A2 (en) Voltage oscillation analyzer
SU1347032A1 (en) Method and device for measuring deviation of frequency from nominal value
JPS58175114A (en) Reference clock writing device of signal storage disc device
EP0222133B1 (en) Digital data separator
SU714290A1 (en) Stroboscopic device for registering signal shape
JP2987833B2 (en) Switching pulse generator for rotating drum
SU443378A1 (en) Vernostny (1-p) pole
SU1027633A1 (en) Single pulse signal shape digital registering device
JP2611099B2 (en) Displacement measuring device