JPH087964B2 - 基準信号書込装置 - Google Patents
基準信号書込装置Info
- Publication number
- JPH087964B2 JPH087964B2 JP1652087A JP1652087A JPH087964B2 JP H087964 B2 JPH087964 B2 JP H087964B2 JP 1652087 A JP1652087 A JP 1652087A JP 1652087 A JP1652087 A JP 1652087A JP H087964 B2 JPH087964 B2 JP H087964B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- write
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Moving Of The Head To Find And Align With The Track (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基準信号書込装置、特に、磁気ディスク装置
のヘッド位置決め用サーボ信号を書込むサーボ信号書込
装置において、サーボ信号を書込む際に書込むタイミン
グの基準となる基準クロックを書込む基準信号書込装置
に関する。
のヘッド位置決め用サーボ信号を書込むサーボ信号書込
装置において、サーボ信号を書込む際に書込むタイミン
グの基準となる基準クロックを書込む基準信号書込装置
に関する。
一般に、磁気ディスク装置に書込まれるヘッド位置決
め用サーボ信号は、ディスク中心から半径方向にそって
完全に揃った信号であることが必要であるためサーボ信
号書込装置においては、一周上に継ぎ目のない基準タイ
ミング信号を書込み、この基準信号を基にサーボ信号を
書込方法がとられる。この基準タイミング信号を書込む
基準信号書込装置は、一周に一個の信号を書込む第１の
書込・読出ヘッドと第１の書込・読出ヘッドの読出信号
を基に基準信号を書込む第２の書込・読出ヘッドとを含
んで構成する。
め用サーボ信号は、ディスク中心から半径方向にそって
完全に揃った信号であることが必要であるためサーボ信
号書込装置においては、一周上に継ぎ目のない基準タイ
ミング信号を書込み、この基準信号を基にサーボ信号を
書込方法がとられる。この基準タイミング信号を書込む
基準信号書込装置は、一周に一個の信号を書込む第１の
書込・読出ヘッドと第１の書込・読出ヘッドの読出信号
を基に基準信号を書込む第２の書込・読出ヘッドとを含
んで構成する。
従来の基準信号書込装置は、一周に一個の信号を書込
み・読出す第１の書込・読出ヘッドと、前記第１の書込
・読出ヘッドの出力信号を基にして一周に継ぎ目のない
既定数のパルス数が書込まれたかどうかを判定する継ぎ
目判定回路と、前記継ぎ目判定回路の判定結果で発振周
波数お増減する発振回路と、前記発振回路の出力信号を
ｎ段階に分周した信号を書込む第２の書込・読出ヘッド
とを含んで構成される。
み・読出す第１の書込・読出ヘッドと、前記第１の書込
・読出ヘッドの出力信号を基にして一周に継ぎ目のない
既定数のパルス数が書込まれたかどうかを判定する継ぎ
目判定回路と、前記継ぎ目判定回路の判定結果で発振周
波数お増減する発振回路と、前記発振回路の出力信号を
ｎ段階に分周した信号を書込む第２の書込・読出ヘッド
とを含んで構成される。
次に従来の基準信号書込装置について図面を参照して
詳細に説明する。
詳細に説明する。
第３図は従来の基準信号書込装置の一例を示すブロッ
ク図である。
ク図である。
第３図に示す基準信号書込装置は、第１のヘッド51で
書込む信号を生成する第１の書込制御回路53と、第１の
ヘッド51から読出した信号をパルス波形に成形するパル
成形回路54と、パルス成形回路54の出力信号を基に電圧
制御発振回路55の出力パルス数をカウントするカウンタ
56と、カウンタ56の値とパルス数設定値58の値とを比較
する比較器57と、比較器57の出力信号によりカウント値
が増減するアップダウンカウンタ59と、アップダウンカ
ウタ59の値をアナログ値に変換し電圧制御発振回路55に
制御電圧を印加するD/A変換器60と、比較器57の等価出
力信号と電圧制御発振回路55の出力パルスを反転した信
号との論理積が出力するゲート61と、ゲート61の出力が
Ｄ入力端子に入りパルス成形回路54の出力がクロック入
力端子に入るＤタイプフリップフロップ62と、電圧制御
発振回路55の出力パルスを分周する分周器63と、Ｄタイ
プフリップフロップ62の出力信号がアクティブ状態の時
のみ分周器63の出力信号を第２のヘッド65に伝える第２
の書込制御回路64とを含んで構成される。
書込む信号を生成する第１の書込制御回路53と、第１の
ヘッド51から読出した信号をパルス波形に成形するパル
成形回路54と、パルス成形回路54の出力信号を基に電圧
制御発振回路55の出力パルス数をカウントするカウンタ
56と、カウンタ56の値とパルス数設定値58の値とを比較
する比較器57と、比較器57の出力信号によりカウント値
が増減するアップダウンカウンタ59と、アップダウンカ
ウタ59の値をアナログ値に変換し電圧制御発振回路55に
制御電圧を印加するD/A変換器60と、比較器57の等価出
力信号と電圧制御発振回路55の出力パルスを反転した信
号との論理積が出力するゲート61と、ゲート61の出力が
Ｄ入力端子に入りパルス成形回路54の出力がクロック入
力端子に入るＤタイプフリップフロップ62と、電圧制御
発振回路55の出力パルスを分周する分周器63と、Ｄタイ
プフリップフロップ62の出力信号がアクティブ状態の時
のみ分周器63の出力信号を第２のヘッド65に伝える第２
の書込制御回路64とを含んで構成される。
ここで、カウンタ56と比較器57とパルス数設定値58と
ゲート61とＤタイプフリップフロップ62とで継ぎ目判定
回路を構成している。
ゲート61とＤタイプフリップフロップ62とで継ぎ目判定
回路を構成している。
第４図のタイミングチャートに従い順に追って動作を
説明する。
説明する。
書込制御回路53にインデックス書込指令を与えるとヘ
ッド51はディスク板上に一周に一個のインデックス信号
を書込み、パルス成形回路54の出力にはインデックス信
号ａが出力される。続いて、基準信号書込信号をＤタイ
プフリップフロップ62に与えるとその出力基準信号書込
制御信号ｆはアクティブ状態となり、分周器63の出力は
書込制御回路64を通ってヘッド65に伝わる。こゝでイン
デックス信号ａの一周期Ｔの間、カウンタ56により電圧
制御発振回路55の出力パルス数を計数し、次の回転周期
中にその計数値とパルス数設定値58とを比較器57で比較
しカウンタ値がパルス数設定値より小の場合は、比較器
57の出力信号によりアップダウンカウンタ59D/A変換器6
0を通して電圧制御発振回路55の発振周波数を増し、逆
の場合は発振周波数を減ずる。パルス数設定値58はディ
スク一回転中に必要な書込パルス数にＮを乗じた値とす
る。Ｎは分周器63の分周比1/Nの分母である。もし、カ
ウンタ値とパルス数設定値が等しく比較器57から等価出
力信号ｄが出力され、かつ電圧制御発振回路55の出力反
転パルスｃと前記等価出力信号ｄとの論理積ｆがアクテ
ィブ状態にある間にインデックス信号ａの立上りが来る
とＤタイプフリップフロップ62の出力基準信号書込制御
信号ｆはイナクティブ状態となりヘッド65による基準信
号の書込む動作は終了する。この時、電圧制御発振回路
の出力パルスのデューティが50％であるとインデックス
直前での基準信号の継ぎ目精度は電圧制御発振回路55の
発振周期の1/2となるので、電圧制御発振回路の発振周
波数を高くすることにより継ぎ目許容値を厳しくし継ぎ
目精度を上げることができる。
ッド51はディスク板上に一周に一個のインデックス信号
を書込み、パルス成形回路54の出力にはインデックス信
号ａが出力される。続いて、基準信号書込信号をＤタイ
プフリップフロップ62に与えるとその出力基準信号書込
制御信号ｆはアクティブ状態となり、分周器63の出力は
書込制御回路64を通ってヘッド65に伝わる。こゝでイン
デックス信号ａの一周期Ｔの間、カウンタ56により電圧
制御発振回路55の出力パルス数を計数し、次の回転周期
中にその計数値とパルス数設定値58とを比較器57で比較
しカウンタ値がパルス数設定値より小の場合は、比較器
57の出力信号によりアップダウンカウンタ59D/A変換器6
0を通して電圧制御発振回路55の発振周波数を増し、逆
の場合は発振周波数を減ずる。パルス数設定値58はディ
スク一回転中に必要な書込パルス数にＮを乗じた値とす
る。Ｎは分周器63の分周比1/Nの分母である。もし、カ
ウンタ値とパルス数設定値が等しく比較器57から等価出
力信号ｄが出力され、かつ電圧制御発振回路55の出力反
転パルスｃと前記等価出力信号ｄとの論理積ｆがアクテ
ィブ状態にある間にインデックス信号ａの立上りが来る
とＤタイプフリップフロップ62の出力基準信号書込制御
信号ｆはイナクティブ状態となりヘッド65による基準信
号の書込む動作は終了する。この時、電圧制御発振回路
の出力パルスのデューティが50％であるとインデックス
直前での基準信号の継ぎ目精度は電圧制御発振回路55の
発振周期の1/2となるので、電圧制御発振回路の発振周
波数を高くすることにより継ぎ目許容値を厳しくし継ぎ
目精度を上げることができる。
上述した従来の基準信号書込装置は、基準信号の継ぎ
目精度を良くするには発振回路の発振周波数を上げるこ
とで実現できるが、ディスク板の回転変動があるために
発振周波数を上げるとその分継ぎ目許容値内にインデッ
クス信号の立上りが入る確率が減ることになるので基準
信号の書込時間が長くなるという欠点があった。また、
継ぎ目許容値内にインデックス信号の立上りが入るかど
うかは確率の問題となるので書込み時間が大きくバラつ
くという欠点があった。
目精度を良くするには発振回路の発振周波数を上げるこ
とで実現できるが、ディスク板の回転変動があるために
発振周波数を上げるとその分継ぎ目許容値内にインデッ
クス信号の立上りが入る確率が減ることになるので基準
信号の書込時間が長くなるという欠点があった。また、
継ぎ目許容値内にインデックス信号の立上りが入るかど
うかは確率の問題となるので書込み時間が大きくバラつ
くという欠点があった。
本発明の基準信号書込装置は、一周当り一個の信号を
書込む第１の書込・読出ヘッドと、前記第１の書込・読
出ヘッドの読出信号を基にして一周に既定数のパルス数
が書込まれたかどうかを判定する書込パルス数判定回路
と、前記書込パルス数判定回路の判定結果で発振周波数
を増減する発振回路と、前記発振回路の出力信号を書込
む第２の書込・読出ヘッドと、前記第２の書込・読出ヘ
ッドの読出信号列のうち前記第１の書込・読出ヘッドの
読出信号の直前の信号と直後の信号との時間間隔ｔを測
定する継ぎ目間隔測定回路と、前記継ぎ目間隔測定回路
の測定結果に基づき前記測定時間ｔを一周上にわたり微
少時間Δｔ毎に分配する時間分配回路とを含んで構成さ
れる。
書込む第１の書込・読出ヘッドと、前記第１の書込・読
出ヘッドの読出信号を基にして一周に既定数のパルス数
が書込まれたかどうかを判定する書込パルス数判定回路
と、前記書込パルス数判定回路の判定結果で発振周波数
を増減する発振回路と、前記発振回路の出力信号を書込
む第２の書込・読出ヘッドと、前記第２の書込・読出ヘ
ッドの読出信号列のうち前記第１の書込・読出ヘッドの
読出信号の直前の信号と直後の信号との時間間隔ｔを測
定する継ぎ目間隔測定回路と、前記継ぎ目間隔測定回路
の測定結果に基づき前記測定時間ｔを一周上にわたり微
少時間Δｔ毎に分配する時間分配回路とを含んで構成さ
れる。
次に、本発明の実施例について、図面を参照して詳細
に説明する。
に説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図に示す基準信号書込装置は、選択回路13および
書込・読出回路12を通して書込・読出ヘッド11にインデ
ックス書込信号を送るインデックスパターン発生回路14
と、書込・読出ヘッド11から読出した信号をパルス波形
に成形するパルス成形回路15と、パルス成形回路15の出
力信号を基に電圧制御発振回路16の出力パルス数をカウ
ントするカウタ17と、カウンタ17の値とパルス数設定値
19の値とを比較する比較器18と、比較器18の出力信号に
よりカウント値が増減するアップダウンカウンタ20と、
アップダウンカウンタ20の値をアナログ値に変換し電圧
制御発振回路16に制御電圧を印加するD/A変換器21と、
比較器18の等価出力信号がＤ入力端子に入りパルス成形
回路15の出力がクロック入力端子に入るＤタイプフリッ
プフロップ22と、Ｄタイプフリップフロップ22の出力信
号がアクティブ状態の時のみ電圧制御発振回路16の出力
信号を書込・読出ヘッド24を伝える書込制御回路23と、
書込・読出回路25を通して書込・読出ヘッドから読出し
た信号をパルス波形に成形するパルス成形回路26と、パ
ルス成形回路26の出力パルス列のうちパルス成形回路15
の出力インデックス信号の直前パルスと直後パルスの時
間間隔を測定する継ぎ目間隔測定回路27と、パルス成形
回路26の出力パルス列をカウントし、継ぎ目間隔測定回
路27での測定結果により出力パルス列をいくつかのブロ
ックに区分けするブロックカウント回路28と、パルス成
形回路26のパルス列を入力としてブロックカウント回路
28の出力信号に従ってパルス列をブロック毎に遅延し選
択回路13に出力する遅延回路29とを含んで構成される。
カウンタ17と比較器18とパルス数設定値19とＤタイプフ
リップフロップ22とで書込パルス数判定回路を構成し、
ブロックカウント回路28と遅延回路29とで時間分配回路
を構成している。
書込・読出回路12を通して書込・読出ヘッド11にインデ
ックス書込信号を送るインデックスパターン発生回路14
と、書込・読出ヘッド11から読出した信号をパルス波形
に成形するパルス成形回路15と、パルス成形回路15の出
力信号を基に電圧制御発振回路16の出力パルス数をカウ
ントするカウタ17と、カウンタ17の値とパルス数設定値
19の値とを比較する比較器18と、比較器18の出力信号に
よりカウント値が増減するアップダウンカウンタ20と、
アップダウンカウンタ20の値をアナログ値に変換し電圧
制御発振回路16に制御電圧を印加するD/A変換器21と、
比較器18の等価出力信号がＤ入力端子に入りパルス成形
回路15の出力がクロック入力端子に入るＤタイプフリッ
プフロップ22と、Ｄタイプフリップフロップ22の出力信
号がアクティブ状態の時のみ電圧制御発振回路16の出力
信号を書込・読出ヘッド24を伝える書込制御回路23と、
書込・読出回路25を通して書込・読出ヘッドから読出し
た信号をパルス波形に成形するパルス成形回路26と、パ
ルス成形回路26の出力パルス列のうちパルス成形回路15
の出力インデックス信号の直前パルスと直後パルスの時
間間隔を測定する継ぎ目間隔測定回路27と、パルス成形
回路26の出力パルス列をカウントし、継ぎ目間隔測定回
路27での測定結果により出力パルス列をいくつかのブロ
ックに区分けするブロックカウント回路28と、パルス成
形回路26のパルス列を入力としてブロックカウント回路
28の出力信号に従ってパルス列をブロック毎に遅延し選
択回路13に出力する遅延回路29とを含んで構成される。
カウンタ17と比較器18とパルス数設定値19とＤタイプフ
リップフロップ22とで書込パルス数判定回路を構成し、
ブロックカウント回路28と遅延回路29とで時間分配回路
を構成している。
第２図のタイミングチャートに従い順に追って動作を
説明する。
説明する。
選択回路13の選択信号をインデックス書込状態にした
後インデックスパターン発生回路14にインデックス書込
指令を与えるとヘッド11はディスク板上に一周に一個の
インデックス号を書込み、パルス成形回路15の出力には
インデックス信号ａが出力される。続いて擬似基準信号
書込指令をＤタイプフリップフロップに与えるとその出
力擬似基準信号書込制御信号ｄはアクティブ状態とな
り、電圧制御発振回路16の出力パルスは書込制御回路23
を通って書込・読出ヘッド24に伝わる。ここで一周期Ｔ
の間カウンタ17により電圧制御発振回路16の出力パルス
数を計数し、次の回転周期中にその計算値とパルス数設
定値19とを比較器18で比較しカウント値がパルス数設定
値より小の場合は、比較器18の出力信号によりアップダ
ウンカウンタ20・D/A変換器21を通して電圧制御発振回
路16と発振周波数を増し、逆の場合は発振周波数を減ず
る。パルス数設定値19は、ディスク一回転中に必要な書
込パルス数ｎに１を加えた値とする。
後インデックスパターン発生回路14にインデックス書込
指令を与えるとヘッド11はディスク板上に一周に一個の
インデックス号を書込み、パルス成形回路15の出力には
インデックス信号ａが出力される。続いて擬似基準信号
書込指令をＤタイプフリップフロップに与えるとその出
力擬似基準信号書込制御信号ｄはアクティブ状態とな
り、電圧制御発振回路16の出力パルスは書込制御回路23
を通って書込・読出ヘッド24に伝わる。ここで一周期Ｔ
の間カウンタ17により電圧制御発振回路16の出力パルス
数を計数し、次の回転周期中にその計算値とパルス数設
定値19とを比較器18で比較しカウント値がパルス数設定
値より小の場合は、比較器18の出力信号によりアップダ
ウンカウンタ20・D/A変換器21を通して電圧制御発振回
路16と発振周波数を増し、逆の場合は発振周波数を減ず
る。パルス数設定値19は、ディスク一回転中に必要な書
込パルス数ｎに１を加えた値とする。
もしカウンタ値とパルス数設定値が等しく比較器18か
ら等価出力信号ｃがアクティブの時にインデックス信号
ａの立上りが来るとＤタイプフリップフロップ22の出力
擬似基準信号書込制御信号ｄはイナクティブ状態となり
書込・読出ヘッド24による擬似基準信号の書込み動作は
終了する。
ら等価出力信号ｃがアクティブの時にインデックス信号
ａの立上りが来るとＤタイプフリップフロップ22の出力
擬似基準信号書込制御信号ｄはイナクティブ状態となり
書込・読出ヘッド24による擬似基準信号の書込み動作は
終了する。
次に、書込・読出ヘッド24で読出した擬似基準信号の
パルス列ｅのうちインデックス信号ａの立上りの直前の
パルス即ちインデックスから数えて第（ｎ＋１）番めの
パルスの立上りからインデックス信号ａの立上りの直後
のパルス即ち第１番めのパルスの立上りまでの時間間隔
を継ぎ目間隔測定回路27で測定する。ここで、一周のパ
ルス列をｍ個のブロックに分割し、継ぎ目時間間隔ｔを
微少時間Δｔに分けて、ブロックとブロックとの間に、
その微少時間Δｔを分配挿入して、各ブロックを遅延す
ることによって、一周全体で継ぎ目時間間隔ｔをゼロに
する動作について説明する。
パルス列ｅのうちインデックス信号ａの立上りの直前の
パルス即ちインデックスから数えて第（ｎ＋１）番めの
パルスの立上りからインデックス信号ａの立上りの直後
のパルス即ち第１番めのパルスの立上りまでの時間間隔
を継ぎ目間隔測定回路27で測定する。ここで、一周のパ
ルス列をｍ個のブロックに分割し、継ぎ目時間間隔ｔを
微少時間Δｔに分けて、ブロックとブロックとの間に、
その微少時間Δｔを分配挿入して、各ブロックを遅延す
ることによって、一周全体で継ぎ目時間間隔ｔをゼロに
する動作について説明する。
ブロックカウンタ回路28は、擬似基準信号のパルス列
のカウントしながら、一周分のパルス列をｍ個のブロッ
クに分割し、各ブロックに対する遅延時間を切り換える
ための遅延時間切換信号ｆを遅延回路29に出力する。遅
延回路29は、擬似基準信号パルス列ｅを入力とし、ブロ
ックカウント回路28からの遅延時間切換信号ｆにしたが
って、各ブロックに対してパルス列ｅに遅延時間Δｔを
順次与える。
のカウントしながら、一周分のパルス列をｍ個のブロッ
クに分割し、各ブロックに対する遅延時間を切り換える
ための遅延時間切換信号ｆを遅延回路29に出力する。遅
延回路29は、擬似基準信号パルス列ｅを入力とし、ブロ
ックカウント回路28からの遅延時間切換信号ｆにしたが
って、各ブロックに対してパルス列ｅに遅延時間Δｔを
順次与える。
この結果、遅延回路出力信号ｇに示すよう、インデッ
クスからの最初のブロックの遅延時間は０、第２番目の
ブロックの遅延時間はΔｔ、以下、第ｉ番目のブロック
の遅延時間は（ｉ−１）・Δｔとなり、最終的に、第ｍ
番目のブロックの遅延時間は、（ｍ−１）・Δｔとな
る。ここで、Δｔを（ｍ−１）・Δｔ＝ｔとなるように
設定すれば、この最終（第ｍ番目）ブロックでの遅延時
間が、継ぎ目時間間隔ｔと等しくなる。つまり、最終
（第ｍ番目の）ブロックの最後のパルスは、インデック
スから数えて第ｎ番目のパルスとなる。なお、第２図に
おいて、図面を見やすいようにするために、第ｉ番目の
ブロックでの遅延時間（ｉ−１）・Δｔが、故意に、継
ぎ目時間間隔ｔよりも大きく描かれているが、実際に
は、ｉ≦ｍであることから、（ｉ−１）・Δｔ≦（ｍ−
１）・Δｔ、つまり、（ｉ−１）・Δｔ≦ｔである。従
って選択回路13の選択信号を遅延回路出力書込状態にし
た後、遅延回路29の出力信号ｇを出力することにより書
込・読出ヘッドには継ぎ目時間が０で一周に必要なパル
ス数ｎ個の基準信号が書込まれる。ブロックとブロック
の間には、その他のパルス列のパルス間隔とはΔｔ分だ
けの間隔差が生じるが、Δｔを小さくすることにより実
用上問題とならない。
クスからの最初のブロックの遅延時間は０、第２番目の
ブロックの遅延時間はΔｔ、以下、第ｉ番目のブロック
の遅延時間は（ｉ−１）・Δｔとなり、最終的に、第ｍ
番目のブロックの遅延時間は、（ｍ−１）・Δｔとな
る。ここで、Δｔを（ｍ−１）・Δｔ＝ｔとなるように
設定すれば、この最終（第ｍ番目）ブロックでの遅延時
間が、継ぎ目時間間隔ｔと等しくなる。つまり、最終
（第ｍ番目の）ブロックの最後のパルスは、インデック
スから数えて第ｎ番目のパルスとなる。なお、第２図に
おいて、図面を見やすいようにするために、第ｉ番目の
ブロックでの遅延時間（ｉ−１）・Δｔが、故意に、継
ぎ目時間間隔ｔよりも大きく描かれているが、実際に
は、ｉ≦ｍであることから、（ｉ−１）・Δｔ≦（ｍ−
１）・Δｔ、つまり、（ｉ−１）・Δｔ≦ｔである。従
って選択回路13の選択信号を遅延回路出力書込状態にし
た後、遅延回路29の出力信号ｇを出力することにより書
込・読出ヘッドには継ぎ目時間が０で一周に必要なパル
ス数ｎ個の基準信号が書込まれる。ブロックとブロック
の間には、その他のパルス列のパルス間隔とはΔｔ分だ
けの間隔差が生じるが、Δｔを小さくすることにより実
用上問題とならない。
本発明の基準信号書込装置は、ディスク一周上に必要
なパルス数よりはるかに多いパルス数を発生させる高い
周波数の発振回路出力のパルス幅を継ぎ目許容値とする
代わりに、一周上に必要なパルス数とほぼ同一のパルス
数を発生させる発振回路をもち（必要なパルス数＋１）
個のパルスを書込んだ後、継ぎ目時間を測定しその時間
を０とするように移し換えることにより基準信号を書込
むことにより、基準信号の書込時間を大幅に短縮するこ
とができる。何んとなればディスク回転数の変動が同一
とすると、高周波パルス幅内にインデックスの立上りが
入る確実に比べ低周波パルス発振出力の既定パルス数を
書込む確率がはるかに高い上に、継ぎ目補正を行うため
にパルスを分配するのには一定の短時間で行うことがで
きるからである。狭いパルス幅内にインデックスの立上
りが来ることによる書込装置に比べ確率に依存する率が
少なく、書込み時間が一定となる効果がある。
なパルス数よりはるかに多いパルス数を発生させる高い
周波数の発振回路出力のパルス幅を継ぎ目許容値とする
代わりに、一周上に必要なパルス数とほぼ同一のパルス
数を発生させる発振回路をもち（必要なパルス数＋１）
個のパルスを書込んだ後、継ぎ目時間を測定しその時間
を０とするように移し換えることにより基準信号を書込
むことにより、基準信号の書込時間を大幅に短縮するこ
とができる。何んとなればディスク回転数の変動が同一
とすると、高周波パルス幅内にインデックスの立上りが
入る確実に比べ低周波パルス発振出力の既定パルス数を
書込む確率がはるかに高い上に、継ぎ目補正を行うため
にパルスを分配するのには一定の短時間で行うことがで
きるからである。狭いパルス幅内にインデックスの立上
りが来ることによる書込装置に比べ確率に依存する率が
少なく、書込み時間が一定となる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す基準信号書込装置の動作タイミングチャー
ト図、第３図は従来の一例を示すブロック図、第４図は
第３図の動作タイミングチャート図である。 11……書込・読出ヘッド、12……書込・読出回路、13…
…選択回路、14……インデックスパターン発生、15……
パルス成形回路、16……電圧制御発振回路、17……カウ
ンタ、18……比較器、19……パルス数設定値、20……ア
ップダウンカウンタ、21……D/A変換器、22……Ｄタイ
プフリップフロップ、23……書込制御回路、24……書込
読出ヘッド、25……書込読出回路、26……パルス成形回
路、27……継ぎ目間隔測定回路、28……ブロックカウン
タ回路、29……遅延回路、51……書込読出ヘッド、52…
…書込読出回路、53……書込制御回路、54……パルス成
形回路、55……電圧制御発振回路、56……カウンタ、57
……比較器、58……パルス数設定値、59……アップダウ
ンカウンタ、60……D/A変換器、61……ゲート、62……
Ｄタイプフリップフロップ、63……分周器、64……書込
制御回路、65……書込・読出ヘッド。
第１図に示す基準信号書込装置の動作タイミングチャー
ト図、第３図は従来の一例を示すブロック図、第４図は
第３図の動作タイミングチャート図である。 11……書込・読出ヘッド、12……書込・読出回路、13…
…選択回路、14……インデックスパターン発生、15……
パルス成形回路、16……電圧制御発振回路、17……カウ
ンタ、18……比較器、19……パルス数設定値、20……ア
ップダウンカウンタ、21……D/A変換器、22……Ｄタイ
プフリップフロップ、23……書込制御回路、24……書込
読出ヘッド、25……書込読出回路、26……パルス成形回
路、27……継ぎ目間隔測定回路、28……ブロックカウン
タ回路、29……遅延回路、51……書込読出ヘッド、52…
…書込読出回路、53……書込制御回路、54……パルス成
形回路、55……電圧制御発振回路、56……カウンタ、57
……比較器、58……パルス数設定値、59……アップダウ
ンカウンタ、60……D/A変換器、61……ゲート、62……
Ｄタイプフリップフロップ、63……分周器、64……書込
制御回路、65……書込・読出ヘッド。
Claims (1)
- 【請求項１】一周当り一個の信号を書込む第１の書込・
読出ヘッドと、前記第１の書込・読出ヘッドの読出信号
を基にして一周に既定数のパルス数が書込まれたかどう
かを判定する書込パルス数判定回路と、前記書込パルス
数判定回路の判定結果で発振周波数を増減する発振回路
と、前記発振回路の出力信号を書込む第２の書込・読出
ヘッドと、前記第２の書込・読出ヘッドの読出信号列の
うち前記第１の書込・読出ヘッドの読出信号の直前の信
号と直後の信号との時間間隔ｔを測定する継ぎ目間隔測
定回路と、前記継ぎ目間隔測定回路の測定結果に基づき
前記測定時間ｔを一周上にわたり微少時間Δｔ毎に分配
する時間分配回路とを含むことを特徴とする基準信号書
込装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1652087A JPH087964B2 (ja) | 1987-01-26 | 1987-01-26 | 基準信号書込装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1652087A JPH087964B2 (ja) | 1987-01-26 | 1987-01-26 | 基準信号書込装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63183667A JPS63183667A (ja) | 1988-07-29 |
| JPH087964B2 true JPH087964B2 (ja) | 1996-01-29 |
Family
ID=11918549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1652087A Expired - Lifetime JPH087964B2 (ja) | 1987-01-26 | 1987-01-26 | 基準信号書込装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087964B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01106377A (ja) * | 1987-10-19 | 1989-04-24 | Nec Corp | 基準信号書込装置 |
| JPH03214474A (ja) * | 1990-01-09 | 1991-09-19 | Internatl Business Mach Corp <Ibm> | デイスク・ドライブ装置の製造方法 |
-
1987
- 1987-01-26 JP JP1652087A patent/JPH087964B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63183667A (ja) | 1988-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247469A (en) | Digital frequency synthesizer and method with vernier interpolation | |
| US4229824A (en) | Method and apparatus for synchronizing electrical signals | |
| JPH087964B2 (ja) | 基準信号書込装置 | |
| US5526333A (en) | Optical disk recording device | |
| US6839195B2 (en) | Method and apparatus for enhanced phase alignment for direct access storage device (DASD) | |
| US4742403A (en) | Digital data separator | |
| US5539795A (en) | Sector pulse generating apparatus for multiple zone recording of a disk memory | |
| US3810235A (en) | Adaptive data readout timing arrangement | |
| US4426667A (en) | Pulse width modulation system | |
| JPH01106377A (ja) | 基準信号書込装置 | |
| SU836662A1 (ru) | Устройство дл воспроизведени мно-гОКАНАльНОй МАгНиТНОй зАпиСи | |
| SU1153356A2 (ru) | Устройство дл синхронизации воспроизведени частотно-модулированной магнитной записи | |
| US3566382A (en) | System for transfer of digital data between a movable storage medium and stationary storage facilities | |
| JPS5883370A (ja) | 磁気デイスク用サ−ボパタ−ン書込み間隔検査方法 | |
| JPS6155186B2 (ja) | ||
| SU645091A1 (ru) | Устройство дл измерени неравномерности скорости движени объекта | |
| SU1042056A1 (ru) | Цифровой измеритель угловой скорости | |
| SU610986A1 (ru) | Автономный комплексный прибор дл геофизических исследований скважин | |
| SU909690A1 (ru) | Устройство воспроизведени многоканальной сигналограммы | |
| SU1018190A1 (ru) | Умножитель частоты следовани импульсов | |
| JPH06235743A (ja) | バースト波の周波数測定法 | |
| SU947776A2 (ru) | Анализатор колебаний напр жени | |
| SU1347032A1 (ru) | Способ измерени отклонений частоты от номинального значени и устройство дл его осуществлени | |
| JPS58175114A (ja) | 信号記憶デイスク装置における基準クロツク書き込み装置 | |
| JPS61253675A (ja) | 疑似磁気デイスク装置 |