JPH0880810A - セキュリティ機構付き機器における電源切断検出装置 - Google Patents

セキュリティ機構付き機器における電源切断検出装置

Info

Publication number
JPH0880810A
JPH0880810A JP21735094A JP21735094A JPH0880810A JP H0880810 A JPH0880810 A JP H0880810A JP 21735094 A JP21735094 A JP 21735094A JP 21735094 A JP21735094 A JP 21735094A JP H0880810 A JPH0880810 A JP H0880810A
Authority
JP
Japan
Prior art keywords
power
microcomputer
security
reset
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21735094A
Other languages
English (en)
Other versions
JP3722500B2 (ja
Inventor
Nobuyoshi Tateishi
信好 立石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP21735094A priority Critical patent/JP3722500B2/ja
Publication of JPH0880810A publication Critical patent/JPH0880810A/ja
Application granted granted Critical
Publication of JP3722500B2 publication Critical patent/JP3722500B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】 【目的】 セキュリティ機構付きの機器における電源切
断状態の発生を確実に検出することが可能な電源切断検
出装置を提供する。 【構成】 フリップフロップ8は、当該機器への電源供
給が遮断されるとリセットされる。マイクロコンピュー
タ2は、リセットスタート時に、フリップフロップ8が
リセットされている場合に、電源切断があったと判定し
て、所定のセキュリティ処理を実行する。その後、セキ
ュリティ処理実行結果をEEPROM3に格納した後、
フリップフロップ8をセットする。また、フリップフロ
ップ8に代えて、複数ビットからなるシフトレジスタ又
はRAMにすることにより、さらにセキュリティ性が向
上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、盗難防止を目的とする
セキュリティ機構を備えた機器において、電源切断状態
が発生したことを検出するための装置に関する。
【0002】
【従来の技術】近年、盗難防止の観点から、カーステレ
オ等の車載用機器にセキュリティ機構を設ける傾向にあ
る。そのようなセキュリティ機構を実現するための方式
として代表的なものにコードセキュリティ方式がある。
車載用機器は、一般的に、マイクロコンピュータシステ
ムとして実現されており、そのメモリ保持等を目的とし
て、スイッチを介することなく直接バッテリー電源へ接
続されている。コードセキュリティ方式は、その電源接
続が一旦切断され再度接続されたことを検出した場合
に、盗難にあった可能性があるため、セキュリティモー
ドに移行してコード入力を要求し、その入力値が正しく
なければ動作を開始しないようにマイコンが処理するよ
う構成されているものである。このように、電源が投入
されたときにセキュリティモードに移行するのは、電源
ラインが切断された時点では、セキュリティ機構自身を
動かす電源供給も無くなり、電源切断の判断処理が実行
できないからである。
【0003】また、マイコンシステムによる機器には、
一般的に、マイコンの暴走等のトラブル状態を解除する
ために、マイコンを電源投入時と同一の状態へ復帰させ
るためのリセットスイッチが設けられていることが多
い。すなわち、そのようなリセットスイッチの操作に応
じてマイコンは、電源投入時の場合と同一の命令アドレ
スからスタートすることとなる。
【0004】かかるリセットスイッチ操作によってもセ
キュリティモードに移行するようにすると、そのモード
の解除に手間がかかってしまうという欠点が生ずる。そ
れを回避するためには、マイコンは、リセットスタート
(立ち上がり)時に、電源の再投入によるものか、リセ
ットスイッチ操作によるものか、を判定して電源再投入
による場合のみセキュリティモードに移行する必要があ
る。そのため、セキュリティ機構付きのマイコン制御式
機器には、直前に電源切断が発生していたことを立ち上
がり時に検出するための構成が設けられている。
【0005】図7は、そのような従来の電源切断検出装
置の一例を示すブロック図である。この図において、符
号VBは例えば12Vのバッテリー電源、符号1は電源
VBとセキュリティ機構付きのマイコン制御式機器との
接続部、符号2は当該機器の制御中枢になるとともに電
源切断検出のための判定処理を行うマイクロコンピュー
タ(マイコン)、符号3は電源切断状態においても保持
する必要のあるデータを格納するためのEEPROM、
符号4は電源VBの波形を整形するための波形整形回
路、符号5は波形整形回路4の出力を所定の時間遅延さ
せるための遅延回路、符号6は電源VBよりマイコン2
に供給するための5Vを生成するための5V生成回路、
符号7は電源投入時と同一の状態にマイコン2をリセッ
トするためのリセットスイッチ、をそれぞれ示す。
【0006】図7におけるマイコン2のスタート時の処
理手順を図8の概略フローチャートにより説明する。ま
ず、接続部1の切断により電源供給が中断され、EEP
ROM3に格納されたものを除き、データが破壊されて
いる可能性があるため、所定のイニシャライズ処理を実
行する(ステップ802)。次いで、遅延回路5の出力
51がロウレベルであるか否かを判定する(ステップ8
04)。ロウレベルであれば、スタート直前では電源切
断状態であったことが判明し、電源再投入によるスター
トであると判定することができる。その場合には、盗難
が発生した可能性があるため、前記したようにセキュリ
ティコードの入力処理へと移行する(ステップ80
6)。また、ロウレベルでなければ、リセットスイッチ
をONしたことによるスタートであると判断し、コード
入力処理は省略される(ステップ808)。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな構成による電源切断の検出は、必ずしも確実にその
検出を実現することができるものではない。すなわち、
電源の接続状態を検出するための信号51は、電源VB
の出力を波形整形し、電源接続後スタートしたマイコン
2がスタート直前の電源接続状態としてそれを読み込む
ことができる程度まで遅延された信号である。そのた
め、例えば、ステップ804で電源切断があったと判定
して、ステップ806に進み、コード入力処理を実行し
ようとした時点で、リセットスイッチ7が押下された場
合、再びマイコン2はスタート状態となり、再度ステッ
プ802及び804を実行するが、そのときには電源切
断を検出可能な遅延時間を経過しており、単にリセット
スイッチONのみが発生したと判断し、コード入力処理
を実行しないまま、通常動作に移行する可能性がある。
このように、従来の装置は、確実なセキュリティ動作を
保証するものではなかった。
【0008】かかる実情に鑑み、本発明の目的は、セキ
ュリティ機構付きの機器における電源切断状態の発生を
確実に検出することが可能な電源切断検出装置を提供す
ることにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、以下に記載されるような技術構成を採用
するものである。すなわち、本発明に係る、セキュリテ
ィ機構付き機器における電源切断検出装置は、セキュリ
ティ機構を備えた機器において電源切断状態が発生した
ことを検出する装置であって、当該機器への電源供給が
遮断されると記憶内容が破壊される電源切断記憶部と、
リセットスタート時に、前記電源切断記憶部の記憶内容
が破壊されている場合に、電源切断があったと判定し
て、所定のセキュリティ処理を実行するマイクロコンピ
ュータと、を具備することを特徴とする。
【0010】また、本発明によれば、前記電源切断検出
装置は、不揮発性メモリをさらに具備し、前記マイクロ
コンピュータは、前記所定のセキュリティ処理実行結果
を前記不揮発性メモリに格納した後、前記電源切断記憶
部に所定のデータをセットするように構成される。
【0011】また、本発明によれば、前記電源切断記憶
部は、複数のビットからなるように構成される。
【0012】また、本発明によれば、前記マイクロコン
ピュータは、前記電源切断記憶部の記憶内容が破壊され
ているかを所定の周期で監視し、破壊されている場合に
ソフトウェアリセットを発行するように構成される。
【0013】
【作用】上記の如く構成された電源切断検出装置におい
ては、電源切断状態の発生が電源切断記憶部に確実に記
憶されることとなる。また、不揮発性メモリにセキュリ
ティ処理実行結果を格納した後、電源切断記憶部に所定
のデータをセットするように構成することにより、スタ
ート時における判定後にリセットスイッチ操作が行われ
ても誤判定をすることがなくなる。また、電源切断記憶
部を複数のビットからなるように構成して複雑化するこ
とにより、悪意の操作に対するセキュリティ性が向上す
る。また、マイクロコンピュータが、電源切断記憶部の
記憶内容が破壊されているかを所定の周期で監視し、破
壊されている場合にソフトウェアリセットを発行するよ
うにすることにより、電源切断検知は行うがマイクロコ
ンピュータの保持時間が長くマイクロコンピュータのリ
セットがかからない場合でも、確実に電源切断の発生を
検出することができるようになる。
【0014】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。
【0015】図1は、本発明の第1の実施例に係る電源
切断検出装置のハードウェア構成を示すブロック図であ
る。この図において、従来例に係る図7の構成要素と同
一の構成要素には、同一の符号が付されており、その説
明は省略する。従来の回路(図7)と相違する点は、従
来回路における遅延回路5に代えて、フリップフロップ
8を使用していることである。このフリップフロップ8
は、波形整形回路4の出力をリセット端子Rに入力する
ことにより、電源VBのロウレベルすなわち切断を検知
してリセット状態になる。また、このフリップフロップ
は、それ自身への電力供給が一旦断たれて再度電力供給
された時点でもリセット状態となる。すなわち、瞬間的
な電源切断状態も長時間の電源切断状態も検出してリセ
ット状態となる。なお、当然に、このフリップフロップ
8は、リセットスイッチ7のONではリセットされな
い。
【0016】このような図1のハードウェア構成を有す
る第1の実施例におけるマイコン2のスタート時処理手
順について、図2のフローチャートにより説明する。ま
ず、電源投入又はリセットスイッチONにより起動され
ると、所定のイニシャライズ処理を実行する(ステップ
102)。次いで、セキュリティが設定されているかを
確認するために、EEPROM3に格納されたセキュリ
ティフラグを読み出して、ONであるかを判定する(ス
テップ104)。セキュリティフラグがOFFであれ
ば、以下に説明する処理はスキップされる。セキュリテ
ィフラグがONすなわちセキュリティが設定されている
場合には、フリップフロップ8がリセット状態であるか
否かを判定する(ステップ106)。セット状態であれ
ば、電源切断はなかったと判断することができるため、
以下の処理がスキップされる。また、リセット状態であ
れば、ステップ108に進む。
【0017】ステップ108では、EEPROM3に格
納された電源フラグがONであるか否かを判定する。こ
の電源フラグは、スタート前にはセキュリティコード入
力判定処理が正常になされて電源ON状態であったこと
を示すフラグである。電源フラグがOFFであれば、異
常であるためステップ120のエラー処理に進む。ま
た、電源フラグがONの場合には、電源フラグをOFF
としてEEPROM3に書き込む(ステップ110)。
これにより、電源投入されてから未だセキュリティコー
ド入力判定処理がなされていないことが記憶されたこと
となる。そして、フリップフロップ8のセット入力端子
Sへの信号をアクティブにすることにより、フリップフ
ロップ8をセット状態にする(ステップ112)。
【0018】フリップフロップ8のセット後、セキュリ
ティコードの入力を促す所定の処理を実行する(ステッ
プ114)。そして、入力されたコードがEEPROM
3に格納された期待値と一致するか否かの判定処理を実
行する(ステップ116)。一致しなければ、ステップ
120のエラー処理へ進む。一致すれば、盗難による電
源切断及び再接続ではないと判断し、この時点で電源フ
ラグをON、コード入力処理のリトライ回数Nを0、と
してこれらをEEPROM3に格納し(ステップ11
8)、通常の機器制御処理へと移行する。
【0019】ステップ108で電源フラグがOFFと判
定された場合、及びステップ116にてセキュリティコ
ードが不一致の場合には、ステップ120において所定
のエラー処理を実行する。次いで、現在のリトライ回数
Nが所定の許容回数Pを越えているか否かを判定する
(ステップ122)。N>Pであれば、ステップ122
において無限ループに陥り、動作不能となるようにされ
る。N≦Pであれば、リトライ回数Nをインクリメント
してEEPROM3に書き込むことにより、Nを記憶し
(ステップ124)、ステップ114のコード入力処理
へ移行する。
【0020】以上のような第1の実施例においては、電
源切断を検出したことをフリップフロップ8のリセット
状態として保持し、マイコン2は、フリップフロップ8
のリセット状態を読み取った後に、セット状態とするた
め、電源切断の判断処理が確実に行われる。
【0021】次に、本発明の第2の実施例について説明
する。第2の実施例は、第1の実施例と同じく図1に示
すハードウェア構成を有するが、その処理手順が図3の
ように改良される。図3のフローチャートにおいて第1
の実施例に係る図2のステップと同一のステップについ
ては、同一のステップ番号が付されており、その説明は
省略する。相違する点は、フリップフロップ8をセット
するステップ(図2の112)が、第2の実施例ではス
テップ118の後に実行されることである(ステップ2
12)。このように、電源フラグ等の判断結果のEEP
ROM3への書き込みを完了させてからフリップフロッ
プ8をセットすることにより、判断後にリセットスイッ
チ操作が行われても誤判定をすることがなくなる。
【0022】すなわち、EEPROMへの書き込み前
にリセットスイッチが操作されても、フリップフロップ
がセットされていないため、確実に検出判定することが
できる。EEPROMへの書き込み後にリセットスイ
ッチが操作された場合でも、フリップフロップがセット
されていないため、同じデータを書き込むことになるだ
けで、誤判定は起きない。フリップフロップをセット
した後にリセットスイッチが操作された場合には、リセ
ットスイッチ操作であると検出判定することができる。
【0023】次に、本発明の第3の実施例について説明
する。図4はその第3の実施例に係る電源切断検出装置
のハードウェア構成を示すブロック図、図5はその場合
のマイコンのスタート時の処理手順を示す概略フローチ
ャートである。図1と図4とを比較して容易にわかるよ
うに、第3の実施例においては、フリップフロップ8に
代えてシフトレジスタ9を採用する。また、図5のフロ
ーチャートは、図3のステップ106及び212がそれ
ぞれステップ306及び312に変更されている点のみ
相違する。フリップフロップではハイ(H)かロウ
(L)かの判定であるため、ある程度の知識があれば、
悪意の操作により外部からフリップフロップをセット状
態に変えることができ、マイコン2を誤判定させること
が可能である。そのため、シフトレジスタ9に複数ビッ
トからなる特定のデータを書き込み、また読み出すよう
にすることで、そのような悪意の操作に対するセキュリ
ティ性が向上する。レジスタのデータとしては、例え
ば、機器のシリアルナンバー等、機器ごとに異なるコー
ドを使用すれば、さらに保護は確実となろう。なお、シ
フトレジスタでなくとも、ある程度のビット数を有する
RAMでもよい。
【0024】最後に、第4の実施例について説明する。
以上の第1、第2及び第3の実施例においては、電源の
OFF−ON又はリセットスイッチ操作によりマイコン
2がリセットされたことにより起動される構成となって
いる。そのため、電源切断検知は行ったもののマイコン
の保持時間が長くてリセットがかからない場合には、処
理が実行されない。そのため、図6に示すように、メイ
ンルーチンにおいて所定の周期で電源切断検出信号(第
1及び第2の実施例でいえばフリップフロップ8の出力
信号)を監視し(ステップ402)、電源切断が検出さ
れた場合にはマイコンがソフトウェアリセットを発行す
るようにする(ステップ404)。こうすることで、電
源切断の検出がさらに確実となる。
【0025】以上、本発明の実施例について述べてきた
が、もちろん本発明はこれに限定されるものではなく、
様々な実施例を案出することは当業者にとって容易なこ
とであろう。
【0026】
【発明の効果】以上説明したように、本発明によれば、
上記したような電源切断記憶部を設けることにより、セ
キュリティ機構付きの機器における電源切断状態の発生
を確実に検出することが可能な電源切断検出装置が提供
される。さらに、不揮発性メモリにセキュリティ処理実
行結果を格納した後、電源切断記憶部に所定のデータを
セットするように構成することにより、スタート時にお
ける判定後にリセットスイッチ操作が行われても誤判定
をすることがなくなる。また、電源切断記憶部を複数の
ビットからなるように構成して複雑化することにより、
悪意の操作に対するセキュリティ性が向上する。すなわ
ち、盗難製品を改造してセキュリティを解除することが
できなくなる。また、マイクロコンピュータが、電源切
断記憶部の記憶内容が破壊されているかを所定の周期で
監視し、破壊されている場合にソフトウェアリセットを
発行するようにすることにより、瞬時的な電源切断でマ
イコンにリセットがかからない場合でも、確実に電源切
断の発生を検出することができるようになる。すなわ
ち、電源の瞬断により、メモリ内容は破壊されたが、マ
イコンにはリセットがかからなかったというような事態
を回避することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る電源切断検出装置
のハードウェア構成を示すブロック図である。
【図2】本発明の第1の実施例におけるマイコンのスタ
ート時の処理手順を示す概略フローチャートである。
【図3】本発明の第2の実施例におけるマイコンのスタ
ート時の処理手順を示す概略フローチャートである。
【図4】本発明の第3の実施例に係る電源切断検出装置
のハードウェア構成を示すブロック図である。
【図5】本発明の第3の実施例におけるマイコンのスタ
ート時の処理手順を示す概略フローチャートである。
【図6】本発明の第4の実施例におけるマイコンのメイ
ンルーチンの処理手順を示す概略フローチャートであ
る。
【図7】従来の電源切断検出装置の一例を示すブロック
図である。
【図8】図7におけるマイコンのスタート時の処理手順
を示す概略フローチャートである。
【符号の説明】
1…電源と機器との接続部 2…マイクロコンピュータ(マイコン) 3…EEPROM 4…波形整形回路 5…遅延回路 6…5V生成回路 7…リセットスイッチ 8…フリップフロップ 9…シフトレジスタ VB…バッテリー電源

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 セキュリティ機構を備えた機器において
    電源切断状態が発生したことを検出する装置であって、 当該機器への電源供給が遮断されると記憶内容が破壊さ
    れる電源切断記憶部と、 リセットスタート時に、前記電源切断記憶部の記憶内容
    が破壊されている場合に、電源切断があったと判定し
    て、所定のセキュリティ処理を実行するマイクロコンピ
    ュータと、 を具備することを特徴とする、セキュリティ機構付き機
    器における電源切断検出装置。
  2. 【請求項2】 不揮発性メモリをさらに具備し、前記マ
    イクロコンピュータは、前記所定のセキュリティ処理実
    行結果を前記不揮発性メモリに格納した後、前記電源切
    断記憶部に所定のデータをセットすることを特徴とす
    る、請求項1に記載のセキュリティ機構付き機器におけ
    る電源切断検出装置。
  3. 【請求項3】 前記電源切断記憶部は、複数のビットか
    らなることを特徴とする、請求項1又は請求項2に記載
    のセキュリティ機構付き機器における電源切断検出装
    置。
  4. 【請求項4】 前記マイクロコンピュータは、前記電源
    切断記憶部の記憶内容が破壊されているかを所定の周期
    で監視し、破壊されている場合にソフトウェアリセット
    を発行することを特徴とする、請求項1から請求項3ま
    でのいずれか1項に記載のセキュリティ機構付き機器に
    おける電源切断検出装置。
JP21735094A 1994-09-12 1994-09-12 セキュリティ機構付き機器における電源切断検出装置 Expired - Lifetime JP3722500B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21735094A JP3722500B2 (ja) 1994-09-12 1994-09-12 セキュリティ機構付き機器における電源切断検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21735094A JP3722500B2 (ja) 1994-09-12 1994-09-12 セキュリティ機構付き機器における電源切断検出装置

Publications (2)

Publication Number Publication Date
JPH0880810A true JPH0880810A (ja) 1996-03-26
JP3722500B2 JP3722500B2 (ja) 2005-11-30

Family

ID=16702801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21735094A Expired - Lifetime JP3722500B2 (ja) 1994-09-12 1994-09-12 セキュリティ機構付き機器における電源切断検出装置

Country Status (1)

Country Link
JP (1) JP3722500B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007508173A (ja) * 2003-10-11 2007-04-05 プレー・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 電圧遮断を検出する切替装置
JP2010004374A (ja) * 2008-06-20 2010-01-07 Fujitsu Microelectronics Ltd 電源投入検出回路及びマイクロコントローラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007508173A (ja) * 2003-10-11 2007-04-05 プレー・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 電圧遮断を検出する切替装置
JP2010004374A (ja) * 2008-06-20 2010-01-07 Fujitsu Microelectronics Ltd 電源投入検出回路及びマイクロコントローラ
US8190928B2 (en) 2008-06-20 2012-05-29 Fujitsu Semiconductor Limited Power-on detection circuit and microcontroller

Also Published As

Publication number Publication date
JP3722500B2 (ja) 2005-11-30

Similar Documents

Publication Publication Date Title
US5966081A (en) Paging activated electronic security system
US8601536B2 (en) Bus monitor for enhancing SOC system security and realization method thereof
JP5705258B2 (ja) マイクロコンピュータ及びその動作方法
KR20170131584A (ko) 데이터 버스 트랜시버로부터의 구성 데이터를 보호하기 위한 방법, 데이터 버스 트랜시버 및 데이터 버스 시스템
JP4812699B2 (ja) 電源制御装置
JP2000102163A (ja) 自動車制御装置の電圧給電を監視する方法および装置
CN113806828B (zh) 一种开盖保护装置及方法
JPH0880810A (ja) セキュリティ機構付き機器における電源切断検出装置
JPH08178976A (ja) 電源遮断検出装置
JPH09198258A (ja) タスクスタックオーバーフロー検出回路
US5428767A (en) Data retention circuit
JP2000163274A (ja) 電子機器およびromデータ監視プログラムを記録した記録媒体
JPH04256038A (ja) ウオッチドックタイマ検査装置
JP3178129B2 (ja) メモリバックアップ保護装置
JP2002073375A (ja) マイクロコンピュータを有するシステムにおけるソフトウェアの動作監視方法
JPH0844629A (ja) メモリアクセス異常監視装置
JP3243687B2 (ja) 活線挿抜システム
JP3298989B2 (ja) 障害検出・自動組込み装置
KR20130003976A (ko) 전자 제어 조향장치 전자 제어 유닛 및 이를 이용한 러닝 리셋 처리 방법
JPH08185239A (ja) 起動判定装置及び方法
JP2544536B2 (ja) メモリ内のデ―タ有無判定方法
CN118550386A (zh) 支持平台韧体恢复的管理系统及其韧体回复方法
JP2000181510A (ja) プログラマブルコントローラのバックアップデータ保護方法及びプログラマブルコントローラ
JPH09311797A (ja) ウォッチドッグカウンタ回路の異常検出装置および電子回路の異常検出装置
JP4047408B2 (ja) マイクロコンピュータのリセット判別装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 9

EXPY Cancellation because of completion of term