JPH04256038A - ウオッチドックタイマ検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータの
ウオッチドックタイマであってプログラムによりポート
に一定の周期ごとにポンピング信号を出し、ＣＰＵの暴
走、無限ループ等によりポート信号が停止するのを検出
して、ＣＰＵの動作異常を検出するものに関する。

【０００２】特に本発明では、ウオッチドックタイマ自
身が正常に動作するかを検査するウオッチドックタイマ
の検査装置に言及する。

【０００３】

【従来の技術】図６はＣＰＵとＷＤＴの関係を示す図で
ある。なお全図を通じて同様の構成要素について同一参
照番号または記号をもって表す。本図に示すマイコンを
構成するＣＰＵ　３には、電源投入時の初期化を行うた
めに、リセット信号が、必要である。一般には、リセッ
ト信号は電源投入時毎に１回でよいが、ＣＰＵ　３が、
外来ノイズやプログラムの設計不良などから、本来の働
き以外の動作を行い、無限ループへ入ったり、まったく
動作しなくなったりすることが生じてくる。

【０００４】これに対する対策として、ウオッチドック
タイマ４（ＷＤＴ）という手段が使われる。一定時間毎
に、ＣＰＵ　３からパルスを出しＣＰＵ　３が正常であ
ることをＷ．Ｄ．Ｔ．４に知らせる。ＷＤＴ　４はＣＰ
Ｕ　３からのパルスが来なくなるとＣＰＵ　３が異常と
判断して予め決められた動作を行う。この予め決められ
た動作はそのＣＰＵ　３が使われる用途により異るし、
ＷＤＴ　４自身が、予め決められた動作をするのではな
く、そういう動作をする回路に動作の指示を行うのがＷ
ＤＴ　４の仕事である。

【０００５】しかしながらＣＰＵ　３の異常な動作は、
ＣＰＵ　３の一部が電気的に永久破壊することはまれで
あり、リセット信号を与えると正常に戻る事が多い。Ｗ
ＤＴ　４は予備回路３０へ切替ると同時又は以前に、ま
ず、マイコンにリセット信号を与えるように設計するの
が、一般的である。ＷＤＴ　４自体は、もう一つのＣＰ
Ｕ　３を使う（ＷＤＴ　４＋予備回路３０）高級タイプ
から、コンデンサの充放電により、ＣＰＵ　３より出力
されるパルス時間を測るローコストタイプまであるが、
ＷＤＴ　４と図示しないレギュレータを一体化したＩＣ
が市販されており、多用される。またＷＤＴ　４のタイ
マ（ＣＲ）はＷＤＴ　４がＣＰＵ　３と同じ電源を共用
しているため、ＣＰＵ　３のパワーオンリセット信号の
発生回路も兼用される。

【０００６】図７は従来のウオッチドックタイマの構成
を示す図である。本図のＷＤＴ　４の構成には、後述す
るＣＰＵ　３のポートよりポンピング信号を受信するス
イッチング用ｎｐｎ形のトランジスタ４１と、その反転
端子が該トランジスタ４１のコレクタに接続され、その
出力がＣＰＵ　３のポートに接続される比較器４２と、
電源Ｖｃｃにその一端が接続されかつその他端が前記比
較器の反転端子に接続される抵抗４３と、その一端が該
抵抗４３の他端に接続されかつその他端が接地されるコ
ンデンサ４４と、前記比較器４２の非反転端子に接続さ
れる基準電圧形成部（Ｖｒｅｆ１）４５　と、該比較器
４２の出力が遅延されて前記トランジスタ４１のベース
に接続される反転遅延器４６と、その出力が前記比較器
４２の出力に接続される比較器４７と、その一端が該比
較器４７の反転端子に接続されかつその他端が電源Ｖｃ
ｃへ接続される抵抗４８と、該比較器４７の非反転端子
に接続される基準電圧形成部（Ｖｒｅｆ２）４９　とが
含まれる。

【０００７】次に動作を説明する。図８はウオッチドッ
クタイマの動作を説明するタイムチャートである。本図
（ａ）は電源の電圧であり、（ｂ）は比較器４７の出力
Ｖｒ１を示す。この比較器４７は電源投入時Ｖｒｅｆ２
を越えた時点からΔＴ１　時間後だけ負の“Ｌ（Ｌｏｗ
）”信号を出力し、その後に０Ｖの“Ｈ（Ｈｉｇｈ）”
信号を出力する。このＶｒｅｆ２は定格電圧の８５％程
度に設定されている。電源電圧が変動してＶｒｅｆ２以
下に降下する場合にも上記“Ｌ”信号が比較器４７から
発生する。本図（ｃ）は比較器４２の反転端子の電圧Ｖ
Ｃ　を示す。比較器４７の出力Ｖｒ１の“Ｌ”信号が反
転遅延器４６を介してトランジスタ４１をＯＮ状態にし
コンデンサ４４を放電させる。本図（ｄ）はＣＰＵ　３
からのポンピング信号である。本図（ｅ）は比較器４７
および４２の合成出力Ｖｒ２を示す。電圧ＶＣ　が基準
電圧Ｖｒｅｆ１以下では、比較器４２は出力として“Ｈ
”信号を出力するが、電源投入時からΔＴ１　内では比
較器４７との出力と合成されＣＰＵ　３には“Ｌ”信号
を送出する。ΔＴ１　経過後には比較器４７の出力が“
Ｈ”信号（０Ｖ）になって、合成出力Ｖｒ２は比較器４
２からの“Ｈ”信号になる。 この“Ｈ”信号であるＶｒ２は反転遅延器４６を介して
トランジスタ４１をＯＦＦ状態にする。このためコンデ
ンサ４４が充電され、電圧ＶＣ　が上昇し、電圧ＶＣ　
がＶｒｅｆ１を越えると比較器４２から“Ｌ”信号が出
力され、反転遅延器４６を介してトランジスタ４１がＯ
Ｎになりコンデンサ４４が放電し、図（ｃ）のようにコ
ンデンサ４４が充電、放電を繰り返し、図（ｄ）のよう
に合成信号Ｖｒ２はリセット信号を発生する。ＣＰＵ　
３では、このリセット信号を受けて、スタートし、ポン
ピング信号を図（ｄ）に示すようにＷ．Ｄ．Ｔ．４へ送
出する。ポンピング信号によってトランジスタ４１を介
してコンデンサ４４が放電するのでコンデンサ４４の充
電圧ＶＣ　はＶｒｅｆ１以下になり合成出力Ｖｒ２は“
Ｈ”信号を維持する。図（ｄ）のようにＣＰＵ３からポ
ンピング信号がないと、コンデンサ４４の充電圧ＶＣ　
が増加しＶｒｅｆ１に達すると図（ｅ）のようにリセッ
ト信号をＣＰＵ　３へ送出しＣＰＵ　３の異常が検出さ
れる。

【０００８】また電源Ｖｃｃの電圧異常（例えば８５％
程度への降下）があると前述したように比較器４７の出
力は“Ｌ”信号を出力し、ＣＰＵ　３へ図（ｅ）に示す
ようなリセット信号を出力し、電源変動からＣＰＵ　３
の正常動性を維持する。このときコンデンサ４４が放電
される。このように、ウオッチドックタイマはＣＰＵ　
３の異常検出だけでなくＣＰＵ　３のパワーオンリセッ
ト、電源電圧異常時のリセットにも使用されている。

【０００９】

【発明が解決しようとする課題】ところでＷＤＴ　４を
持っているシステムにおいて、ＣＰＵ　３の異常は、ほ
とんどの場合（永久破壊を除く）ＷＤＴ　４によるセッ
トで正常に戻るようになったが、ＷＤＴ　４自身の故障
が問題となる。従来のＷＤＴ　４自体の異常チェックは
工場検査においてＣＰＵ　３からＷＤＴ　４へのポンピ
ング信号を強制的に止め、ＷＤＴ４からＣＰＵ　３へリ
セット信号が送られているかで判断していた。

【００１０】しかしながらマイクロコンピュータが自動
車に搭載されるにつれ自動車の制御にも重要な役割を有
するようになると、高信頼性が期待されるため、ＷＤＴ
　４自体も使用中に健全であることの確認が求められる
ようになってきた。したがって、本発明は、上記課題に
鑑みて、ウオッチドックタイマの検査が使用に際し容易
にできるウオッチドックタイマの検査装置を提供するこ
とを目的とする。

【００１１】

【課題を解決するための手段】本発明は前記課題を解決
するために、ウオッチドックタイマ検査装置において、
ポンピングパルス停止部および故障検出部とを有する。 ポンピングパルス停止部は電源を電源投入スイッチで投
入したことを検出して、中央演算処理装置からウオッチ
ドックタイマへのポンピングパルスの送出停止をする。

【００１２】故障検出部は前記ポンピングパルスの送出
停止から所定時間経過後に前記ウオッチドックタイマか
らリセット信号を受けないときには該ウオッチドックタ
イマの故障と判断する。

【００１３】

【作用】本発明のウオッチドックタイマ検査装置によれ
ば前記ポンピングパルス停止部によって例えばリセット
フラッグを用い、電源投入のリセットが検出され、中央
演算処理装置にはウオッチドックタイマへのポンピング
パルスの送出停止が指示される。他方故障検出部によっ
てポンピングパルスの送出停止から所定時間経過後にウ
オッチドックタイマからリセット信号を受けないときに
はウオッチドックタイマの故障と判断する。このためウ
オッチドックタイマは故障でも電源変動によってリセッ
ト信号が発生しパワーオンリセットとみなされて、ＣＰ
Ｕをスタートさせるが故障を早期に発見して早期に修理
が可能になり、信頼性が向上する。

【００１４】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例に係るウオッ
チドックタイマの検査装置である。本図の構成を説明す
る。本図のウオッチドックタイマの検査装置は、自動車
のバッテリからなる電源１と、該電源１のオン／オフを
行うため例えばイグニッションスイッチで構成される電
源投入スイッチ２と、該電源投入スイッチ２により電源
１と接続、分離せしめられる中央演算処理装置　（ＣＰ
Ｕ）３と、該ＣＰＵ　３の異常検出によるリセット、Ｃ
ＰＵ　３のパワーオンリセット、電源変動によるリセッ
ト機能を有するウオッチドックタイマ４と、前記電源１
を前記投入スイッチ２で投入したことを検出して前記Ｃ
ＰＵ　３からウオッチドックタイマ４へのポンピングパ
ルスの送出停止を指示するポンピングパルス停止部５と
、前記ポンピングパルスの送出停止から所定時間経過後
に前記ウオッチドックタイマ４からリセット信号を受け
ないときには該ウオッチドックタイマ４の故障と判断す
る故障検出部６とを含む。

【００１５】前記ポンピングパルス停止部５には例えば
ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓ　Ｍｅｍｏｒｙ；図
示しない）が設けられている。さらに故障検出部６には
ポンピングパルス送出停止からの時間を計測するタイマ
（図示しない）が設けられている。次に本実施例の動作
を説明する。本発明は前記したようにウオッチドックタ
イマ４の異常を検査することを目的とするがその検査の
ための異常の対象は図６において、例えばトランジスタ
４１の短絡、コンデンサ４４の短絡、基準電圧形成部４
５の基準電圧Ｖｒｅｆ１が高くなる故障等がある。これ
らの故障等があれば、電源１が電源投入スイッチ２によ
って投入されたときに比較器４２が“Ｈ”信号のままで
リセット信号を出力しないのでウオッチドックタイマ４
に故障があると容易に判断される。しかしウオッチドッ
クタイマ４が故障状態にあって電源１が投入され、電源
１に変動があると前述したようにリセット信号が発生す
る。これにより万一ＣＰＵ　３がスタートし、当初ウオ
ッチドックタイマ４へポンピングパルス信号を送出しそ
の後ポンピングパルス信号が喪失してもウオッチドック
タイマ４は故障のためリセット信号を発生できずＣＰＵ
　３の暴走等を阻止できなくなるので以下のようにして
その故障の有無が検査される。

【００１６】まずウオッチドックタイマ４の機能として
は、パワーオンリセット、ウオッチドックリセットがあ
り、ＣＰＵ　３からこの機能が正常かどうかチェックし
なければならない。パワーオンリセットは、ＣＰＵ　３
がチェックする必要はない。なぜなら、パワーオンリセ
ットが不良ならばＣＰＵ　３は動作していないからであ
る。

【００１７】ウオッチドックタイマ４をチェックするに
は、ＣＰＵ　３からのパルス出力を止めて、ウオッチド
ックタイマ４の反応を調べる事になるが、それはＣＰＵ
　３にリセット信号が加わり、ＣＰＵ　３は短時間リセ
ット状態になることになる。これには２つの問題を解決
する必要がある。 （１）図２はウオッチドックタイマチェックを単に挿入
した場合において説明するフロチャートである。図２の
ステップ３２を挿入するだけではリセット解除がパワー
オンリセットからか、ウオッチドックタイマ４リセット
からかが判らないと、リセット解除→ウオッチドックタ
イマ４チェック→リセット→リセット解除のループにな
り、途中でリセットされ永久に本来の他の処理へ走らな
い。 （２）システムの動作途中にＣＰＵ　３のリセット状態
という不安定時間が存在する。

【００１８】対策としては、 （１）リセット解除が、パワーオンリセットからか、ウ
オッチドックリセットからかを判断する。 （２）システムへの影響が少ないタイミング、即ちパワ
ーオンリセット直後にウオッチドックチェックを行う（
システムから見れば、パワーオンリセットが長くなった
ように見えるだけである）。

【００１９】この特許は、「システムへの影響が少ない
パワーオンリセット直後にウオッチドックタイマ４をチ
ェックする。」ことであり、「パワーオンリセットとウ
オッチドックタイマ４チェックのリセットを区別して、
無限ループへ入れない。」ことにある。図３は第１の実
施例の動作を説明するフローチャートであり、ポンピン
グパルス停止部５としてＲＡＭを使用する場合について
説明する。本図において、電源１が電源投入スイッチ２
によってＣＰＵ　３およびウオッチドックタイマ４へ供
給される（ステップ１）。ＣＰＵ　３はウオッチドック
タイマ４からパワーオンリセット信号が無ければ、スタ
ートできない。ユーザ等によってＣＰＵ　３を用いる制
御系が作動しないのでウオッチドックタイマ４を含む制
御系に故障があると判断される（ステップ２）。ウオッ
チドックタイマ４でパワーオンリセットが発生し、この
リセット解除後に、ＣＰＵ　３はスタートしウオッチド
ックタイマ４へポンピングパルス信号を送出する（ステ
ップ３）。ＣＰＵ　３のスタートにより前記ポンピング
パルス停止部５ではＲＡＭに格納されているフラッグの
有無をチェックする（ステップ４）。ここにフラッグは
リセット信号が後述するポンピングパルスの強制的停止
によって発生したものかを識別するために使用される。 このフラッグについて説明する。ＲＡＭ（ＲＡＭＤＯＭ
　ＡＣＣＥＳＳ　ＭＥＭＯＲＹ）は、トランジスタ、Ｍ
ＯＳのフリップフロップから構成され、電源投入直後は
“０”又は“１”のどちらであるかは不定であるが、Ｉ
Ｃ上で接近したフリップフロップは“０”又は“１”に
なりやすい傾向は共通であり隣どうしのフリップフロッ
プは同じ状態になる。

【００２０】８ｂｉｔ　のＲＡＭを例にすると、ほとん
どの場合“ＦＦ１６”か“００１６”になる。そこで、
パワーオンリセット後、ＲＡＭへ“０”と“１”が交互
に列んだ値を書き込み、その内容をパワーオンリセット
完了のフラッグとする。具体的には“１０１０１０１０
”又は“０１０１０１０１”の２つのＲＡＭをウオッチ
ドックタイマチェック中のフラッグとして設定（ステッ
プ５）するとパワーオンリセット時はほとんどこの組合
せにはならない。

【００２１】このフラッグ設定後にＣＰＵ　３からウオ
ッチドックタイマ４へのポンピングパルスの送出を強制
的に停止する（ステップ６）。この停止と同時に故障検
出部６ではタイマの計測を開始する（ステップ７）。タ
イマの計測が予め定められた時間を越えたら（ステップ
８）、故障検出部６によってウオッチドックタイマ４が
動作しないこととなるため異常と判断し、表示等の警報
または故障したことを記憶する。ステップ８でオーバフ
ローに達しなければ計測が継続される（ステップ１０，
７）が、オーバフロー前にリセット信号が発生されれば
、ステップ３へ戻りポンピングパルスを送出する。ウオ
ッチドックタイマ４は正常だからである。その後、ＲＡ
Ｍに格納されているフラッグをステップ４でチェックす
るが、例えば１０１０１０１０に設定されていることは
明らかで、他の処理を行う（ステップ１１）。

【００２２】このように本実施例によれば所期の目的が
達成されることが理解されよう。図４は本発明の第２の
実施例に係るウオッチドックタイマ検査装置である。本
図のポンピング停止部５は電源投入スイッチ２を介して
電源１に接続される抵抗５−１およびその一方が該抵抗
５−１に直列接続され他方が接地されるコンデンサ５−
２からなり、抵抗５−１およびコンデンサ５−２の接続
点がＣＰＵ　３のポートに接続され第１の実施例におけ
るＲＡＭが装備されている場合に代るものである。

【００２３】図５は第２の実施例におけるフラッグを説
明する図である。図（ａ）は抵抗５−１およびコンデン
サ５−２間の電圧Ｖ５　を示し、パワーオンリセット時
にはコンデンサ５−２が放電されているので電源投入と
共に増加する。図（ｂ）はＣＰＵ　３の信号処理を示し
、ＣＰＵ　３ではＶ５　≦Ｖｒｅｆ３ではポート“Ｌ”
信号を形成し、Ｖ＞Ｖｒｅｆ３ではウオッチドックタイ
マをリセットすべくポート“Ｈ”信号を形成し、“Ｌ”
信号をフラッグ：０とし、“Ｈ”信号をフラッグ：１と
判断する。

【００２４】本実施例では図２の第１の実施例のフロー
チャートにおいてステップ４を「ポート“Ｈ”？」と置
き換えステップ５を省くことによって構成され、第１の
実施例と同様の効果が得られる。図（ｃ）は電源投入後
の電源１の電圧（Ｖｃｃ）であり、電源の電圧変動によ
るスタートを妨げるには、電源変動時にフラッグ：０と
してパワーオンリセットを遅らせることが有効である。 このためには抵抗５−１およびコンデンサ５−２で定ま
る時定数ができるだけ大きくすることが必要である。

【００２５】とくに自動車の衝突時に運転者を保護する
エアバックには、エアバックにガスを瞬時に注入するた
めにガス容器との間の栓を爆発するが、この爆発に使用
する点火には容量の大きいエネルギーリザーブ用のコン
デンサが使用されているので、電源投入後にコンデンサ
５−２にエアバック用コンデンサを用いると充電に数秒
かかるので有効である。

【００２６】第２の実施例の変形として種類によってＣ
ＰＵ　３が減電圧フラッグを持っているので、この場合
には減電圧フラッグ用のレジスタに記憶されている電源
電圧Ｖｃｃを用いて第１の実施例のフローチャートにお
いてステップ４およびステップ５をステップ「Ｖｃｃ下
ったか？」と置き換えることで構成されるものが考えら
れる。

【００２７】

【発明の効果】以上説明したように本発明によれば、電
源投入を検出して中央演算処理装置からウオッチドック
タイマへのポンピングパルスの送出を停止所定時間内に
リセット信号がないときにはウオッチドックタイマの故
障と判断できるようにしたのでたとえ電源変動によって
パワーオンリセットが発生して中央演算処理装置がスタ
ートしたとしてもウオッチドックタイマの故障が容易に
検出することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るウオッチドックタ
イマ検査装置を示す図である。

【図２】ウオッチドックタイマを単に挿入した場合につ
いて説明するフローチャートである。

【図３】第１の実施例の動作を説明するフローチャート
である。

【図４】本発明の第２の実施例に係るウオッチドックタ
イマ検査装置を示す図である。

【図５】第２の実施例におけるフラッグを説明する図で
ある。

【図６】ＣＰＵとＷＤＴの関係を示す図である。

【図７】従来のウオッチドックタイマの構成を示す図で
ある。

【図８】ウオッチドックタイマの動作を説明するタイム
チャートである。

【符号の説明】

１…電源 ２…電源投入スイッチ ３…中央演算処理装置 ４…ウオッチドックタイマ ５…ポンピングパルス停止指示部 ６…故障検出部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　電源（１）を電源投入スイッチ（２）
   で投入したときに中央演算処理装置（３）をスタートさ
   せるパワーオンリセットを発生し、前記中央演算処理装
   置（３）から出力されるポンピングパルスを受信しなく
   なったときにリセット信号を発生するウオッチドックタ
   イマ（４）において前記電源（１）を前記電源投入スイ
   ッチ（２）で投入したことを検出して、前記中央演算処
   理装置（３）からウオッチドックタイマ（４）へのポン
   ピングパルスの送出停止を指示するポンピングパルス停
   止部（５）と、前記ポンピングパルスの送出停止から所
   定時間経過後に前記ウオッチドックタイマ（４）からリ
   セット信号を受けないときには該ウオッチドックタイマ
   （４）の故障と判断する故障検出部（６）とを備えるウ
   オッチドックタイマ検査装置。