JPH088225A - 半導体装置の導体パターンの寸法検査方法 - Google Patents

半導体装置の導体パターンの寸法検査方法

Info

Publication number
JPH088225A
JPH088225A JP13723394A JP13723394A JPH088225A JP H088225 A JPH088225 A JP H088225A JP 13723394 A JP13723394 A JP 13723394A JP 13723394 A JP13723394 A JP 13723394A JP H088225 A JPH088225 A JP H088225A
Authority
JP
Japan
Prior art keywords
conductor pattern
pattern
dimension
inspection
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13723394A
Other languages
English (en)
Inventor
Masaaki Matsuda
公明 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP13723394A priority Critical patent/JPH088225A/ja
Publication of JPH088225A publication Critical patent/JPH088225A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 フォトエッチングにより形成された第二導体
パターンの仕上がり寸法を実寸法の測定なしで目視で検
査できる寸法検査方法。 【構成】 第二の導体パターンの検査用図形50は第一
導体パターンの形成と同時にフォトリソにより形成さ
れ、第一の基準図形55、その図形より幅方向に寸法変
動最大偏差値だけ大きい第2の図形57、第1の基準図
形より幅方向に寸法変動最小偏差値だけ小さい第3の図
形53とよりなる。第二の導体パターンの検査用図形6
0は同時に形成する。前記図形60は第二の導体パター
ンの形成と、図形50をフォトマスクとして図形60と
同時に形成する。これは第1の基準図形55に対応して
形成された第2基準図形65と、第2の図形57に対応
した第4図形67、第3図形53に対応した第5図形6
3に対応した第5図形63を有し、基準図形65の側辺
65y1,65y2が第一図形の第2の図形57を貫通
し、かつそれを貫通しないとき、形成された第二の導体
パターンの幅寸法は寸法変動許容範囲内と判定される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の製造に
おいて、特に寸法精度を必要とする導体パターンの寸法
検査方法、特に第二の導体パターンの寸法検査方法に関
する。
【0002】
【従来の技術】半導体装置の製造において、導体パター
ンをフォトエッチングで形成するとき、その露光条件、
エッチング条件等により、形成されるパターンの寸法は
変動する。そこで、半導体装置の導体パターンの実寸法
を測微計等により測定して、形成された図形の良否を判
定していた。しかし、この測定方法では、例えば、寸法
の変動が設計中心値から1.0μm以下のようなスペッ
クになると測定治具の機械的精度、測定者の技量の差等
が問題となって、その測定は非常な困難を伴うものであ
った。しかし、フォトエッチング後のパターンの寸法の
ばらつきは半導体の電力消費、耐圧等の特性に大きな影
響を与えることが知られている。
【0003】そこで、測定治具の機械的精度、測定者の
技量差等の問題をなくすために、特公昭59−4850
号公報に、フォトエッチングでパターンを形成する際
に、同時に対をなす少なくとも一組の寸法検査用パター
ン(図形)をフォトエッチングする半導体の製造方法が
提案された。この半導体の製造方法を図面により説明す
る。図7に特公昭59−4850号公報に提案された対
をなす一組の寸法検査図形を示す。矩形10と矩形20
は対をなす一組の寸法検査図形である。ここで、寸法
m、nは寸法変動最大偏差値、寸法変動最小偏差値とす
ると、エッチングでできた図形の寸法検査の合格基準
(寸法変動許容範囲内)は、y方向では一方の図形10
の一辺の線分10xの延長線が他方の図形20を貫通す
ると共に、図形20の線分20xが図形10を貫通し、
かつx方向では図形10の線分10yが図形20を貫通
せず、図形20の線分20yが図形10を貫通していな
いことが必要である。すなわち、寸法検査用の図形が上
記条件を満足したとき、同時にエッチングした図形(導
体パターン)は、寸法変動許容範囲内であると判断して
いた。
【0004】
【発明が解決しようとする課題】この検査図形を用い
て、第1導体パターン、および第2導体パターンをエッ
チングして形成した場合の図形(パターン)の寸法の良
否の判断例を以下に示す。図8は実デバイスの断面図で
あって、透明な絶縁基板1上に不透明な導体膜を着膜
し、第1回目のフォトリソエッチングを行い、実デバイ
スの第一の導体パターン2と、同時に対をなす一組の第
一の導体パターン検査用の寸法検査図形10(20)、
対をなす一組の第二の導体パターンの寸法検査用図形1
01、201を形成したところを示す。さらに、図9に
は第一の導体パターン2上に透明な第2層3、透明な第
3層4、第4層を連続して着膜し、図示しないレジスト
を塗布した後に、すでに形成した不透明導体パターン
2、および図形10(20)、図形101(201)を
フォトマスクとして基板1側から露光工程を有する第2
回目のフォトリソエッチングを行い、第4層目に第二の
導体パターン5と、第二の導体パターンの寸法検査用図
形105、205を形成したところを示している。図1
0,11,12はそのとき形成された寸法検査用図形の
平面図である。
【0005】図10は第一導体パターン用寸法検査図形
10、20の平面図であって、寸法m1、及びn1は第
一導体パターン2の寸法変動最小偏差値、寸法変動最大
偏差値である。図に示すように、例えば第一導体パター
ンの寸法変動をe1とした場合に、y方向では図形10
の一辺の線分10xの延長線が図形20を貫通し、かつ
x方向では図形20の一辺の線分20yの延長線が図形
20を貫通していないため、第一導体の配線パターン2
が寸法変動許容範囲内(0∠e1∠m1,0∠e1∠n
1)であると判断される。この時点で、第二導体パター
ンの寸法検査用図形101、201は寸法変動最大偏差
値及び寸法変動最小偏差値をm2、n2としたとき、図
11に示すようにm2−e1、n2−e1になってしま
った。そして、第一導体パターン2を形成した後に、透
明な第二層3、透明な第三層4、透明な第四層を連続着
膜し、図示しないレジストを塗布した後に、既に形成し
た不透明第一導体パターン2,および寸法検査用図形1
01、201をフォトマスクとして裏面から露光工程を
有するフォトリソエッチングを行い第四層の第二導体パ
ターン5と第2の寸法検査用の図形105、205を形
成する。
【0006】図12に第四層の第二の導体パターン5を
形成した際に、寸法検査用図形101、201をフォト
マスクとして第二の導体パターン用の第二寸法検査図形
105及び205を形成したところを示す。例えば、第
二回のフォトリソエッチングの際に、第二の導体パター
ンの寸法変動を許容範囲e2(0∠e2∠m2,0∠e
2∠n2)で形成したとした場合に、図示のようにy方
向では図形205の線分205xの延長線が図形105
を貫通していない。そして、x方向では図形105の線
分105yの延長線が図形205を貫通していないた
め、第一導体の配線パターン2が寸法変動許容範囲外で
あると判断されてしまう。このため第四層の第二導体パ
ターン5の寸法の良否の判断が出来ない。従って特公昭
59−4850号公報に提案された寸法検査図形は、第
一層目に形成した配線パターンの寸法検査には適用でき
るが、多層または後工程の層の配線パターンに適用でき
ない不都合を有していた。
【0007】そこで、本発明は、透明な絶縁基板上に不
透明な第一導体を着膜し、第一回目のフォトリソエッチ
ングを行って第一の導体パターンを形成した後に、第二
回目のフォトリソエッチングを行って第二の導体パター
ンを形成する場合において、仕上がりパターンの寸法を
測微計等により実寸法を測定せずに、顕微鏡等による目
視検査のみで第二の導体パターンの仕上がり幅の良否が
確実に判定できる寸法検査方法を提供する。
【0008】
【課題を解決するための手段】本発明の半導体装置の導
体パターンの検査方法は、透明な絶縁基板上に形成した
不透明な第一の導体パターンと同時に形成した寸法検査
用パターン(図形)と、不透明な第1の導体パターン及
び寸法検査用図形をフォトマスクとして基板側からの露
光により形成した第二の導体パターンと同時に形成した
第二の寸法検査用パターン(図形)とにより第二の導体
パターンの寸法検査を行う方法であって、導体パターン
の寸法の検査は、第一の導体パターンと同時に形成した
寸法検査用パターンと第二の寸法検査用パターンとの位
置関係により判定する構成を基本的構成として具備す
る。
【0009】さらに、第二の導体パターンの検査用のパ
ターン(図形)として、寸法検査の基準となる第1の図
形と、第1の図形に対して幅方向の寸法を寸法変動最大
偏差値だけ大きくした相似形をなす第2の図形と、第1
の図形に対して幅方向の寸法を寸法変動最小偏差値だけ
小さくした相似形をなす第3の図形とを有し、第1の図
形、第2の図形、第3の図形は互いに平行して配設され
ると共に、第1の図形の中心線、第2の図形の中心線、
第3の図形の中心線を同一線上に配した図形を用いる構
成を具備している。
【0010】
【作用】本発明の半導体装置の導体パターンの検査方法
は、第一の導体パターンと同時に形成した検査用図形に
対して第4層に形成される第二の導体パターン検査用図
形の位置関係を目視により見ることにより、第二の導体
パターン検査用図形が寸法変動許容範囲内か否かを判断
し、この判断により導体パターンの良否を判定する。パ
ターンの検査方法に使用する寸法検査図形のフォトリソ
エッチング状態によって被フォトリソエッチング膜の導
体パターンの仕上がり幅が寸法変動許容範囲内か否かの
判断は、第二導体パターンと同時に形成した第二の導体
パターンの寸法検査用パターンの基準となる図形の中心
線に平行する二辺の線分の延長線と、第一の導体パター
ンと同時に形成した第二の導体パターン寸法検査用パタ
ーン(図形)の一番大きい第2の図形との位置関係、お
よび、寸法検査用図形の幅が一番小さい第3の図形との
位置関係で判定される。
【0011】
【実施例】以下、実施例に基づいて、本発明を具体的に
説明する。図5は実デバイスの製造工程を示す説明図で
ある。第一の導体パターンと第一の導体パターン寸法検査用パ
ターン(図形)、および第二の導体パターン寸法検査用
パターン(図形)の形成 (図5a,b,c参照) 実デバイス100はガラス基板110上にTaまたはC
r等の膜112(100um〜150um)を着膜し、
フォトリソエッチング技術を用いてフォトレジストパタ
ーン114により第一導体パターン120と、第一の導
体パターン120用の寸法検査用図形500と第二の導
体パターン用の寸法検査用図形50を同時に形成したと
ころを示す。このとき形成される第一の導体パターンの
寸法検査用図形500は従来技術で説明した対をなす一
組の寸法検査図形である。
【0012】そして、この発明に係る第一導体パターン
の形成と同時に形成した第二導体パターンの寸法検査用
パターン(以後第二寸法検査用図形という)50を図1
により説明する。第二導体パターンの寸法検査用である
第二寸法検査用図形50は基準となる中央部分に形成さ
れる第1の基準図形55と、第1の基準図形55の上部
であって、第1の基準図形55より幅方向に大きく形成
した第2の図形57と、第1の基準図形55の下部であ
って、第1の基準図形55より幅方向に小さく形成した
第3の図形53とを有している。ここで、第二の導体パ
ターンの寸法の変動最大偏差値、および変動最小偏差値
をu,wとすると、第2の図形57は第1の基準図形5
5に対して幅寸法を寸法u大きく、第3の図形53は第
1の基準図形55に対して幅寸法を寸法w小さくした図
形となっている。さらに、第1の基準図形55、第2の
図形57、第3の図形53は第1の基準の図形55を中
心に平行に配置され、かつ、第1の基準図形55の中心
線、第2の図形57の中心線、第3の図形57の中心線
は同一の線O上に配置されている。そして、第3の図形
53と第1の基準図形55との間隔z、第1の基準図形
55と第3の図形57との間隔zは、顕微鏡で目視検査
可能な範囲として、ほぼ200μm以下となっている。
【0013】第二の導体パターンと第二の導体パターン
寸法検査用図形の形成(図5d,e参照) 第一の導体パターン120形成後、SiNx厚さ300
nmの第二層目116、a−Si:H厚さ50nmの第
三層目117、SiNx厚さ150nmの第四層目11
8を連続着膜し、図示しないレジストを塗布した後に、
第一層目の仕上がった配線パターン120をフォトマス
クとして裏面から露光を有するフォトリソエッチングを
行い、第四層SiNxに第二の導体パターン130を形
成する。第四層SiNxのフォトリソエッチングによる
第二導体パターン130を形成した際に、第一寸法検査
図形500をフォトマスクとした第四層SiNxの図形
505、および第二の導体パターン用の寸法検査用図形
50をフォトマスクとした第四層SiNxの図形60が
形成される。
【0014】第四層SiNxに形成される第二の導体パ
ターン130の寸法検査用図形60の一例を図2に示
す。第二検査用図形50をフォトマスクとして形成した
第二の導体パターン寸法検査用図形60は、第1の基準
検査図形55をフォトマスクとして形成した第2の基準
検査図形65と、第2の図形57をフォトマスクとして
形成した第4の図形67と、第3の図形53をフォトマ
スクとして形成した第5の図形63とを有する。次に、
この図形を用いて、フォトリソエッチングによって形成
した被フォトリソエッチング膜の配線パターンの仕上が
り幅が寸法変動許容範囲内か否かの判断をする判断条件
を説明する。この図面の場合は第4層に形成した第二導
体パターンの寸法検査図形60の基準の図形65の方向
yの辺65y1の線分の延長線A,及び図形65の辺6
5y2の線分の延長線Bが、ともに第二寸法検査用図形
50の幅が一番大きい図形57を貫通し、かつ第二寸法
検査用図形50の幅が一番小さい図形53を貫通してい
ない。この状態において、第四層SiNxの第二の導体
パターン130の幅が寸法変動許容範囲内であると判断
される。
【0015】次に、第四層SiNxの第二の導体パター
ン130の幅が寸法変動許容範囲外であると判断する場
合について説明する(図3、図4参照)。 (1)オーバーエッチングによる寸法不良の場合 ……
図3 第4層に形成した寸法検査用図形60の真ん中に位置す
る第2の基準図形65の方向yの二辺65y1及び65
2の線分の延長線A,Bは第二寸法検査用図形50の
幅の一番大きい図形である第2の図形57と第二寸法検
査用図形50の幅が一番小さい図形53と共に貫通して
いる。このような状態の場合は第四層の第二導体パター
ン130の幅は寸法変動許容範囲外であると判断する。
【0016】(2)エッチング不足による寸法不良の場
合 ……図4 第4層に形成される第二導体パターンの寸法検査用図形
60の真ん中に位置する第2の基準図形65の方向yの
二辺65y1及び65y2の線分の延長線A,Bは、第二
寸法検査用図形50の幅の一番大きい図形である第2の
図形57と第二寸法検査用図形50の幅が一番小さい図
形53とを共に貫通しない。このような状態の場合は第
四層の第二導体パターン130の幅は寸法変動許容範囲
外であると判断する。 以上のように、この実施例に示す検査用図形を用いるこ
とにより、第4層目に形成する第二の導体パターン13
0の寸法の良否は、測微計等による実寸法を測定するこ
となく、顕微鏡等による目視検査のみで判定、判断でき
る。
【0017】また、この実施例においては、図形の形状
を基準とする中央の図形に対して所定の間隔をへだてて
第2の図形、第3の図形を配設しているが、図6に示す
形状の検査図形70とすることもできる。検査図形70
は基準となる基準図形75に対して第2の図形77はそ
の幅寸法を寸法変動最大偏差値uだけ大きく、基準図形
75に対して第3の図形73はその幅寸法を寸法変動最
小偏差値wだけ小さくしており、かつ、第2の図形77
と基準図形75とは間隙を設けずに配設し、第3の図形
73と基準図形75とも間隙を設けないで配設してい
る。この場合も、第四層SiNxの第二の導体パターン
の幅寸法変動許容範囲であるか、幅寸法変動許容範囲外
であるかの判定方法は上記の場合と同様である。また、
上記実施例では寸法検査図形として矩形状を示したが、
円形等その他の図形であっても、実施できる。
【0018】
【発明の効果】以上述べたように、この発明によれば、
透明な絶縁基板上に不透明な第一の導体パターンを形成
し、この不透明パターンをフォトマスクとして裏面から
露光により第二の導体パターンを形成した場合において
も、寸法検査用パターン(図形)を用いて第二の導体パ
ターンの寸法検査するようにしたので、第二の導体パタ
ーンの仕上がり幅の寸法を測微計等により実寸法を測定
せずに、顕微鏡等による目視検査のみで仕上がり導体パ
ターンの良否が判定できるという効果を奏する。
【0019】さらに、第二の導体パターンの仕上がり寸
法の検査用パターン(図形)を用いることにより、透明
な絶縁基板上に形成した不透明な第一の導体パターンを
フォトマスクとして裏面から露光により第二の導体パタ
ーン及び第二の導体パターン用の寸法検査用パターン
(図形)を形成して導体パターンの幅寸法の良否判断を
実行する場合であっても、導体パターンの実寸法を測定
する必要がなく、目視でパターンの寸法の良否判定がで
き、かつ判断誤差が少なく、パターンの寸法の精度が向
上する。
【図面の簡単な説明】
【図1】 本発明に係る検査用図形の平面図。
【図2】 本発明に係る半導体装置の導体パターンの検
査方法の説明図。
【図3】 導体パターンの検査方法の説明図。
【図4】 導体パターンの検査方法の説明図。
【図5】 実デバイスの形成工程説明図。
【図6】 検査用図形の他の例を示す平面図。
【図7】 検査用図形の従来例を示す平面図。
【図8】 実デバイスの従来例の一部を示す断面図。
【図9】 実デバイスの従来例の一部を示す断面図。
【図10】 従来の検査図形による導体パターンの検査
方法の説明図。
【図11】 従来の検査図形による導体パターンの検査
方法の説明図。
【図12】 従来の検査図形による導体パターンの検査
方法の説明図。
【符号の説明】
50 第二導体パターンの寸法検査用図形、 53 第
3の図形、 55 第1の基準の図形、 57 第2の
図形、 60 第二導体パターンの形成と同時に形成し
た寸法検査用図形、 63 第5の図形、 65 第2
の基準の図形、67 第3の図形、 100 実デバイ
ス、 110 ガラス基板、 112第二層目、 11
4 第三層目、 120 第一の導体パターン、 13
0第二の導体パターン。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 透明な絶縁基板上に不透明な第一の導体
    パターン及び第一の導体パターンの寸法検査用パター
    ン、第二の導体パターンの寸法検査用パターンを形成す
    る工程と、前記不透明な第一の導体パターン、および第
    二の導体パターンの寸法検査用パターンをフォトマスク
    として基板側から露光により第二の導体パターン及び第
    二の導体パターンの寸法検査用パターンを形成する工程
    と、第二の導体パターンの寸法検査用パターンによる第
    二の導体パターンの寸法検査を行う工程とを備え、 第二の導体パターンの寸法の検査は、第一の導体パター
    ン形成時に形成した第二の導体パターン寸法検査用パタ
    ーンと、第二の導体パターン形成時に形成した第二の導
    体パターン寸法検査用パターンとの位置関係により判定
    することを特徴とする半導体装置の導体パターンの寸法
    検査方法。
  2. 【請求項2】 第二の導体パターンの寸法検査用のパタ
    ーンは、寸法検査の基準となる第1の図形と、第1の図
    形に対して寸法変動最大偏差値分幅方向の寸法を大きく
    した相似形をなす第2の図形と、第1の図形に対して寸
    法変動最小偏差値分幅方向の寸法を小さくした相似形を
    なす第3の図形とを有し、第1の図形、第2の図形、第
    3の図形が互いに平行して配設され、第1の図形の中心
    線、第2の図形の中心線、第3の図形の中心線を同一線
    上に配した形状としたことを特徴とする請求項1記載の
    半導体装置の導体パターンの寸法検査方法。
JP13723394A 1994-06-20 1994-06-20 半導体装置の導体パターンの寸法検査方法 Pending JPH088225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13723394A JPH088225A (ja) 1994-06-20 1994-06-20 半導体装置の導体パターンの寸法検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13723394A JPH088225A (ja) 1994-06-20 1994-06-20 半導体装置の導体パターンの寸法検査方法

Publications (1)

Publication Number Publication Date
JPH088225A true JPH088225A (ja) 1996-01-12

Family

ID=15193899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13723394A Pending JPH088225A (ja) 1994-06-20 1994-06-20 半導体装置の導体パターンの寸法検査方法

Country Status (1)

Country Link
JP (1) JPH088225A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2474880A (en) * 2009-10-30 2011-05-04 Honda Motor Co Ltd Press Line operating method,press forming device and adaptor for press forming device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2474880A (en) * 2009-10-30 2011-05-04 Honda Motor Co Ltd Press Line operating method,press forming device and adaptor for press forming device
GB2474880B (en) * 2009-10-30 2014-10-22 Honda Motor Co Ltd Press line operating method, press-forming device, and adapator for press-forming device

Similar Documents

Publication Publication Date Title
US4433911A (en) Method of evaluating measure precision of patterns and photomask therefor
US6936931B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
US4437760A (en) Reusable electrical overlay measurement circuit and process
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
US4399205A (en) Method and apparatus for determining photomask alignment
US4782288A (en) Method for evaluating processing parameters in the manufacture of semiconductor devices
CN117111398B (zh) 光罩制程偏差的监控方法及监控系统
US6762434B2 (en) Electrical print resolution test die
JPH088225A (ja) 半導体装置の導体パターンの寸法検査方法
JP2007328289A (ja) レチクル,半導体チップ,及び半導体装置の製造方法
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
JP2633228B2 (ja) 半導体装置のエッチング精度検査方法
JP3776176B2 (ja) フォトリソグラフィー工程におけるデフォーカス検出方法
US20060109464A1 (en) Method for detecting alignment accuracy
JPH0432216A (ja) 重ね合わせ精度及び寸法精度の評価方法
JPH1126533A (ja) 層間絶縁膜の膜厚測定方法
JPH08321533A (ja) 合わせマークの位置ずれ検査方法
KR0172287B1 (ko) 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법
JPS6232783B2 (ja)
JP3698843B2 (ja) フォトマスク
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법
US6730528B1 (en) Mask set for measuring an overlapping error and method of measuring an overlapping error using the same
JPH025445A (ja) パータン目合わせずれ測定方法
KR940004993B1 (ko) 포토 및 식각바이어스 측정표시장치
JPH04116948A (ja) 絶縁層貫通孔の寸法測定法