JPH088249B2 - パッシベーション膜およびその作製方法 - Google Patents

パッシベーション膜およびその作製方法

Info

Publication number
JPH088249B2
JPH088249B2 JP62082198A JP8219887A JPH088249B2 JP H088249 B2 JPH088249 B2 JP H088249B2 JP 62082198 A JP62082198 A JP 62082198A JP 8219887 A JP8219887 A JP 8219887A JP H088249 B2 JPH088249 B2 JP H088249B2
Authority
JP
Japan
Prior art keywords
film
oxygen
layer
silicon
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62082198A
Other languages
English (en)
Other versions
JPS63125A (ja
Inventor
エー．カーラン パトリック
アール．ウィルソン スーザン
Original Assignee
テキサス インスツルメンツ インコ−ポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコ−ポレイテツド filed Critical テキサス インスツルメンツ インコ−ポレイテツド
Publication of JPS63125A publication Critical patent/JPS63125A/ja
Publication of JPH088249B2 publication Critical patent/JPH088249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/481—Encapsulations, e.g. protective coatings characterised by their materials comprising semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はウエーハパツシベーシヨンを実行するための
方法と構造に関するものであつて、更に詳細には単結晶
シリコンの表面または終端に多重膜を採用したウエーハ
パツシベーシヨンの方法と構造に関するものである。
［従来の技術］ 単結晶シリコンウエーハ処理、封入、デバイス動作に
おける表面電荷制御の困難さは、半導体工業界において
従来からの問題である。表面電荷または電位はデバイス
の安定性と信頼性に影響を及ぼし、継続的なプロセスの
監視と調節を必要とする。この問題に関する進歩した各
種の表面パツシベーシヨン技術が提案されてきている
が、イオンや、湿気、熱、応力効果に対する表面電位の
敏感さを減じることについて十分満足のできる結果が得
られていない。
二酸化シリコンパツシベーシヨン層が提案され、現在
ではこの方法が広く用いられているが、これも数多くの
欠点を有している。従来の二酸化シリコンパツシベーシ
ヨン技術はシリコンと二酸化シリコンの界面付近に固定
正電荷を生じることによつて表面のフエルミ電位を変化
させ、デバイス特性に悪影響を及ぼす。二酸化シリコン
膜もまたイオンの再分布に敏感であつて、特にナトリウ
ムなどの陽イオンに敏感で、単結晶表面上への表面電荷
の強い反射を示す。
更に加えて、二酸化シリコンの湿気侵透によつて電子
捕獲の増大が起こり、誘電体中へのホツトキヤリア注入
を悪化させる。二酸化シリコンが比較的高温で成膜され
るので、シリコン−二酸化シリコンのバンド構造（従つ
て表面フエルミ電位）は機械的及び熱的応力に非常に敏
感となり、デバイスは圧電感度を有するようになる。高
温プロセスと酸素の空孔とによつて表面付近の単結晶の
周期が乱され、デバイス境界での再結晶速度を劣化さ
せ、そのため、特に高電圧応用において少数キヤリアデ
バイスの動作を妨げる。高温プロセスはまた単結晶領域
内に急峻な接合構造を形成することを制約する。このよ
うに、二酸化シリコンによる単結晶シリコン半導体領域
のバツシベーシヨンは半導体技術を進展させるが、それ
はまた数多くの場合に最終的なデバイス特性を制約する
ことにもなつている。
この二酸化シリコンの制約を克服することを試みて、
付加的なパツシベーシヨンの方法が考えられた。例え
ば、二酸化シリコンパツシベーシヨン膜上へ低圧気相堆
積法（LPCVD）やプラズマアシスト法によつて窒化シリ
コン膜を堆積する方法が提案された。窒化シリコン膜は
硬く、アルカリイオンやハロゲンイオンの侵入を阻止す
る傾向があり、湿気に対する障壁を供給するものの、容
易に破壊する傾向があつてパツシベーシヨン膜としての
有効性は減じられ、電荷の反射にも敏感である。窒化膜
から過剰な応力が生じ、更に、ひび割れを軽減するため
に提案された方法が応力差を悪化させる傾向がある。
ポリイミド等の有機膜を付加する方法が提案されてい
る。有機膜はイオン侵透を妨げ、基本的に応力がないも
のではあるが、単結晶格子の終端としては質がわるく、
湿気の侵透に対しては敏感である。
Ｐ−Ｎ接合のパツシベーシヨンを、ドープされていな
い多結晶シリコンで行う方法が提案されている。ドープ
されていない多結晶シリコンは高い表面再結合速度を持
つ傾向があり、反転層の形成を妨げ、逆バイアス接合に
付随する電界を横方向へ分散させる傾向がある。しかし
ながら、ドープされていない多結晶シリコンパツシベー
シヨンは過大にリークの大きいものとなる傾向がある。
更に、酸素をドープした多結晶シリコン膜を用いてリ
ークを減らし、表面再結合速度を低下させる方法が提案
されたが、これも酸素、湿気、温度効果に非常に敏感で
ある。
更に、ドープされていない多結晶シリコン、酸素をド
ープした多結晶シリコン、窒化シリコンを含む三重膜パ
ツシベーシヨンが提案された。しかし、提案された三重
サンドイツチはプロセス技術のために、表面フエルミ電
位の適正な制御を許容せず、窒化物と酸素をドープした
多結晶シリコンとの間の応力効果に問題がある。
［発明の要約］ 従つて、上述のことから、本発明の１つの目的は、固
定正電荷効果をなくし、熱及び圧電効果に対する表面電
位の安定化をはかるような、単結晶シリコンの気密なウ
エーハパツシベーシヨン膜を得ることである。
本発明の更に他の１つの目的は、上述の型の気密なウ
エーハパツシベーシヨン膜であつて、多重構造の半絶縁
性膜とそれを覆う有機ポリイミド層を含むパツシベーシ
ヨン膜を得ることである。
本発明の更に１つの目的は、上述の型のウエーハパツ
シベーシヨン膜であつて、それを用いることによつてバ
ルクの単結晶の格子の周期性を乱すことのないパツシベ
ーシヨン膜を得ることである。
本発明の更に他の１つの目的は、上述の型のウエーハ
パツシベーシヨン膜であつて、それの用いられる単結晶
半導体の表面電位を制御し、表面電位の、イオン、湿
気、熱、応力効果に対する敏感さを減ずるような、パツ
シベーシヨン膜を得ることである。
本発明の更に他の１つの目的は、上述の型のウエーハ
発生パツシベーシヨン膜であつて、ウエーハ処理、封
入、デバイス動作の間を通してデバイスの安定性に影響
を及ぼすことなしに電荷制御を可能とする、パツシベー
シヨン膜を得ることである。
本発明の更に他の１つの目的は、上述の型のウエーハ
パツシベーシヨン膜であつて、それの用いられる単結晶
半導体の境界再結合速度を、特に高電圧応用において、
適正に制御できるような、パツシベーシヨン膜を得るこ
とである。
本発明の更に他の１つの目的は、上述の型のウエーハ
パツシベーシヨン膜であつて、それの用いられる単結晶
半導体中に、最終デバイスの特性を制約することなく、
急峻な接合構造を可能とするような、パツシベーシヨン
膜を得ることである。
本発明の更に他の１つの目的は、上述の型のウエーハパ
ツシベーシヨン膜を作製する方法を得ることである。
本発明のこれら及び他の目的、特徴、長所は、当業者
にとつては、以下の図面を参照した詳細な説明と特許請
求の範囲から明らかになるであろう。
上述のことから、また本発明の幅広い観点に従えば、
多重層で半絶縁性の気密なパツシベーシヨン膜が単結晶
シリコン半導体基板用として得られる。この膜は、ドー
プされていない非晶質シリコン、酸素をドープした多結
晶シリコン、シリコン過剰な酸・窒化膜、シリコン窒化
物の膜を順に含んでいる。この膜の上には有機ポリイミ
ド膜がとりつけられ、それによつて、固定正電荷効果が
排除され、熱及び電圧効果に対して表面電位の安定化を
果たしている。下層の無機物層は雰囲気の電気的、機械
的、熱的、イオン的、湿気的状態に無関係に単結晶表面
フエルミ電位を正確に決定する。
一つの実施例においては、ドープされていない非晶質
シリコン膜の厚さは約100Åから200Åの間であり、アニ
ール処理前は粒径が約10Å以下で完全に空乏化した微結
晶であり、アニール後には10Å以上となり酸素で飽和し
た微結晶である。
本発明の別の幅広い特徴に従えば、反応ガスの混合を
制御することで、連続的に同一工程の中で気密なウエー
ハパツシベーシヨン膜を作ることのできる方法が得られ
る。約100Åから200Åの厚さの薄い非晶質シリコン膜が
まずウエーハ表面上の自然酸化膜上に形成され、その
後、その非晶質シリコン膜上へ酸素をドープした多結晶
シリコン層が形成される。次に、窒化シリコン層が多結
晶シリコン膜上に形成され、安定なウエーハパツシベー
シヨンを得るために酸素及び湿気効果を制御する。最後
にこの膜上に有機ポリイミドが形成される。この膜はア
ニールされ、局部的な酸素分離を行い、粒径が適当な大
きさになるまで成長させ、単結晶領域の最終再結合速度
を設定する。このアニールは好適実施例においては約10
00℃で約60分間行われる。
非晶質シリコン膜の堆積は、約650mTの真空中、550℃
と650℃の間の温度において、アルゴンガスで体積比で
５％にうすめたモノシランを供給することによつて行わ
れる。また酸素をドープした多結晶シリコンの堆積は約
540℃と700℃の間の温度において、ヘリウムやアルゴン
等の不活性キヤリアガス中でモノシランと亜酸化窒素の
熱分解を行わせることによつて行われる。酸素をドープ
した多結晶シリコン膜は、堆積温度、亜酸化窒素流量、
モノシラン流量、モノシラン希釈率、不活性キヤリアガ
ス種を変えることによつて、下層の非晶質シリコン膜と
混合させられる。
［実施例］ 本発明に従えば、多重層の半絶縁性膜（SIPONT）とそ
の上の被覆有機ポリイミドによつて、多結晶シリコン半
導体用の気密なウエーハパツシベーシヨンが実現でき
る。このパツシベーシヨンによつて固定正電荷効果が取
り除かれ、熱及び圧電効果に対する表面電位の安定化が
図られる。多重層SIPONT膜の堆積は、バルクの単結晶格
子の周期性を乱さないような低温での１回の真空排気工
程で、コンピユータ制御による低圧気相堆積法（LPCV
D）で行うことができる。
第１図を参照すると、この気密なウエーハパツシベー
シヨンは、雰囲気の電気的、機械的、熱的、イオン的、
湿気的な状態に関係なく単結晶表面のフエルミ電位を正
確に決定することのできる、ドープされていない非晶質
シリコン層11、酸素をドープした多結晶シリコン層12、
シリコン過剰な酸・窒化層15及び窒化シリコン層16を含
む、同一工程で堆積される複数層の膜SIPONT10によつて
実現される。この膜は堆積後アニールされ、その上にポ
リイミド被覆18をとりつけた形でアニールしてもよい。
膜10の作製時には、シリコン基板またはウエーハ20か
らすべての表面酸化物が取り除かれ、単結晶表面または
終端領域21が露出される。ウエーハ20の清浄化は従来か
らの任意の化学的方法によつて行うことができるが、ほ
とんどの化学的清浄化法では表面上に薄い化学的酸化物
が残ることには注意する必要がある。どのような残存化
学物質または自然酸化物も、最終的な表面フエルミ電位
にとつて有害であるから、できるだけ多くの残存酸化物
を除去するために希釈フツ酸つや消し液（deglaze）に
ウエーハ20をさらすことを行う。しかし、細心の注意を
払つても一般的には、薄い（６−10Å）、望ましくない
自然酸化物19の残存は不可避である。
我々は、このウエーハ20の表面21上へ非晶質シリコン
の薄い層11を被着し、アニーリングすることによつて実
質的に残存自然酸化物をすべて取り除くことができるこ
とを見出した。この非晶質シリコン膜11のアニーリング
は、以下に詳細に述べるように、例えばハロゲンランプ
アニールなどいくつかの手段を用いて行うことができ
る。
非晶質層11のアニーリングによつて、その粒径は成長
し、その粒内及びその粒界に沿つての酸素の析出が、第
２図に示すように伴つて発生する。この析出によつて、
ウエーハ20の表面21における自然酸化物中の酸素が再分
布する。理想的には、SIPONT膜10を通しての輸送が酸素
をジープした多結晶膜12中の粒間の誘電体によつて（以
下に詳細に述べるように）制限され、従つて表面21にお
ける任意の残存自然酸化物によつて発生するポテンシヤ
ルエネルギー障壁がより小さくなるように、ウエーハ20
の表面21から自然酸化物は取り除くべきである。（自然
酸化物の酸素の再分布に加えて、非晶質シリコン層11は
また単結晶領域終端における再結合速度をも決定するこ
とを指摘しておく。） 非晶質シリコン層11の堆積は、低圧気相堆積（LPCV
D）反応炉（図示されていない）中でのモノシラン（SiH
4）の熱分解によつて行われる。この層は例えば100Åか
ら200Åと薄いものであることが望ましいので、この堆
積工程は適正な粒構造を保証するように適切に制御され
るべきである。従つて、モノシランはアルゴンやヘリウ
ムのような不活性ガスによつて希釈され、体積比でモノ
シランは、代表的な場合５％である。このようにして、
この熱分解にはキヤリアガスが必要とされ、適切に制御
された堆積速度が得られる。アルゴンで希釈したモノシ
ランの代表的な流量は50cc/分である。
堆積膜の粒構造は成長温度に非常に敏感であることが
見出された。580℃以下では、粒径は10Å以下であつ
て、膜は非晶質である。600℃以上では、成長温度が増
大すると共により大きくなり、膜は多結晶となる。より
小さい粒は以降のアニーリングにおける改良された工程
順によつて大きく成長し、地方堆積直後の大きな多結晶
粒はアニーリングによつて最小の粒成長を示す。更に、
酸素の粒への固溶度または粒からの酸素の脱析出は堆積
直後の粒構造と以降のアニーリング条件に依存する。
従つて、単結晶領域20の表面21または終端の特性は、
一部は非晶質シリコン堆積条件と以降のアニーリングと
によつて決定される。例えばアルゴン希釈の５％モノシ
ランを用いて約650mTの真空中で約620℃の堆積温度にお
いては、非晶質シリコン堆積速度は代表的には50−100
Å／分である。
非常に薄い非晶質シリコン層11による望みの表面再結
合速度の設定の後に、酸素をドープした多結晶シリコン
層12の堆積がLPCVD反応炉中で行われる。酸素をドープ
した多結晶シリコンと非晶質シリコン膜の堆積は、反応
ガスの混合によつて連続した同一の反応列の中で行なわ
れるのが望ましい。混ざり合つた境界状態からずれるこ
とは、単結晶領域20の表面フエルミ電位を悪い方向へ変
化させる。通常、酸素をドープした多結晶シリコン膜12
の形成は、約540℃から700℃の間の温度において、アル
ゴンやヘリウムのキヤリアガス中でモノシランと亜酸化
窒素とのLPCVD熱分解によつて行われる。酸素を供給す
る別の方法は二酸化炭素のような他の活性元素を用いて
得ることもできる。膜中の酸素濃度は、シランと亜酸化
窒素との比、堆積温度、圧力によつて変化する。膜特性
はまた、ガス流量の相対比に加えて熱容量効果によるガ
ス流量の絶対値に非常に敏感である。非晶質シリコン膜
に対して希釈モノシランを用いるのが有利であるが、大
きい不活性ガス流量によつてもたらされる熱勾配と反応
ガス欠乏を減らすためには、不活性ガスに対するモノシ
ランの濃度を大きくすることがより望ましい。このこと
は特に管状反応炉において重要であり、ドーム型LPCVD
反応炉を用いた場合にはそれ程ではない。希釈したモノ
シランの流量を徐々に減らしながら、モノシラン原材料
の混合を行うことができる。
酸素をドープした多結晶シリコン膜12は酸素で飽和し
たシリコンの微結晶粒と、それをとりかこんだ粒と粒の
間の部分的酸化物とを含んでいる。粒径と酸化物の成分
は酸素濃度、堆積条件、アニーリング条件によつて制御
される。粒径は通常小さく、例えば約10Åと300Åの間
にあり、この微結晶は結晶境界にある界面捕獲中心によ
つて完全に空乏化している。より低い堆積温度、より高
い酸素濃度においては、膜は本質的に比晶質であつて、
シリコン微細晶が部分的に酸化したシリコン化合物（Si
2Ｏ、SiO、Si2O3）と非晶質SiO2の海の中に浮かんでい
る状態である。酸素濃度は代表的には体積比で10−40％
である。従つてアニーリングによつて、酸素は分離して
脱出する傾向がある。それは酸素がシリコン中へ固溶度
以上入つているからである。SiO結合手は粒状表面面積
を最大にするように形成されるので、より高温度でのア
ニーリングによつて、粒間誘電体をより厚くし、より大
きいシリコン粒が形成される。アニーリングによつて、
酸素とシリコン濃度の合計は一定のままであるが、粒構
造は変化する。以降のアニーリングによる粒成長の程度
は堆積直後の成長条件に大きく依存する。粒間誘電体中
にバンド中央付近のエネルギーレベルをもつ非常に多数
の捕獲中心が存在することによつて、小さい微結晶シリ
コン粒が空乏化すると考えられている。粒間酸化物障壁
は、膜中の酸素濃度例えば10％から40％に依存して２Å
から10Åに変化する。粒の空乏化によつてフエルミレベ
ルはバンド中央付近に固定され、粒は真性結晶のように
ふるまう。酸化物障壁を通るトンネリング現象によつて
伝導が発生する。酸化濃度は、粒間酸化物障壁を、従つ
て膜の電気伝導度を制御する。この結果、酸素をドープ
した多結晶シリコン膜は、酸素濃度によつて伝導を制御
された半絶縁物質としてふるまう。従つて酸素をドープ
した多結晶シリコン膜は、境界面のフエルミ電位を変化
させないシリコンに対するパツシベーシヨンを形成し、
それによつて粒間誘導体構造によつて制御される膜を通
しての低レベル電流輸送による膜を通しての容量性電荷
の反射が発生するのを阻止する。
下層の非晶質シリコンと混合した酸素ドープ多結晶シ
リコン膜の形成は、例えば、亜酸化窒素のような酸素源
となる第２のガスを導入しながらモノシラン流量及び温
度を一定に保つことによつて行われる。アルゴンで希釈
した（体積比５％）のモノシランを50cc/分の流量にし
た場合、典型的な堆積温度は540−650℃である。非晶質
シリコンの堆積を約２分間行い約200Åの膜厚を形成し
た後、亜酸化窒素を流量約3cc/分で流し始める。この工
程によれば、酸素濃度約10〜20％の酸素ドープ多結晶シ
リコン膜が堆積速度21Å／分で例えば約2500Åの厚さに
得られる。
酸素ドープ多結晶シリコンの特性は、堆積温度、亜酸
化窒素の流量、モノシランの流量、モノシラン希釈度、
不活性キヤリアガス種を変化させることによつて変える
ことができる。膜特性の直接的な変更に加えて、これら
の工程パラメータを変えることによつて酸素ドープ多結
晶シリコンの固有応力状態が変化し、その結果単結晶領
域境界での再結合速度が変化をうける。酸素ドープ多結
晶シリコン膜の固有応力はわずかに引張り応力となりや
すい。
非晶質及び酸素ドープ多結晶シリコン膜は単結晶領域
20の端面または表面21の特性を決定するが、されらは以
降の酸素及び湿気の効果をうけやすく、いくらか不安定
であるかもしれない。この問題を軽減するために、この
上に窒化シリコン層をとりつけてもよい。しかし、もし
窒化シリコンを高温で堆積させると、下層の半絶縁性膜
に対する大きい応力変化が導入されることがある。窒化
シリコンのひび割れを抑制するためには圧縮応力状態の
窒化シリコン膜を堆積させなければならない。しかしそ
れによつて引張り応力にある半絶縁性膜を劣化させる。
この問題に対する触答は、わずかに引張り応力にあるシ
リコン過剰の酸・窒化層15を供給することであつて、そ
れによつて応力軽減を行い、窒化シリコン16の引張り応
力の差分減少から半絶縁領域12を保護する。このシリコ
ン過剰の酸・窒化層15は、引張り応力窒化シリコンへシ
リコン過剰の酸・窒化物を混合することによつて、連続
したLPCVD反応の中で形成される。
窒化シリコンとシリコン過剰の酸・窒化物を形成する
工程は次の通りである。酸素ドープ多結晶シリコン膜12
を堆積した後、流量約250cc/分のアンモニア（NH3）ガ
スを反応に加えて、温度を酸素ドープ多結晶シリコン堆
積温度の約650℃から約810℃の高温へ傾斜をもたせて上
昇させる。この温度遷移の間、特に低い側の温度におい
ては、シリコン過剰な酸・窒化層15は窒化よりも酸化に
偏よつて形成される。温度が810℃に近づくと窒化反応
の方が優勢となる。この工程を810℃において約15分間
継続安定化させた後に亜酸化窒素の流れを停止させ、そ
の結果合計で約30分間の堆積時間に対して約1000Åの厚
さの酸・窒化領域15が堆積する。この場合も、より高濃
度のモノシランを用いたり、更に／あるいはヘリウム等
の異なる不活性キヤリアガスを用いることよつて、膜特
性を変化させることができる。酸・窒化膜形成の終了時
には、亜酸化窒素の流れを停止し、わずかに引張り応力
の窒化シリコン（Si3N4）が成長する。アルゴンで希釈
したモノシランの場合には、約800mTの真空中、約810℃
の堆積温度において、約50cc/分のSiH4（５％）と250cc
/分のNH3のガス流量で約20Å／分の堆積速度が得られ
る。約60分間の合計堆積時間での適正な、典型的な窒化
膜厚は約1200Åである。
酸・窒化層15の目的は応力の軽減であり、一方窒化シ
リコン層16の目的は、下層の酸素ドープ多結晶シリコン
及び非晶質シリコン層12,11を変質させるおそれのある
酸素と湿気の浸透を妨げることである。応力軽減を付加
しながら窒化シリコンパツシベーシヨンの機能を強化す
ることが望ましい場合には、酸・窒化物と高温（810
℃）形成の窒化シリコン膜との間に低温形成窒化シリコ
ン（図示されていない）を挿入する。この膜を得るため
には、反応温度を700−780℃の間で安定化し、亜酸化窒
化の流れを切る。これによつて低温形成酸・窒化（酸化
が優勢）物とそれにつづく低温形成の窒化シリコンが得
られる。この低温形成の窒化シリコンの応力は酸素ドー
プ多結晶シリコン膜のそれに近い。低温形成窒化シリコ
ン（これはシリコン過剰の窒化物といえる）の膜厚が所
定の値に達したから、温度を傾斜上昇して810−850℃に
設定し、より強固でより引張り応力の大きい窒化シリコ
ン（Si3N4）を成長させる。この結果得られる膜は酸素
及び湿気に対してすぐれた障壁となる共に低い圧電効果
を示す。
窒化シリコンの堆積の後に、ウエーハはLPCVD反応炉
から取り出される。このSIPONT膜は通常のフオトリソグ
ラフイ法とその後の２段階のウエツト／ドライエツチン
グによつて選択的にパターニングされる。完全ドライエ
ツチング法も用いることができ、利点もあるが、ウエツ
ト／ドライエツチング法が特に望ましい応用もある。フ
オトレジストでマスクしドライプラズマによつてまず窒
化シリコンと酸・窒化物領域がエツチされる。このエツ
チングは1.0Torrの真空中、CF4の流量1000cc/分、800ワ
ツトの電力で行われる。このプロセスによつて窒化シリ
コンは約200Å／分でエツチされる。プラズマエツチン
グは酸素ドープ多結晶シリコンをあまりエツチしないの
で、酸素ドープ多結晶シリコンはNH4F（40％）：H2O
2（30％）:HF（100％）を0:6:1に混合したウエツトエツ
チ液によつてエツチされる。このエツチング時のマスク
はもとのフオトレジストである（あるいはもしフオトレ
ジストが破損していればSi3N4を用いる）。上述のウエ
ツトエツチングによつて酸素ドープ多結晶シリコンは約
1500Å／分の速度でエツチされる。
最後に、局所的な酸素の分離、非晶質シリコン層11と
酸素ドープ多結晶シリコン層12の粒の適切な大きさへの
成長、単結晶領域の最終的な再結合速度の設定のため
に、アニールが行われる。このアニールは高温の雰囲気
で行うことができ、例えばアルゴンあるいは酸素中で約
1000℃で約60分間行われる。このようなアニールがバル
ク単結晶領域に対して望ましくない効果を及ぼす場合に
は、ハロゲンランプを用いて約１分間加熱する急速熱ア
ニール（RTA）を用いることもできる。このアニールはS
IPONTパターニングの前でも後でもよく、それらの間で
は酸素ドープ多結晶シリコン膜のエツチングの条件がす
こし異なつてくる。
SIPONT膜のアニールが終了すると、ウエーハは、イオ
ンを阻止し、湿気（水分）を防止し、以降の封入工程に
おける応力軽減のために、更に有機ポリイミド膜18によ
つておおわれる。ポリアミツク酸の任意のものが用いら
れる。例えば日立製作所から「PIQ−13」の商品名で市
販されているポリアミツク酸が有効に使用できることが
わかつた。ポリアミツク酸はSi3N4表面には良く接着す
るが、他の露出面では日立製作所から「カプラー３」の
商品名で市販されているカプラのような接着促進剤が必
要である。このカプラはアルミニウムキレートであつ
て、スピンコートでき、350℃で空気中乾燥させると酸
化アルミニウムを形成する。次にポリアミツク酸を約２
ないし６ミクロンの厚さにスピンコートし、低温で乾燥
させ、その後通常のフオトレジストのスピンコート、乾
燥、露光、現像を行う。フオトレジスト現像の後、約13
0℃から140℃で30ないし60分間のアニールを施こして、
フオトレジストを乾燥強化し、傾斜を有する孔を容易に
つくるためにポリアミツク酸を部分的にイミド化する。
部分的にイミド化されたポリアミツク酸はプロパノール
で希釈したテトラメチル水酸化アンモニウムでエツチさ
れ、電極用窓が形成される。次に窒素中210℃40分間の
乾燥によつて、ポリアミツク酸から溶剤を蒸発させる。
ウエツト化学処理によつてフオトレジストが除去され、
ポリアミツク酸は空気中350℃約60分間の乾燥で完全に
イミド化される。完全にイミド化された状態において、
ポリイミドはSIPONTのパターニングに付随するドライ及
びウエツトの両プロセスに対して耐性をもつ。これによ
つて、パターニングしたポリイミドは簡単化された１マ
スク保護被覆プロセス用のエツチマスクとして用いるこ
とができる。
本発明のいくぶん特定例について説明してきたが、こ
れらは一例としてのつもりであつて、各部分や工程の組
合せや配列に数多くの変更が、特許請求の範囲に述べら
れた本発明の範囲からはずれることなく可能であること
は当業者には理解されるであろう。
以上の説明に関して更に以下の項を開示する。
（１）単結晶シリコン用の多重層半絶縁性パツシベーシ
ヨン膜であつて、 単結晶シリコンの表面上につけけ非晶質シリコン層、 非晶質シリコンの上をおおつて、それとの界面におい
て混りあつている酸素ドープ多結晶シリコン層、 を含むパツシベーシヨン膜。
（２）第１項の膜であつて、上記膜が更に上記膜上をお
おう有機ポリイミド層、を含む、パツシベーシヨン膜。
（３）第１項の膜であつて、更に、 酸素ドープ多結晶シリコンの上にとりつけられて、それ
との界面においてそれと混ざりあつている、シリコン過
剰な酸・窒化物の層、 シリコン過剰な酸・窒化物の上にとりつけられて、そ
れとの界面においてそれと混ざりあつている、窒化シリ
コン層、 を含む、パツシベーシヨン膜。
（４）第３項のパツシベーシヨン膜であつて、上記非晶
質シリコン層の厚さが約100Åから200Åの間にあるよう
な、パツシベーシヨン膜。
（５）第３項のパツシベーシヨン膜であつて、上記酸素
ドープ多結晶シリコン層の厚さが約2500Åであるよう
な、パツシベーシヨン膜。
（６）第３項のパツシベーシヨン膜であつて、上記窒化
シリコン層の厚さが約1200Åであるような、パツシベー
シヨン膜。
（７）第３項のパツシベーシヨン膜であつて、上記シリ
コン過剰な酸・窒化物の層の厚さが約1000Åであるよう
な、パツシベーシヨン膜。
（８）第１項の膜であつて、上記非晶質シリコンと上記
酸素ドープ多結晶シリコン層が、雰囲気の電気的、機械
的、イオン的、湿気的状態に依らずに、単結晶表面のフ
エルミ電位を正確に決定するようになつた、パツシベー
シヨン膜。
（９）第１項の膜であつて、上記非晶質シリコン層が10
Å以下の粒径を有しているような、パツシベーシヨン
膜。
（10）第１項の膜であつて、酸素ドープ多結晶シリコン
層が、 酸素で飽和したシリコンの微結晶粒、 粒間をとりまく部分的酸化物、 を含むような、パツシベーシヨン膜。
（11）第10項の膜であつて、上記酸素ドープ多結晶シリ
コン層の粒径が約10Åから300Åの間にあつて、微結晶
は酸素が完全に排除されているような、パツシベーシヨ
ン膜。
（12）多結晶シリコン用の多重層半絶縁性パツシベーシ
ヨン膜であつて、 上記単結晶シリコン表面上にとりつけられた多結晶シ
リコンの第１層、 上記非晶質シリコン上にとりつけられてそれとの界面
においてそれと混ざり合つている酸素ドープ多結晶シリ
コンの第２層、 を含むような、パツシベーシヨン膜。
（13）第12項の膜であつて、上記膜が更に、 上記膜の上にとりつけられた有機ポリイミド層、を含
むような、パツシベーシヨン膜。
（14）第12項の膜であつて、更に、 上記多結晶シリコンの上にとりつけられて、それとの
境界において、それと混ざりあつた、シリコン過剰な酸
・窒化層、 上記シリコン過剰酸・窒化層の上にとりつけられて、
それとの境界でそれと混ざりあつた、窒化シリコン層、 を含むような、パツシベーシヨン膜。
（15）第12項の膜であつて、上記第１と第２の多結晶シ
リコン層が、雰囲気の電気的、機械的、熱的、イオン
的、湿気的状態に依らず、単結晶表面のフエルミ電位を
決定するような、パツシベーシヨン膜。
（16）第12項の膜であつて、上記第１の多結晶シリコン
層の厚さが約100Åから200Åの間であるような、パツシ
ベーシヨン膜。
（17）第12項の膜であつて、上記第１の多結晶シリコン
層の粒径が10Åよりも大きいような、パツシベーシヨン
膜。
（18）第12項の膜であつて、酸素ドープされた多結晶シ
リコンの第２層が、 酸素で飽和した微結晶シリコン粒、 粒間をとりかこむ部分的酸化物、 を含むような、パツシベーシヨン膜。
（19）第12項の膜であつて、酸素ドープされた多結晶シ
リコン層の上記第２項の粒径が約10Åから300Åの間に
あるような、パツシベーシヨン膜。
（20）単結晶半導体の終端領域を気密封止するパツシベ
ーシヨン被覆であつて、 多重層無機膜であつて、 非晶質シリコン層、 上記非晶質シリコン層上にとりつけられて、上記非晶
質シリコン層との界面においてそれと混ざり合つた酸素
ドープ多結晶シリコン層、 上記酸素ドープ多結晶シリコン層上にとりつけられ
て、上記酸素ドープ多結晶シリコン層との界面において
それと混ざり合つたシリコン過剰な酸・窒化物層、 上記酸・窒化物層上にとりつけられて、上記酸・窒化
物層との界面においてそれと混ざり合つた、窒化シリコ
ン層、 を含む多重層無機膜と、 上記多重層無機膜上をおおう有機ポリイミド層、を含
む、パツシベーシヨン被覆。
（21）単結晶シリコン半導体終端用の気密パツシベーシ
ヨン膜であつて、 多重層半絶縁性膜であつて、 上記終端上にとりつけられたドープされていない非晶
質シリコン膜の層、 上記ドープされていない非晶質シリコン膜の上にとり
つけられて、上記ドープされていない非晶質シリコン膜
との界面においてそれと混ざり合つた厚さ約10Åから30
0Åの酸素ドープ多結晶シリコン層であつて、酸素で飽
和した微結晶シリコン粒と粒間をとりかこむ部分的酸化
物とを含む、酸素ドープ多結晶シリコン層、 を含む多重層半絶縁性膜を含むパツシベーシヨン膜。
（22）第21項の膜であつて、上記ドープされていない非
晶質シリコンが完全に酸素を排除された微結晶を有して
おり、 更に、上記多重層半絶縁性膜上にとりつけられた、有
機パリイミド層を含み、 それによつて、固定正電荷効果が取り除かれ、熱的及
び圧電的効果に対して表面電圧の安定化が図られるよう
になつたパツシベーシヨン膜。
（23）第22項の膜であつて、更に、 上記酸素ドープ多結晶シリコン層上にとりつけられ
て、上記酸素ドープ多結晶シリコン層と混ざり合つたシ
リコン過剰酸・窒化物層、 上記シリコン過剰酸・窒化物層上にとりつけられて、
上記シリコン過剰酸・窒化物層と混ざり合つた窒化シリ
コン層、 を含むような、パツシベーシヨン膜。
（24）単結晶シリコン半導体終端領域のための、固定正
電荷効果を取り除き、熱的及び圧電的効果に対して表面
電位を安定化するための気密なウエーハパツシベーシヨ
ン膜を作製する方法であつて、 ウエーハ表面上へ薄い非晶質シリコン層を形成して表
面上の自然酸化物を減らすこと、 上記非晶質シリコン層上へLPCVD反応炉中で酸素ドー
プ多結晶シリコンの層を堆積させ、それらの界面におい
て上記非晶質シリコン層と混ざり合うように形成するこ
と、によって多重層半絶縁膜を形成すること、と 上記膜上へ有機ポリアミドを形成すること、 を含む方法。
（25）第24項の方法であつて、上記多重層膜の堆積が、
単一の真空排気工程においてコンピユータ制御下での低
温気相堆積法で、バルク単結晶格子周期を乱だすことな
く、行われるようになつた、方法。
（26）第25項の方法であつて、更に、ガス流量をマイク
ロプロセツサで制御するようになつた水平反応管を使用
することを含む方法。
（27）第25項の方法であつて、更に、ガス流量をマイク
ロプロセツサで制御するようになつたドーム型反応炉を
使用することを含む方法。
（28）第24項の方法であつて、更に、自然酸化物中の酸
素の再分布を引き起こすために、上記非晶質シリコンの
粒界に沿つて及び粒内での酸素の析出を発生させること
を含む、方法。
（29）第24項の方法であつて、更に、局所的に酸素の分
離を行い、粒径を適切な大きさに成長させ、単結晶終端
領域の最終的再結合速度を設定するために、上記膜をア
ニールすることを含む方法。
（30）第29項の方法であつて、上記アニールが約1000℃
の温度で約60分間行なわれるような、方法。
（31）第29項の方法であつて、上記アニールがハロゲン
ランプを用いた急速熱アニール法によつて約１分間行な
われるような、方法。
（32）第24項の方法であつて、上記非晶質シリコンの堆
積が、LPCVD反応炉中でのモノシランの熱分解法によつ
て約100Åから200Åの厚さに行なわれるような方法。
（33）第32項の方法であつて、上記非晶質シリコン層の
堆積工程が、不活性ガスで希釈したモノシランを用いて
行なわれるような、方法。
（34）第32項の方法であつて、上記非晶質シリコン層の
堆積工程が、約650mTの真空中、550℃から650℃の間の
温度において、アルゴンで体積比で約５％に希釈された
モノシランを導入することによつて行なわれるような方
法。
（35）第34項の方法であつて、上記酸素ドープ多結晶シ
リコン層と非晶質シリコン層の堆積工程が、反応ガスの
混合によつて、連続した同一工程中で行なわれるように
なつた方法。
（36）第35項の方法であつて、上記酸素ドープ多結晶シ
リコンの堆積工程が、約540℃と700℃の間の温度におい
て、不活性キヤリアガス中でモノシランと亜酸化窒化と
の熱分解を行わせることで行なわれるようになつた方
法。
（37）第36項の方法であつて、更に、上記不活性キヤリ
ガスとしてアルゴンを用いるような方法。
（38）第36項の方法であつて、更に、上記不活性キヤリ
アガスとしてヘリウムを用いるような方法。
（39）第36項の方法であつて、更に、シランと亜酸化窒
素との比、堆積温度、圧力を変えることによつて膜中の
酸素濃度を変化させることを含む方法。
（40）第36項の方法であつて、堆積温度とモノシラン流
量を一定に保ちながら酸素源となる第２のガスを導入す
ることによつて、上記酸素はドープ多結晶シリコン層と
下層の非晶質シリコン層とが混ざり合うようになつた方
法。
（41）第40項の方法であつて、更に、約540℃と650℃の
間の堆積温度においてアルゴンで体積比５％に希釈した
モノシランを約5cc/分の流量で約２分間流した後に、上
記第２のガスとして亜酸化窒素を約3cc/分の流量で供給
することを含む方法。
（42）第41項の方法であつて、更に、堆積温度、亜酸化
窒素流量、モノシラン流量、モノシラン希釈度、不活性
キヤリアガス種を変えることによつて多結晶シリコンの
特性を変化させることを含む方法。
（43）第24項の方法であつて、更に安全なウエーハパツ
シベーシヨンを実現するために酸素及び湿気の効果を制
御するために上記多結晶シリコン層上に窒化シリコン層
を設けることを含む方法。
（44）第43項の方法であつて、更に、窒化シリコンのひ
び割れを減らすために、窒化シリコン層と混ざり合つた
シリコン過剰酸・窒化物層を連続的に同一LPCVD工程の
中で形成することを含む方法。
（45）第44項の方法であつて、更に、付加的な応力軽減
効果をもつ窒化シリコンパツシベーシヨンを強化するた
めに、酸・窒化物と高温形成の窒化シリコン層との間に
低温形成の窒化シリコンを挿入することを含む方法。
（46）第45項の方法であつて、上記低温形成窒化シリコ
ンの形成を、反応温度を約700℃と780℃の間に安定化さ
せ、亜酸化窒素の流れをとめて行ない、そして望みの厚
さの低温形成の窒化シリコンが堆積できた時点で温度を
約810℃と850℃の間の温度へ傾斜上昇させることによつ
て行なうような方法。
（47）第43項の方法であつて、更に、上記膜を被覆する
有機ポリイミド層で保護し、イオンを阻止し、湿気を妨
害し、封入工程に関して応力軽減を行なうことを含む方
法。
（48）単結晶シリコン半導体領域用の気密なウエーハパ
ツシベーシヨン膜の作製方法であつて、それによつて、
固定正電荷効果を除去し、熱的及び圧電効果に対して表
面電位を安定化するために、 ウエーハ表面上に、自然酸化物を減らすために、約10
0Åから200Åの厚さの薄い非晶質シリコン層を形成する
こと、 上記非晶質シリコン層上へ酸素ドープ多結晶シリコン
層を堆積すること、 を含む方法。
（49）第48項の方法であつて、上記非晶質シリコン層と
上記酸素ドープ多結晶シリコン層との堆積工程が、約54
0℃と700℃の間の温度において不活性キヤリアガス中で
モノシランの熱分解を行わせることを含む方法。
（50）第49項の方法であつて、更に、酸素源となる亜酸
化窒素ガスを導入して、多結晶シリコンの特性を確定さ
せ、上記酸素ドープ多結晶シリコン層を下層の非晶質シ
リコン層と混合させることを含む方法。
（51）第49項の方法であつて、更に、酸素源となる二酸
化炭素ガスを導入して、多結晶シリコンの特性を確定さ
せ、上記酸素ドープ多結晶シリコン層を下層の非晶質シ
リコン層と混合させることを含む方法。
（52）第49項の方法であつて、更に上記不活性キヤリア
ガスとしてアルゴンを用いることを含む方法。
（53）第49項の方法であつて、更に、上記不活性キヤリ
アガスとしてヘリウムを用いることを含む方法。
（54）第49項の方法であつて、上記非晶質シリコン層を
アニールし粒径を大きくすることによつて上記基板上の
任意の自然酸化物中の酸素の再分布を引き起こすため
に、上記非晶質シリコンの粒界に沿つて及び粒内での酸
素の析出を発生させることを含む方法。
（55）第49項の方法であつて、更に、安定なウエーハパ
ツシベーシヨンを実現するために酸素と湿度の効果を制
御するために、上記多結晶シリコン層上へ窒化シリコン
層を設けることを含む方法。
（56）第55項の方法であつて、更に上記窒化シリコン層
と混ざり合つたシリコン過剰の酸・窒化物層を設けるこ
とを含む方法。
（57）第56項の方法であつて、更に、イオンを阻止し、
湿気を妨害し、封入工程に関して応力軽減を行なわせる
ために、上記膜を更に有機ポリイミド層で被覆すること
を含む方法。
【図面の簡単な説明】
第１図は、半導体基板の一部の断面図であつて、この基
板上には本発明の好適実施例に従つてパツシベーシヨン
膜が形成されている。 第２図は、半導体基板の一部の断面図であつて、この基
板上には第１図に従つてパツシベーシヨン膜が形成され
ており、それは本発明の好適実施例に従つてアニールさ
れたものである。 （参照番号） 10……SIPONT膜 11……ドープされていない非晶質シリコン層 12……酸素をドープした多結晶シリコン層 15……シリコン過剰酸・窒化層 16……窒化シリコン層 18……ポリイミド被覆 19……自然酸化膜 20……ウエーハ 21……単結晶表面または終端領域 25……結晶粒

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】単結晶シリコン用の多重層半絶縁性パッシ
    ベーション膜であって、 前記単結晶シリコンの表面上に形成された非晶質シリコ
    ン層と、 該非晶質シリコン層上に形成された、該非晶質シリコン
    層との界面において該非晶質シリコン層と混ざり合った
    酸素ドープ多結晶シリコン層と、を含むパッシベーショ
    ン膜。
  2. 【請求項２】単結晶シリコン半導体終端領域のための、
    固定正電荷効果を取り除き、熱的及び圧電的効果に対し
    て表面電位を安定化するための気密なウエーハパッシベ
    ーション膜を作製するパッシベーション膜作製方法であ
    って、 ウエーハ表面上へ薄い非晶質シリコン層を形成して、前
    記ウエーハ表面上の自然酸化物を減らすこと、及び、前
    記非晶質シリコン層との界面において該非晶質シリコン
    層と混ざり合うよう、該非晶質シリコン層上へ低圧気相
    堆積反応炉中で酸素ドープ多結晶シリコン層を堆積する
    ことにより、多重層半絶縁性膜を形成し、 該多重層半絶縁性膜上へ有機ポリイミド膜を形成するパ
    ッシベーション膜作製方法。
JP62082198A 1986-04-02 1987-04-02 パッシベーション膜およびその作製方法 Expired - Fee Related JPH088249B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/847,357 US4901133A (en) 1986-04-02 1986-04-02 Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US847357 2004-05-18

Publications (2)

Publication Number Publication Date
JPS63125A JPS63125A (ja) 1988-01-05
JPH088249B2 true JPH088249B2 (ja) 1996-01-29

Family

ID=25300421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62082198A Expired - Fee Related JPH088249B2 (ja) 1986-04-02 1987-04-02 パッシベーション膜およびその作製方法

Country Status (2)

Country Link
US (1) US4901133A (ja)
JP (1) JPH088249B2 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2843569B2 (ja) * 1988-04-28 1999-01-06 富士通株式会社 半導体装置
US5107323A (en) * 1988-12-22 1992-04-21 At&T Bell Laboratories Protective layer for high voltage devices
US5139970A (en) * 1989-06-01 1992-08-18 Semiconductor Energy Laboratory Co., Ltd. Electric device and manufacturing method of the same
US5036373A (en) * 1989-06-01 1991-07-30 Semiconductor Energy Laboratory Co., Ltd. Electric device with grains and an insulating layer
GB2238427A (en) * 1989-11-24 1991-05-29 Philips Electronic Associated Thin film diode devices and active matrix addressed display devices incorporating such
CA2074809A1 (en) * 1990-01-29 1991-07-30 Marc J. Madou Passivated silicon substrate
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
US6146135A (en) * 1991-08-19 2000-11-14 Tadahiro Ohmi Oxide film forming method
US5576222A (en) * 1992-01-27 1996-11-19 Tdk Corp. Method of making a semiconductor image sensor device
US5744382A (en) * 1992-05-13 1998-04-28 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic chip component and method of bonding of electrode thereof
DE69433244T2 (de) * 1993-08-05 2004-07-29 Matsushita Electric Industrial Co., Ltd., Kadoma Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US5478765A (en) * 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
JPH08203884A (ja) * 1995-01-31 1996-08-09 Mitsubishi Electric Corp オキシナイトライド膜およびその形成方法ならびにそのオキシナイトライド膜を用いた素子分離酸化膜の形成方法
KR0171982B1 (ko) * 1995-12-02 1999-03-30 김주용 반도체 소자의 필드 산화막 형성방법
US5895274A (en) 1996-01-22 1999-04-20 Micron Technology, Inc. High-pressure anneal process for integrated circuits
JP3412037B2 (ja) * 1996-03-12 2003-06-03 株式会社デンソー 微細加工方法
US5939333A (en) 1996-05-30 1999-08-17 Micron Technology, Inc. Silicon nitride deposition method
US6593657B1 (en) * 1997-03-03 2003-07-15 Micron Technology, Inc. Contact integration article
US5930627A (en) * 1997-05-05 1999-07-27 Chartered Semiconductor Manufacturing Company, Ltd. Process improvements in self-aligned polysilicon MOSFET technology using silicon oxynitride
DE19736090B4 (de) * 1997-08-20 2005-04-14 Daimlerchrysler Ag Bauelement mit Schutzschicht und Verfahren zur Herstellung einer Schutzschicht für ein Bauelement
US6436746B1 (en) * 1998-01-12 2002-08-20 Texas Instruments Incorporated Transistor having an improved gate structure and method of construction
US6068928A (en) * 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6218314B1 (en) 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
US6235653B1 (en) 1999-06-04 2001-05-22 Taiwan Semiconductor Manufacturing Company Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
KR20030011083A (ko) * 2000-05-31 2003-02-06 모토로라 인코포레이티드 반도체 디바이스 및 이를 제조하기 위한 방법
WO2002003437A1 (en) * 2000-06-30 2002-01-10 Motorola, Inc., A Corporation Of The State Of Delaware Hybrid semiconductor structure and device
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US7642202B1 (en) 2001-06-28 2010-01-05 Novellus Systems, Inc. Methods of forming moisture barrier for low k film integration with anti-reflective layers
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US6794706B2 (en) * 2002-07-22 2004-09-21 International Business Machines Corporation Applications of space-charge-limited conduction induced current increase in nitride-oxide dielectric capacitors: voltage regulator for power supply system and others
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
US20080299780A1 (en) * 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction
TWI410703B (zh) * 2009-06-18 2013-10-01 Au Optronics Corp 光學感測元件、其製作方法及光學式觸控裝置
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US11171039B2 (en) * 2018-03-29 2021-11-09 Taiwan Semiconductor Manufacturing Company Ltd. Composite semiconductor substrate, semiconductor device and method for manufacturing the same
CN113270312A (zh) * 2021-05-13 2021-08-17 中国振华集团永光电子有限公司（国营第八七三厂） 一种改善cvd表面缺陷的方法
WO2025090137A1 (en) * 2023-10-25 2025-05-01 Microchip Technology Incorporated Moisture resistant semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS541431B2 (ja) * 1973-12-26 1979-01-24
US4051273A (en) * 1975-11-26 1977-09-27 Ibm Corporation Field effect transistor structure and method of making same
US4161744A (en) * 1977-05-23 1979-07-17 Varo Semiconductor, Inc. Passivated semiconductor device and method of making same
US4253881A (en) * 1978-10-23 1981-03-03 Rudolf Hezel Solar cells composed of semiconductive materials
US4274252A (en) * 1979-06-04 1981-06-23 Cavender John L Swivel locking device
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light

Also Published As

Publication number Publication date
US4901133A (en) 1990-02-13
JPS63125A (ja) 1988-01-05

Similar Documents

Publication Publication Date Title
JPH088249B2 (ja) パッシベーション膜およびその作製方法
US7135417B2 (en) Method of forming a semiconductor device
EP0111774B1 (en) Method of manufacturing a minimum bird's beak recessed oxide isolation structure
KR0122513B1 (ko) 반도체 소자에서 질화 실리콘을 산화하는 방법
JPS6393144A (ja) エピタキシャル累層のトランジスタ構造及びその製造方法
JPS6365625A (ja) エッチング方法
US6444584B1 (en) Plasma etch method for forming composite silicon/dielectric/silicon stack layer
WO1999043024A1 (fr) Procede pour limiter l'interdiffusion dans un dispositif semi-conducteur a grill composite si/sige
CN1701423A (zh) 形成电容器的方法及形成电容器介电层的方法
JPH0748491B2 (ja) 集積回路半導体デバイスの製造方法
US6281146B1 (en) Plasma enhanced chemical vapor deposition (PECVD) method for forming microelectronic layer with enhanced film thickness uniformity
US6521539B1 (en) Selective etch method for selectively etching a multi-layer stack layer
US6335282B1 (en) Method of forming a titanium comprising layer and method of forming a conductive silicide contact
US5877073A (en) Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide
JP2538830B2 (ja) セラミックのバリヤ層を利用したシリコンの部分的酸化方法
JP2004519837A (ja) エピタキシャルウェハ装置
JPH0523056B2 (ja)
Choi et al. Graded etching of thermal oxide with various angles using silicafilm
US6794294B1 (en) Etch process that resists notching at electrode bottom
CN1083158C (zh) 制造半导体器件的方法
US5175129A (en) Method of fabricating a semiconductor structure having an improved polysilicon layer
JPH0797567B2 (ja) 薄膜の形成方法
JPH05182925A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH10223629A (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees