JPS63125A - パッシベーション膜およびその作製方法 - Google Patents

パッシベーション膜およびその作製方法

Info

Publication number
JPS63125A
JPS63125A JP62082198A JP8219887A JPS63125A JP S63125 A JPS63125 A JP S63125A JP 62082198 A JP62082198 A JP 62082198A JP 8219887 A JP8219887 A JP 8219887A JP S63125 A JPS63125 A JP S63125A
Authority
JP
Japan
Prior art keywords
film
silicon
oxygen
layer
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62082198A
Other languages
English (en)
Other versions
JPH088249B2 (ja
Inventor
パトリック エー.カーラン
スーザン アール.ウィルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS63125A publication Critical patent/JPS63125A/ja
Publication of JPH088249B2 publication Critical patent/JPH088249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68Organic materials, e.g. photoresists
    • H10P14/683Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662Laminate layers, e.g. stacks of alternating high-k metal oxides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69Inorganic materials
    • H10P14/692Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69Inorganic materials
    • H10P14/694Inorganic materials composed of nitrides
    • H10P14/6943Inorganic materials composed of nitrides containing silicon
    • H10P14/69433Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/481Encapsulations, e.g. protective coatings characterised by their materials comprising semiconductor materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326Deposition processes
    • H10P14/6328Deposition from the gas or vapour phase
    • H10P14/6334Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はウェーハパッシベーションを実行するための方
法と構造に関するものであって、更に詳細には単結晶シ
リコンの表面または終端に多重膜を採用したウェーハパ
ッシベーションの方法と構造に関するものである。
[従来の技術] 単結晶シリコンウェーハ処理、封入、デバイス動作に、
l13ける表面電荷制陣の困難さは、半導体工業界にお
いて従来からの問題である。表面電荷または電位はデバ
イスの安定性と信頼性に影介を及ぼし、継続的なプロセ
スの監視と調節を必要とする。この問題に関する進歩し
た各種の表面パッシベーション技術が提案されてきてい
るが、イオンや、湿気、熱、応力効果に対する表面電位
の敏感さを減じることについて十分満足のできる結果が
得られていない。
二酸化シリコンパッシベーション層が提案され、現在で
はこの方法が広く用いられているが、これも数多くの欠
点を有している。従来の二酸化シリコンパッシベーショ
ン技術はシリコンと二酸化シリコンの界面付近に固定正
電荷を生じることによって表面のフェルミ電位を変化さ
せ、デバイス特性に悪影響を及ぼす。二酸化シリコン膜
もまたイオンの再分布に敏感であって、特にナトリウム
などの陽イオンに敏感で、単結晶表面上への表面電荷の
強い反射を示す。
更に加えて、二酸化シリコンの湿気侵透によって電子捕
獲の増大が起こり、誘電体中へのホットキャリア注入を
悪化させる。二酸化シリコンが比較的高温で成膜される
ので、シリコンー二酸化シリコンのバンド構造(従って
表面フェルミ電位)は機械的及び熱的応力に非常に敏感
となり、デバイスは圧電感度を有するようになる。高温
プロセスと酸素の空孔とによって表面付近の単結晶の周
期が乱され、デバイス境界での再結晶速度を劣化させ、
そのため、特に高電圧応用において少数キャリアデバイ
スの動作を妨げる。高温プロセスはまた単結晶領域内に
急峻な接合構造を形成することを制約する。このように
、二酸化シリコンによる単結晶シリコン半導体領域のパ
ッシベーションは半導体技術を進展させるが、それはま
た数多くの場合に最終的なデバイス特性を制約すること
にもなっている。
この二酸化シリコンの制約を克服することを試みて、付
加的なパッシベーションの方法が考えられた。例えば、
二酸化シリコンパッシベーション膜上へ低圧気相堆積法
(LPGVD)やプラズマアシスト法によって窒化シリ
コン膜を堆積する方法が提案された。窒化シリコン膜は
硬く、アルカリイオンやハロゲンイオンの侵入を阻止す
る傾向があり、湿気に対する障壁を供給するものの、容
易に破壊する傾向があってパッシベーション膜としての
有効性は減じられ、電荷の反射にも敏感である。窒化膜
から過剰な応力が生じ、更に、ひび割れを軽減するため
に提案された方法が応力差を悪化させる傾向がある。
ポリイミド等の有機膜を付加する方法が提案されている
。有機膜はイオン侵透を妨げ、基本的に応力がないもの
ではあるが、単結晶格子の終端としては質がわるく、湿
気の侵透に対しては敏感である。
P−N接合のパッシベーションを、ドープされていない
多結晶シリコンで行う方法が提案されている。ドープさ
れていない多結晶シリコンは高い表面再結合速度を持つ
傾向があり、反転層の形成を妨げ、逆バイアス接合に付
随する電界を横方向へ分散させる傾向がある。しかしな
がら、ドープされていない多結晶シリコンパッシベーシ
ョンは過大にリークの大きいものとなる傾向がある。
更に、酸素をドープした多結晶シリコン膜を用いてリー
クを減らし、表面再結合速度を低下させる方法が提案さ
れたが、これも酸素、湿気、温度効果に非常に敏感であ
る。
更に、ドープされていない多結晶シリコン、酸素をドー
プした多結晶シリコン、窒化シリコンを含む三重膜パッ
シベーションが提案された。しかし、提案された三重サ
ンドイッチはプロセス技術のために、表面フェルミ電位
の適正な制御を許容せず、窒化物と酸素をドープした多
結晶シリコンとの間の応力効果に問題がある。
[発明の要約] 従って、上述のことから、本発明の1つの目的は、固定
正電荷効果をなくし、熱及び圧電効果に対する表面電位
の安定化をはかるような、単結晶シリコンの気密なウェ
ーハパッシベーション膜を得ることである。
本発明の更に他の1つの目的は、゛上述の型の気密なウ
ェーハパッシベーション膜であって、多重構造の半絶縁
性膜とそれを覆う有機ポリイミド層を含むパッシベーシ
ョン膜を得ることである。
本発明の更に他の1つの目・的は、上述の型のつ工−ハ
パツシベーション膜であって、それを用いることによっ
てバルクの単結晶の格子の周期性を乱すことのないパッ
シベーション膜を得ることである。
本発明の更に他の1つの目的は、上述の型のつ工−ハバ
ツシベーション膜であって、それの用いられる単結晶半
導体の表面電位を制御し、表面電位の、イオン、湿気、
熱、応力効果に対する敏感さを減するような、パッシベ
ーション膜を得ることである。
本発明の更に他の1つの目的は、上述の型のつ工−ハパ
ツシベーション膜であって、ウェーハ処理、封入、デバ
イス動作の間を通してデバイスの安定性に影響を及ぼす
ことなしに電荷制御を可能とする、パッシベーション膜
を得ることである。
本発明の更に他の1つの目的は、上述の型のつ工−ハパ
ツシベーション膜であって、それの用いられる単結晶半
導体の境界再結合速度を、特に高電圧応用において、適
正に制御できるような、パッシベーション膜を得ること
である。
本発明の更に他の1つの目的は、上述の型のつ工−ハバ
ツシベーション膜であって、それの用いられる単結晶半
導体中に、最終デバイスの特性をf、II約することな
く、急峻な接合構造を可能とするような、パッシベーシ
ョン膜を得ることである。
本発明の更に他の1つの目的は、上述の型のつ工−ハバ
ツシベーション膜を作製する方法を得ることである。
本発明のこれら及び他の目的、特徴、長所は、当業者に
とっては、以下の図面を参照した詳細な説明と特許請求
の範囲から明らかになるであろう。
上述のことから、また本発明の幅広い観点に従えば、多
重層で半絶縁性の気密なパッシベーションが単結晶シリ
コン半導体基板用として得られる。
この膜は、ドープされていない非晶質シリコン、酸素を
ドープした多結晶シリコン、シリコン過剰な酸・窒化膜
、シリコン窒化物の膜を順に含んでいる。この膜の上に
は有機ポリイミド膜がとりつけられ、それによって、固
定正電荷効果が排除され、熱及び圧電効果に対して表面
電位の安定化を果たしている。下層の無機物層は雰囲気
の電気的、礪械的、熱的、イオン的、湿気的状態に無関
係に単結晶表面フェルミ電位を正確に決定する。
一つの実施例においては、ドープされていない非晶質シ
リコン膜の厚さは約100人から200人の間であり、
アニール処理前は粒径が約10Å以下で完全に空乏化し
た微結晶であり、アニール袋には10Å以上となり酸素
で飽和した微結晶である。
本発明の別の幅広い特徴に従えば、反応ガスの混合を制
御することで、連続的に同一工程の中で気密なウェーハ
パッシベーション膜を作ることのできる方法が得られる
。約100人から200人の厚さの薄い非晶質シリコン
膜がますウェー八表面上の自然酸化膜上に形成され、そ
の後、その非晶質シリコン膜上へ酸素をドープした多結
晶シリコン層が形成される。次に、窒化シリコン層が多
結晶シリコン膜上に形成され、安定なウェーハパッシベ
ーションを得るために酸素及び湿気効果をv制御する。
最後にこの膜上に有機ポリイミドが形成される。この股
はアニールされ、局部的な酸素分離を行い、粒径が適当
な大きさになるまで成長させ、単結晶領域の最終再結合
速度を設定する。
このアニールは好適実施例においては約1000℃で約
60分間行われる。
非晶質シリコン膜の堆積は、約650ffiTの真空中
、550℃と650℃の間の温度において、アルゴンガ
スで体積比で5%にうすめたモノシランを供給すること
によって行われる。また酸素をドープした多結晶シリコ
ンの堆積は約540℃と700℃の間の温度において、
ヘリウムやアルゴン等の不活性キャリアガス中でモノシ
ランと亜酸化窒素の熱分解を行わせることによって行わ
れる。
酸素をドープした多結晶シリコン19は、堆fa温度、
亜酸化窒素流量、モノシラン流m、モノシラン希釈率、
不活性キャリアガス種を変えることによって、下層の非
晶質シリコン膜と混合させられる。
[実施例] 本発明に従えば、多重層の半絶縁性膜 (SIFONT)とその上のmWltiRポリイミドに
よって、単結晶シリコン半導体用の気密なつ工−ハパツ
シベーションが実現できる。このパツシベーションによ
って固定正電荷効果が取り除かれ、熱及び圧電効果に対
する表面電位の安定化が図られる。多重層5IPONT
膜の堆積は、バルクの単結晶格子の周期性を乱さないよ
うな低温での1回の真空排気工程で、コンピュータ制御
による低圧気相堆積法(LPGVD)で行うことができ
る。
第1図を参照すると、この気密なウェーハパッシベーシ
ョンは、雰囲気の電気的、機械的、熱的、イオン的、湿
気的な状態に関係なく単結晶表面のフェルミ電位を正確
に決定することのできる。ドープされていない非晶質シ
リコンWJ11、酸素をドープした多結晶シリコン層1
2、シリコン過剰な酸・窒化層15を含む、同一工程で
堆積される複数層の膜5IPONT10によって実現さ
れる。
この膜は堆積後アニールされ、その上にポリイミド被覆
18をとりつけた形でアニールしてもよい。
1110の作製時には、シリコン基板またはつ工−ハ2
0からすべての表面酸化物が取り除かれ、単結晶表面ま
たは終端領域21が露出される。ウェーハ20の清浄化
は従来からの任意の化学的方法によって行うことができ
るが、はとんどの化学的清浄化法では表面上に薄い化学
的酸化物が残ることには注意する必要がある。どのよう
な残存化学物質または自然酸化物も、最終的な表面フェ
ルミ電位にとって有害であるから、できるだけ多くの残
存酸化物を除去するために希釈フッ酸つや消し液(de
glaze )にウェーハ20をさらすことを行う。し
かし、細心の注意を払っても一般的には、薄い(6−1
0人)、望ましくない自然酸化物19の残存は不可避で
ある。
我々は、このウェーハ20の表面21上へ非晶質シリコ
ンの薄い層11を被着し、アニーリングすることによっ
て実質的に残存自然酸化物をすべて取り除くことができ
ることを見出した。この非晶質シリコンg!11のアニ
ーリングは、以下に詳細に述べるように、例えばハロゲ
ンランプアニールなどいくつかの手段を用いて行うこと
ができる。
非晶質層11のアニーリングによって、その粒径は成長
し、その粒内及びその粒界に沿っての酸素の析出が、第
2図に示すように伴って発生ずる。
この析出によって、ウェーハ20の表面21における自
然酸化物中の酸素が再分布する。理想的には、5IPO
NT膜1oを通しての輸送が酸素をドープした多結晶l
!12中の粒間の誘電体によって(以下に詳細に述べる
ように)制限され、従って表面21における任意の残存
自然酸化物によって発生するポテンシャルエネルギーR
壁がより小さくなるように、ウェーハ20の表面21か
ら自然酸化物は取り除くべきである。(自然酸化物の酸
素の再分布に加えて、非晶質シリコン層11はまた単結
晶領域終端における再結合速度をも決定することを指摘
しておく。) 非晶質シリコン層11の堆積は、低圧気相堆積(LPG
VD)反応炉(図示されていない)中でのモノシラン(
SiH4)の熱分解によって行われる。この層は例えば
100人から200人と薄くものであることが望ましい
ので、この堆積工程は適正な粒構造を保証するように適
切に制御されるべきである。従って、モノシランはアル
ゴンやヘリウムのような不活性ガスによって希釈され、
体積比でモノシランは、代表的な場合5%である。
このようにして、この熱分解にはキャリアガスが必要と
され、適切に制−御された堆積速度が得られる。アルゴ
ンで希釈したモノシランの代表的な流量は50cc/分
である。
堆積膜の粒構造は成長温度に非常に敏感であることが見
出された。580℃以下では、粒径は10Å以下であっ
て、膜は非晶質である。600℃以上では、成長温度が
、増大すると共により大きくなり、膜は多結晶となる。
より小さい粒は以降のアニーリングにおける改良された
工程順によって大きく成長し、使方堆積直後の大きな多
結晶粒はアニーリングによって最小の粒成長を示す。更
に、酸素の粒へのvA溶度または粒からの酸素の脱析出
は堆積直後の粒構造と以降のアニーリング条件に依存す
る。
従って、単結晶領域20の表面21または終端の特性は
、−部は非晶質シリコン堆積条件と以降のアニーリング
とによって決定される。例えばアルゴン希釈の5%モノ
シランを用いて約650mTの真空中で約620℃の堆
8i温度においては、非晶質シリコン堆積速度は代表的
には50−100人/分である。
非常に薄い非晶質シリコン層11による望みの表面再結
合速度の設定の後に、酸素をドープした多結晶シリコン
層12の堆積がしpcvo反応炉中で行われる。酸素を
ドープした多結晶シリコンと非晶質シリコン膜の堆積は
、反応ガスの混合によって連続した同一の反応列の中で
行なわれるのが望ましい。混ざり合った境界状態からず
れることは、単結晶領域2oの表面フェルミ電位を悪い
方向へ変化させる。通常、酸素をドープした多結晶シリ
コン膜12の形成は、約540℃から700℃の間の温
度において、アルゴンやヘリウムのキャリアガス中でモ
ノシランと亜酸化窒素とのLPCVD熱CVDよって行
われるn酸素を供給する別の方法は二酸化炭素のような
他の活性元素を用いて1qることもできる。膜中の酸素
′a痘は、シランと亜酸化窒素との比、堆積温度、圧力
によって変化する。膜特性はまた、ガス流mの相対比に
加えて熱容量効果によるガス流mの絶対値に非常に敏感
である。非晶質シリコン膜に対して希釈モノシランを用
いるのが有利であるが、大ぎい不活性ガス流量によって
もたらされる熱勾配と反応ガス欠乏を減らすためには、
不活性ガスに対するモノシランのm度を大きくすること
がより望ましい。このことは特に管状反応炉において重
要であり、ドーム型LPCVD反応炉を用いた場合には
それ程ではない。希釈したモノシランの流mを徐々に減
らしながら、モノシラン原材料の混合を行うことができ
る。
酸素をドープした多結晶シリコン膜12は酸素で飽和し
たシリコンの微結晶粒と、それをどっかこんだ粒と粒の
間の部分的酸化物とを含んでいる。
粒径と酸化物の成分は酸素濃度、堆積条件、アニーリン
グ条件によってυIIIされる。粒径は通常小さく、例
えば約10人と300人の間にあり、この微結晶は結晶
境界にある界面捕獲中心によって完全に空乏化している
。より低い堆積温度、より高い酸素濃度においては、膜
は木質的に非晶質であって、シリコン微細晶が部分的に
酸化したシリコン化合物(SizO1S1′0、S!2
03)と非晶質S i O2の海の中に浮かんでいる状
態である。酸素濃度は代表的には体積比で10−40%
である。従ってアニーリングによって、酸素は分離して
脱出づ゛る傾向がある。それは酸素がシリコン中へ固溶
度以上入っているからである。3i0結合手は粒状表面
面積を最大にするように形成されるので、より高温度で
のアニーリングによって、粒間誘電体をより厚くし、よ
り大きいシリコン粒が形成される。アニーリングによっ
て、酸素とシリコン濃度の合計は一定のままであるが、
粒構造は変化する。以降のアニーリングによる粒成長の
程度は堆積直後の成長条件に大きく依存する。粒間誘電
体中にバンド中央付近のエネルギーレベルをもつ非常に
多数の捕獲中心が存在することによって、小ざい微結晶
シリコン粒が空乏化すると考えられている。粒間酸化物
障壁は、膜中の酸素濃度例えば10%から40%に依存
して2人から10人に変化する。粒の空乏化によってフ
ェルミレベルはバンド中央付近に固定され、粒は真性結
晶のようにふるまう。酸化物Ill壁を通るトンネリン
グ現象によって伝導が発生する。酸素濃度は、粒間酸化
物障壁を、従って膜の゛工気伝!J度をti(Iロロす
る。この結果、酸素をドープした多結晶シリコン膜は、
酸素濃度によって伝導を制御された半絶縁物質としてふ
るまう。従ってMsをドープした多結晶シリコン膜は、
境界面のフェルミ電位を変化させないシリコンに対する
パッシベーションを形成し、それによって粒間誘導体構
造によって制御される膜を通しての低レベル電流輸送に
よる膜を通しての容量性電荷の反射が発生するのを阻止
する。
下層の非晶質シリコンと混合した酸素ドープ多結晶シリ
コン膜の形成は、例えば、亜酸化窒素のような酸素源と
なる第2のがスを導入しながらモノシラン流量及び温度
を一定に保つことによって行われる。アルゴンで希釈し
た(体積比5%)のモノシランを50cc/分の流量に
した場合、典型的な堆積温度は540−650℃である
。非晶質シリコンの堆積を約2分間行い約200人の膜
厚を形成した後、亜酸化窒素をR8約3 cc/分で流
し始める。この工程によれば、酸素濃度約10〜20%
の酸素ドープ多結晶シリコン膜が堆積速度21人/分で
例えば約2500Aの厚さに得られる。
酸素ドープ多結晶シリコンの特性は、堆積温度、亜酸化
窒素の渡世、モノシランの流冷、モノシラン希釈度、不
活性キャリアガス種を変化させることによって変えるこ
とができる。膜特性の直接的な変更に加えて、これらの
工程パラメータを変えることによって酸素ドープ多結晶
シリコンの固有応力状態が変化し、その結果11結晶領
域境界での再結合速度が変化をうける。酸素ドープ多結
晶シリコン膜の固有応力はわずかに引張り応力となりや
すい。
非晶質及び酸素ドープ多結晶シリコン膜は単結晶領域2
oの端面または表面21の特性を決定するが、それらは
以降の酸素及び湿気の効果をうけやすく、いくらか不安
定であるかもしれない。この問題を軽減するために、こ
の上に窒化シリコン層をとりつけてもよい。しかし、も
し窒化シリコンを高温で堆積させると、下層の半絶縁性
膜に対する大きい応力変化が導入されることがある。窒
化シリコンのひび割れを抑2i11するためには圧縮応
力状態の窒化シリコン膜をM1積させなければならない
。しかしそれによって引張り応力にある半絶縁性膜を劣
化させる。このrs題に対する解答は、わずかに引張り
応力にあるシリコン過剰の酸・窒化H15を供給するこ
とであって、それによって応力軽減を行い、窒化シリコ
ン16の引張り応力の差分減少から半絶縁領域12を保
護する。このシリコン過剰の酸・窒化層15は、引張り
応力窒化シリコンへシリコン過剰の酸・窒化物を混合す
ることによって、連続したLPGVD反応の中で形成さ
れる。
窒化シリコンとシリコン過剰の酸・窒化物を形成する工
程は次の通りである。酸素ドープ多結晶シリコン膜12
を堆積した後、流量的250 cc/分のアンモニア(
NH3)ガスを反応に加えて、温度を酸素ドープ多結晶
シリコン堆積温度の約650℃から約810℃の高温へ
傾斜をもたせて上昇させる。この温度遷移の間、特に低
い側の温度においては、シリコン過剰な酸・窒化Fg1
5は窒化よりも酸化に偏よって形成される。温度が81
0℃に近づくと窒化反応の方が優勢となる。この工程を
810℃において約15分間継続安定化させた後に亜酸
化窒素の流れを停止させ、その結果合計で約30分間の
堆積時間に対して約1000人の厚さの酸・窒化i[1
5が堆積する。この場合も、よりin度のモノシランを
用いたり、更に/あるいはヘリウム等の異なる不活性キ
ャリアガスを用いることによって、膜特性を変化させる
ことができる。酸・窒化膜形成の終了時には、亜酸化窒
素の流れを停止し、わずかに引張り応力の窒化シリコン
(Si3N4)が成長する。アルゴンで希釈したモノシ
ランの場合には、約800mTの真空中、約810℃の
堆積温度において、約50CC/分の5I84(5%)
と250 cc/分のNH3のガス流化で約20人/分
の堆積速度が得られる。約60分間の合計堆積時間での
適正な、典型的な窒化g+厚は約1200人である。
酸・窒化層15の目的は応力の軽減であり、−方窒化シ
リコン層16の目的は、下層の酸素ドープ多結晶シリコ
ン及び非晶質シリコンFi12,11を変質させるおそ
れのある酸素と湿気の侵透を妨げることである。応力軽
減を付加しながら窒化シリコンパッシベーションの機能
を強化することifi望ましい場合には、酸・窒化物と
高温(810℃)形成の窒化シリコン膜との間に低温形
成窒化シリコン(図示されていない)を挿入する。この
幌をWIるためには、反応温度を700−780℃の1
8!で安定化し、亜酸化窒素の流れを切る。これによっ
て低温形成酸・窒化(酸化が優勢)物とそれにつづく低
温形成の窒化シリコンが15られる。
この低温形成の窒化シリコンの応力は酸素ドープ多結晶
シリコン膜のそれに近い。低温形成窒化シリコン(これ
はシリコン過剰の窒化物といえる)の膜j17が所定の
1直に達したなら、温度を傾斜上昇して810−850
℃に設定し、より強固でより引張り応力の大きい窒化シ
リコン(Si3N4)を成長させる。この結果得られる
躾は酸素及び湿気に対してすぐれた障壁となると共に低
い圧電効果を示す。
窒化シリコンの堆積の後に、ウェーハはLPGVD反応
炉から取り出される。この5IFONT膜は通常のフォ
トリソグラフィ法とその後の2段階のウェット/ドライ
エツチングによって選択的にパターニングされる。完全
ドライエツチング法も用いることができ、利点もあるが
、ウェット/ドライエツチング法が特に望ましい応用も
ある。フォトレジストでマスクしドライプラズマによっ
てまず窒化シリコンと酸・窒化物領域がエッチされる。
このエツチングは1.QTorrの真空中、CF4の流
ff11000cc/分、800ワツトの電力で行われ
る。このプロセスによって窒化シリコンは約200人/
分でエッチされる。プラズマエツチングは酸素ドープ多
結晶シリコンをあまりエッチしないので、酸素ドープ多
結晶シリコンはNHF(40%):H2O2(30%)
:HF(100%)を10:6:1に混合したウェット
エッチ液によってエッチされる。このエツチング時のマ
スクはもとのフォトレジストである(あるいはもしフォ
トレジストが破損していれば513N4を用いる)。上
述のウェットエツチングによって酸素ドープ多結晶シリ
コンは約1500人/分の速度でエッチされる。
最後に、局所的な酸素の分離、非晶質シリコン層11と
酸素ドープ多結晶シリコン層12の粒の適切な大きさへ
の成長、単結晶領域の最終的な再結合速度の設定のため
に、アニールが行われる。
このアニールは高温の雰囲気で行うことができ、例えば
アルゴンあるいは酸素中で約1000℃で60分間行わ
れる。このようなアニールがバルク単結晶領域に対して
望ましくない効果を及ぼす場合には、ハロゲンランプを
用いて約1分間加熱づる急速熱アニール(RTA)を用
いることもできる。このアニールはS I PONTバ
ターニングの前でも後でもよく、それらの間では酸素ド
ープ多結晶シリコン膜のエツチング条件がすこし異なっ
てくる。
5IFONT膜のアニールが終了すると、つ工−ハは、
イオンを阻止し、湿気(水分)を妨止し、以降の封入工
程における応力軽減のために、更に有機ポリイミド膜1
8によっておおわれる。ポリアミック酸の任意のものが
用いられる。例えば日立製作所からrPIQ−13Jの
商品名で市販されているポリアミック酸が有効に使用で
きることがわかった。ポリアミック酸は513N4表面
には良く接着するが、他の露出面では日立製作所から「
カプラー3」の商品名で市販されているカブラのような
接着促進剤が必要である。このカプラはアルミニウムキ
レートであって、スピンコードでき、350℃で空気中
乾燥させると酸化アルミニウムを形成する。次にポリア
ミック酸を約2ないし6ミクロンの厚さにスピンコード
し、低温で乾燥させ、その後通常のフォトレジストのス
ピンコード、乾燥、露光、現像を行う。フォトレジスト
現像の後、約130℃から140℃で30ないし60分
間のアニールを施こして、フォトレジストを乾燥強化し
、傾斜を有する孔を容易につくるためにポリアミック酸
を部分的にイミド化する。
部分的にイミド化されたポリアミック酸はプロパツール
で希釈したテトラメチル水酸化アンモニウムでエッチさ
れ、電極用窓が形成される。次に窒素中210℃40分
間の乾燥によって、ポリアミック酸から溶剤を蒸発させ
る。ウェット化学処理によってフォトレジストが除去さ
れ、ポリアミック酸は空気中350℃約60分間の乾燥
で完全にイミド化される。完全にイミド化された状態に
おいて、ポリイミドはS[FONTのパターニングに付
随するドライ及びウェットの両プロセスに対して耐性を
もつ。これによって、パターニングしたポリイミドは簡
単化された1マスク保護被覆プロセス用のエッチマスク
として用いることができる。
本発明はいくぶん特定例について説明してきたが、これ
らは−例としてのつもりであって、各部分や工程の組合
せや配列に数多くの変更が、特許請求の範囲に述べられ
た本発明の範囲からはずれることなく可能であることは
当業者には理解されるであろう。
以上の説明に関して更に以下の項を開示する。
(1)  単結晶シリコン用の多ff1F!半絶縁性パ
ッシベーション膜であって、 単結晶シリコンの表面上につけた非晶質シリコン層、 非晶質シリコンの上をおおって、それとの界面において
混りあっている酸素ドープ多結晶シリコン層、 を含むパッシベーション膜。
(2)  第1項の膜であって、上記膜が更に上記膜上
をおおう有橢ポリイミド層、を含む、パッシベーション
膜。
(3)  第1項の膜であって、更に、酸素ドープ多結
晶シリコンの上にとりつけられて、それとの界面におい
てそれと混ざりあっている、シリコン過剰な酸・窒化物
の層、 シリコン過剰な酸・窒化物の上にとりつけられて、それ
との界面においてそれと涙ぎりあっている、窒化シリコ
ン層、 を含む、パッシベーション膜。
(4)  第3項のパッシベーション膜であって、上記
非晶質シリコン層の厚さが約100人から200人の間
にあるような、パッシベーションIII。
(5)  第3項のパッシベーション膜であって、上記
酸素ドープ多結晶シリコン層の厚さが約2500人であ
るような、パッシベーション膜。
(6)  第3項のパッシベーション膜であって、上記
窒化シリコン層の厚さが約1200人であるような、パ
ッシベーション膜。
(7)  第3項のパッシベーション膜であって、上記
シリコン過剰な酸・窒化物の層の厚さが約1000人で
あるような、パッシベーション膜。
(8)  第1項の躾であって、−上記非晶質シリコン
と上記酸素ドープ多結晶シリコン層が、雰囲気の電気的
、機械的、イオン的、湿気的状態に依らずに、単結晶表
面のフェルミ電位を正確に決定するようになった、パッ
シベーション膜。
(9)  第1項の膜であって、上記非晶質シリコン層
が10Å以下の粒径を有しているような、パッシベーシ
ョン膜。
(10)第1項の膜であって、酸素ドープ多結晶シリコ
ン層が、 酸素で飽和したシリコンの微結晶粒、 粒間をとりまく部分的酸化物、 を含むような、パッシベーション膜。
(11)第10項の膜であって、上記酸素ビー1多結晶
シリコン層の粒径が約10人から300人の間にあって
、微結晶は?amが完全に排除されているような、パッ
シベーション膜。
(12)単結晶シリコン用の多重層半絶縁性パッシベー
ション膜であって、 上記単結晶シリコン表面上にとりつけられた多結晶シリ
コンの第1層、 上記非晶質シリコン上にとりつけられてそれとの界面に
おいてそれと混ざり合っている酸素ドープ多結晶シリコ
ンの第2層、 を含むような、パッシベーション膜。
(13)第12項の膜であって、上記膜が更に、上記膜
の上にとりつけられた有機ポリイミド層、を含むような
、パッシベーション膜。
(14)gg12項の膜であって、更に、上記多結晶シ
リコンの上にとりつけられて、それとの境界において、
それと混ざりあった、シリコン過剰な酸・窒化層、 上記シリコン過剰酸・窒化層の上にとりつけられて、そ
れとの境界でそれと混ざりあった、窒化シリコン層、 を含むような、パッシベーション膜。
(15)  第12項の躾であって、上記第1と第2の
多結晶シリコン層が、雰囲気の電気的、機械的、熱的、
イオン的、湿気的状態に依らず、単結晶表面のフェルミ
電位を決定するような、パッシベーション膜。
(16)第12項の膜であって、上記第1の多結晶シリ
コン層の厚さが約100人から200人の間であるよう
な、パッシベーション膜。
(11)第12項の膜であって、上記第1の多結晶シリ
コン層の粒径が10人よりも大きいような、パッシベー
ション膜。
(18)第12項の膜であって、酸素ドープされた多結
晶シリコンの第2層が、 酸素で飽和した微結晶シリコン粒、 粒間をとりかこむ部分的酸化物、 を含むような、パッシベーション膜。
(19)第12項の膜であって、酸素ドープされた多結
晶シリコン層の上記第2項の粒径が約10人から300
人の間にあるような、パッシベーション膜。
(20)単結晶半導体の終端領域を気密封止するパッシ
ベーション被覆であって、 多重層無m膜であって、 非晶質シリコン層、 上記非晶質シリコン層上にとりつけられて、上記非晶質
シリコン層との界面においてそれと混ざり合った酸素ド
ープ多結晶シリコン層、上記酸素ドープ多結晶シリコン
層上にとりつけられて、上記酸素ドープ多結晶シリコン
層との界面においてそれと混ざり合ったシリコン過剰な
酸・窒化物層、 上記酸・窒化物層上にとりつけられて、上記酸・窒化物
層との界面においてそれと混ざり合った、窒化シリコン
層、 を含む多重層無m膜と、 上記多重層無15N膜上をおおう有機ポリイミド層、を
含む、パッシベーション被覆。
(21)単結晶シリコン半導体終端用の気密パッシベー
ション膜であって、 多重層半絶縁性膜であって、 上記終端上にとりつけられたドープされていtkい非晶
質シリコン膜の層、 上記ドープされていない非晶質シリコン膜の上にとりつ
けられて、上記ドープされていない非晶質シリコン膜と
の界面においてそれと混ざり合った厚さ約10人から3
00人の酸素ドープ多結晶シリコン層であって、酸素で
飽和した微結晶シリコン粒と粒間をどっかこむ部分的酸
化物とを含む、酸素ドープ多結晶シリコン層、 を含む多重層半絶縁性膜を含むパッシベーション膜。
(22)第21項の膜であって、上記ドープされていな
い非晶質シリコンが完全に酸素を排除された微結晶を有
しており、 更に、上記多重層半絶縁性膜上にとりつけられた、有機
ポリイミド層を含み、 それによって、固定正電荷効果が取り除かれ、熱的及び
圧電的効宋に対して表面電位の安定化が図られるように
なったパッシベーション膜。
(23)第22項の膜であって、更に、上記酸素ドープ
多結晶シリコン層上にとりつけられて、上記酸素ドープ
多結晶シリコン層と混ざり合ったシリコン過剰酸・窒化
物層、 上記シリコン過剰酸・窒化物層上にとりつけられて、上
記シリコン過剰酸・窒化物層と混ざり合った窒化シリコ
ン層、 を含むような、パッシベーション膜。
(24)  単結晶シリコン半導体終端領域のための、
固定正電荷効果を取り除き、熱的及び圧電的効果に対し
て表面電位を安定化するための気密なつ工−ハパツシベ
ーション膜を作製する方法であって、ウェー八表面上へ
薄い非晶質シリコン層を形成して表面上の自然酸化物を
減らすこと、上記非晶質シリコン層上へL P CV 
l)反応炉中で酸素ドープ多結晶シリコンの層を堆積さ
せ、それらの界面において上記非晶質シリコン層と混ざ
り合うように形成すること、によって多重層半絶縁膜を
形成すること、と 上記膜上へ有機ポリイミドを形成すること、を含む方法
(25)第24項の方法であって、上記多重層膜の堆積
が、単一の真空排気工程においてコンピュータ制御下で
の低温気相堆積法で、バルク単結晶格子周期を乱だすこ
となく、行われるようになった、方法。
(26)第25項の方法であって、更に、ガス流量をマ
イクロプロセッサで制御するようになった水平反応管を
使用することを含む方法。
(27)第25項の方法であって、更に、ガス流771
をマイクロプロセッサで制御するようになったド−ム型
反応炉を使用することを含む方法。
(28)第24項の方法であって、更に、自然酸化物中
の酸素の再分布を引き起こすために、上記非晶質シリコ
ンの粒界に沿って及び粒内での酸素の析出を発生させる
ことを含む、方法。
(29)  第24項の方法であって、更に、局所的に
酸素の分離を行い、粒径を適切な大きさに成長させ、単
結晶終端領域の最終的再結合速度を設定するために、上
記膜をアニールすることを含む方法。
(30)第29項の方法であって、上記アニールが約1
000℃の温度で約60分間行なわれるような、方法。
(31)第29項の方法であって、上記アニールがハロ
ゲンランプを用いた急速熱アニール法によって約1分間
行なわれるような、方法。
(32)第24項の方法であって、上記非晶質シリコン
の堆積が、LPGVD反応炉中でのモノシランの熱分解
法によって約100人から200人の厚さに行なわれる
ような方法。
(33)第32項の方法であって、上記非晶質シリコン
層の堆積工程が、不活性ガスで希釈したモノシランを用
いて行なわれるような、方法。
(34)  第32項の方法であって、上記非晶質シリ
コン層の堆積工程が、約65011の真空中、550℃
から650℃の間の温度において、アルゴンで体積比で
約5%に希釈されたモノシランを導入することによって
行なわれるような方法。
(35)第34項の方法であって、上記酸素ドープ多結
晶シリコン層と非晶質シリコン層の堆積工程が、反応ガ
スの混合によって、連続した同一工程中で行なわれるよ
うになった方法。
(36)  第35項の方法であって、上記酸素ドープ
多結晶シリコンの堆積工程が、約540℃と700℃の
間の温度において、不活性キャリアガス中でモノシラン
と亜酸化窒素との熱分解を行わせることで行なわれるよ
うになった方法。
(31)第36項の方法であって、更に、上記不活性キ
ャリガスとしてアルゴンを用いるような方法。
(38)第36項の方法であって、更に、上記不活性キ
ャリアガスとしてヘリウムを用いるような方法。
(39)第36項の方法であって、更に、シランと亜酸
化窒素との比、堆積温度、圧力を変えることによって膜
中の酸素濃痕を変化させることを含む方法。
(40)  第36項の方法であって、kII8!i温
度とモノシラン流量を一定に保ちながら酸素源となる第
2のガスを導入することによって、上記酸素ドープ多結
晶シリコン層と下層の非晶質シリコン層とが混ざり合う
ようになった方法。
(41)第40項の方法であって、更に、約540℃と
650℃の間の堆Ii!i温度においてアルゴンで体積
比5%に希釈したモノシランを約50CC/分の流量で
約2分間流した後に、上記第2のガスとして亜酸化窒素
を約3 cc/分の流通で供給することを含む方法。
(42)第41項の方法であって、更に、Mt積湿温度
亜酸化窒素流量、モノシラン流M1モノシラン希釈度、
不活性キャリアガス種を変えることによって多結晶シリ
コンの特性を変化させることを含む方法。
(43)第24項の方法であって、更に安定なつ工−ハ
バツシベーションを実現するために酸素及び湿気の効果
を制御するために上記多結晶シリコン層上に窒化シリコ
ン層を設けることを含む方法。
(44)第43項の方法であって、更に、窒化シリコン
のひび割れを減らすために、窒化シリコン層と混ざり合
ったシリコン過剰酸・窒化物層を連続的に同−LPCV
D工程の中で形成することを合む方法。
(45)第44項の方法であって、更に、付加的な応力
軽減効果をもつ窒化シリコンパッシベーションを強化す
るために、酸・窒化物と高温形成の窒化シリコン層との
間に低温形成の窒化シリコンを挿入することを含む方法
(46)第45項の方法であって、上記低温形成窒化シ
リコンの形成を、反応温度を約700℃と780℃の間
に安定化させ、亜酸化窒素の流れをとめて行ない、そし
て望みの厚さの低温形成の窒化シリコンが堆積できた時
点で温度を約810℃と850℃の間の温度へ傾斜上昇
させることによって行なうような方法。
(47)第43項の方法であって、更に、上記膜を被覆
する有機ポリイミド層で保護し、イオンを阻止し、湿気
を妨害し、封入工程に関して応力軽減を行なうことを含
む方法。
(48)単結晶シリコン半導体領域用の気密なつ工−ハ
パツシベーション膜の作製方法であって、それによって
、固定正電荷効果を除去し、熱的及び圧電効果に対して
表面電位を安定化するために、ウェーハ表面上に、自然
酸化物を減らすために、約100人から200人の厚さ
の薄い非晶質シリコン層を形成すること、 上記非晶質シリコン層上へ酸素ドープ多結晶シリコン層
を堆積すること、 を含む方法。
(49)第48項の方法であって、上記非晶質シリコン
層と上記酸素ドープ多結晶シリコン層との堆積工程が、
約540℃と700℃の間の温度において不活性キャリ
アガス中でモノシランの熱分解を行わせることを含む方
法。
(50)第49項の方法であって、更に、酸素源となる
亜酸化窒素ガスを導入して、多結晶シリコンの特性を確
定させ、上記酸素ドープ多結晶シリコン層を下層の非晶
質シリコン層と混合させることを含む方法。
(51)第49項の方法であって、更に、酸素源となる
二酸化炭素ガスを導入して、多結晶シリコンの特性を確
定させ、上記酸素ドープ多結晶シリコン層を′F層の非
晶質シリコン層と混合させることを含む方法。
(52)第49項の方法であって、更に上記不活性キャ
リアガスとしてアルゴンを用いることを含む方法。
(53)第49項の方法であって、更に、上記不活性キ
ャリアガスとしてヘリウムを用いることを含む方法。
(54)第49項の方法であって、上記非晶質シリコン
層をアニールし粒径を大きくすることによって上記基板
上の任意の自然酸化物中の酸素の再分布を引き起こすた
めに、上記非晶質シリコンの粒界に沿って及び粒内での
酸素の析出を発生させることを含む方法。
(55)第49項の方法であって、更に、安定なつ工−
ハパツシベーションを実現するために酸素と湿度の効果
を1IIIII(lするために、上記多結晶シリコン層
上へ窒化シリコン層を設けることを含む方法。
(56)第55項の方法であって、更に上記窒化シリコ
ン層と混ざり合ったシリコン過剰の酸・窒化物層を設け
ることを含む方法。
(57)第56項の方法であって、更に、イオンを阻止
し、湿気を妨害し、封入工程に関して応力軽減を行なわ
せるために、上記膜を更に有はポリイミド層で被覆する
ことを含む方法。
【図面の簡単な説明】
第1図は、半導体基板の一部の断面図であって、この基
板上には本発明の好適実施例に従ってパッシベーション
膜が形成されている。 第2図は、半導体基板の一部の断面図であって、この基
板上には第1図に従ってパッシベーション膜が形成され
ており、それは本発明の好適実施例に従ってアニールさ
れたちのである。 (参照番号) 10−3IPONT膜 11・・・ドープされていない非晶質シリコン層12・
・・酸素をドープした多結晶シリコン層15・・・シリ
コン過剰酸・窒化層 16・・・窒化シリコン層 18・・・ポリイミド被覆 19・・・自然酸化膜 20・・・ウェーハ 21・・・単結晶表面またはR端領域 25・・・結晶粒

Claims (2)

    【特許請求の範囲】
  1. (1)単結晶シリコン用の多重層半絶縁性パッシベーシ
    ョン膜であつて、 単結晶シリコンの表面上につけた非晶質シリコン層、 非晶質シリコンの上をおおつて、それとの界面において
    、混ざり合つた酸素ドープ多結晶シリコン層、 を含むパッシベーション膜。
  2. (2)単結晶シリコン半導体終端領域のための、固定正
    電荷効果を取り除き、熱的及び圧電的効果に対して表面
    電位を安定化するための気密なウェーハパッシベーショ
    ン膜を作製する方法であつて、ウェーハ表面上へ薄い非
    晶質シリコン層を形成して、表面上の自然酸化物を減ら
    すこと、 上記非晶質シリコン層上へLPCVD反応炉中で酸素ド
    ープ多結晶シリコンの層を堆積させ、それらの界面にお
    いて上記非晶質シリコン層と混ざり合うように形成する
    ことによつて多重層半絶縁性膜を形成すること、と 上記膜上へ有機ポリイミドを形成すること、を含む方法
JP62082198A 1986-04-02 1987-04-02 パッシベーション膜およびその作製方法 Expired - Fee Related JPH088249B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/847,357 US4901133A (en) 1986-04-02 1986-04-02 Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US847357 2004-05-18

Publications (2)

Publication Number Publication Date
JPS63125A true JPS63125A (ja) 1988-01-05
JPH088249B2 JPH088249B2 (ja) 1996-01-29

Family

ID=25300421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62082198A Expired - Fee Related JPH088249B2 (ja) 1986-04-02 1987-04-02 パッシベーション膜およびその作製方法

Country Status (2)

Country Link
US (1) US4901133A (ja)
JP (1) JPH088249B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276760A (ja) * 1988-04-28 1989-11-07 Fujitsu Ltd 半導体装置
CN113270312A (zh) * 2021-05-13 2021-08-17 中国振华集团永光电子有限公司(国营第八七三厂) 一种改善cvd表面缺陷的方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107323A (en) * 1988-12-22 1992-04-21 At&T Bell Laboratories Protective layer for high voltage devices
US5139970A (en) * 1989-06-01 1992-08-18 Semiconductor Energy Laboratory Co., Ltd. Electric device and manufacturing method of the same
US5036373A (en) * 1989-06-01 1991-07-30 Semiconductor Energy Laboratory Co., Ltd. Electric device with grains and an insulating layer
GB2238427A (en) * 1989-11-24 1991-05-29 Philips Electronic Associated Thin film diode devices and active matrix addressed display devices incorporating such
CA2074809A1 (en) * 1990-01-29 1991-07-30 Marc J. Madou Passivated silicon substrate
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
US6146135A (en) * 1991-08-19 2000-11-14 Tadahiro Ohmi Oxide film forming method
US5576222A (en) * 1992-01-27 1996-11-19 Tdk Corp. Method of making a semiconductor image sensor device
US5744382A (en) * 1992-05-13 1998-04-28 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic chip component and method of bonding of electrode thereof
DE69433244T2 (de) * 1993-08-05 2004-07-29 Matsushita Electric Industrial Co., Ltd., Kadoma Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US5478765A (en) * 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
JPH08203884A (ja) * 1995-01-31 1996-08-09 Mitsubishi Electric Corp オキシナイトライド膜およびその形成方法ならびにそのオキシナイトライド膜を用いた素子分離酸化膜の形成方法
KR0171982B1 (ko) * 1995-12-02 1999-03-30 김주용 반도체 소자의 필드 산화막 형성방법
US5895274A (en) 1996-01-22 1999-04-20 Micron Technology, Inc. High-pressure anneal process for integrated circuits
JP3412037B2 (ja) * 1996-03-12 2003-06-03 株式会社デンソー 微細加工方法
US5939333A (en) 1996-05-30 1999-08-17 Micron Technology, Inc. Silicon nitride deposition method
US6593657B1 (en) * 1997-03-03 2003-07-15 Micron Technology, Inc. Contact integration article
US5930627A (en) * 1997-05-05 1999-07-27 Chartered Semiconductor Manufacturing Company, Ltd. Process improvements in self-aligned polysilicon MOSFET technology using silicon oxynitride
DE19736090B4 (de) * 1997-08-20 2005-04-14 Daimlerchrysler Ag Bauelement mit Schutzschicht und Verfahren zur Herstellung einer Schutzschicht für ein Bauelement
US6436746B1 (en) * 1998-01-12 2002-08-20 Texas Instruments Incorporated Transistor having an improved gate structure and method of construction
US6068928A (en) * 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6218314B1 (en) 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
US6235653B1 (en) 1999-06-04 2001-05-22 Taiwan Semiconductor Manufacturing Company Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
KR20030011083A (ko) * 2000-05-31 2003-02-06 모토로라 인코포레이티드 반도체 디바이스 및 이를 제조하기 위한 방법
WO2002003437A1 (en) * 2000-06-30 2002-01-10 Motorola, Inc., A Corporation Of The State Of Delaware Hybrid semiconductor structure and device
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US7642202B1 (en) 2001-06-28 2010-01-05 Novellus Systems, Inc. Methods of forming moisture barrier for low k film integration with anti-reflective layers
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US6794706B2 (en) * 2002-07-22 2004-09-21 International Business Machines Corporation Applications of space-charge-limited conduction induced current increase in nitride-oxide dielectric capacitors: voltage regulator for power supply system and others
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
US20080299780A1 (en) * 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction
TWI410703B (zh) * 2009-06-18 2013-10-01 Au Optronics Corp 光學感測元件、其製作方法及光學式觸控裝置
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US11171039B2 (en) * 2018-03-29 2021-11-09 Taiwan Semiconductor Manufacturing Company Ltd. Composite semiconductor substrate, semiconductor device and method for manufacturing the same
WO2025090137A1 (en) * 2023-10-25 2025-05-01 Microchip Technology Incorporated Moisture resistant semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS541431B2 (ja) * 1973-12-26 1979-01-24
US4051273A (en) * 1975-11-26 1977-09-27 Ibm Corporation Field effect transistor structure and method of making same
US4161744A (en) * 1977-05-23 1979-07-17 Varo Semiconductor, Inc. Passivated semiconductor device and method of making same
US4253881A (en) * 1978-10-23 1981-03-03 Rudolf Hezel Solar cells composed of semiconductive materials
US4274252A (en) * 1979-06-04 1981-06-23 Cavender John L Swivel locking device
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276760A (ja) * 1988-04-28 1989-11-07 Fujitsu Ltd 半導体装置
CN113270312A (zh) * 2021-05-13 2021-08-17 中国振华集团永光电子有限公司(国营第八七三厂) 一种改善cvd表面缺陷的方法

Also Published As

Publication number Publication date
US4901133A (en) 1990-02-13
JPH088249B2 (ja) 1996-01-29

Similar Documents

Publication Publication Date Title
JPS63125A (ja) パッシベーション膜およびその作製方法
EP0624899B1 (en) Oxidation of silicon nitride in semiconductor devices
EP0006706B2 (en) Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
US4282270A (en) Method for forming an insulating film layer of silicon oxynitride on a semiconductor substrate surface
EP0525650B1 (en) Method for fabricating a semiconductor device with capacitor insulating film
US20120282781A1 (en) Methods for removing dielectric materials
JPS6393144A (ja) エピタキシャル累層のトランジスタ構造及びその製造方法
US6268296B1 (en) Low temperature process for multiple voltage devices
US7535047B2 (en) Semiconductor device containing an ultra thin dielectric film or dielectric layer
US5877073A (en) Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide
Choi et al. Graded etching of thermal oxide with various angles using silicafilm
US5747357A (en) Modified poly-buffered isolation
KR100241200B1 (ko) 반도체장치 및 그 제조방법
JPH10223629A (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
JPH0799178A (ja) 半導体装置の製造方法
US20010014519A1 (en) Novel method for the formation of various oxide thicknesses on a nitride
KR960006433B1 (ko) 질소원자의 이온주입에 의한 소자분리막 형성 방법
KR100274353B1 (ko) 반도체소자의캐패시터제조방법
JP4027913B2 (ja) 半導体装置の製造方法
JPH02181918A (ja) 半導体装置の製造方法
JP2817209B2 (ja) 半導体装置の製造方法
KR20020041607A (ko) 반도체 소자의 게이트 제조방법
JPS61105848A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees