JPH088263A - 半導体基板 - Google Patents

半導体基板

Info

Publication number
JPH088263A
JPH088263A JP13680594A JP13680594A JPH088263A JP H088263 A JPH088263 A JP H088263A JP 13680594 A JP13680594 A JP 13680594A JP 13680594 A JP13680594 A JP 13680594A JP H088263 A JPH088263 A JP H088263A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
oxygen
concentration
pieces
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13680594A
Other languages
English (en)
Inventor
Koji Sueoka
浩治 末岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP13680594A priority Critical patent/JPH088263A/ja
Publication of JPH088263A publication Critical patent/JPH088263A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【構成】 10×1017個/cm3 の酸素濃度を有する
とともに、裏面10bから基板の略1/2の厚みまでの
領域10cに、1×1017個/cm3 の濃度の炭素を含
有している半導体基板。 【効果】 酸素含有量が少ないため、高温熱処理を施す
ことなく、表面10aから半導体基板10の厚みtの略
1/2までの領域にDZ層を形成することができ、ピッ
トの発生や酸化膜の耐圧不良の発生を防止することがで
きる。一方、所定濃度のC含有領域に自由体積を形成す
ることができ、酸素濃度が少なくても酸素析出反応を進
行させることができる。このため、LSI製造時に行わ
れる約1000℃で16時間程度の熱処理の際、同時に
裏面10bから半導体基板10の厚みtの略1/2まで
の領域に酸素析出物を形成することができ、微小欠陥を
発生させてIG層を形成することができる。したがっ
て、Feにより半導体基板10が汚染された場合でもF
eをこのIG層に吸着させることができ、積層欠陥の発
生を防止することができ、この結果、積層欠陥に伴うリ
ーク電流の増大を防止することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体基板に関し、より
詳細にはLSI等の集積回路形成用の基板として用いら
れる単結晶シリコン(Si)の半導体基板に関する。
【0002】
【従来の技術】LSI等の集積回路形成用基板として用
いられている半導体基板の大部分は、石英るつぼ内に充
填されたSi溶融液を回転させながら引き上げるチョク
ラルスキー法(CZ法)と呼ばれる引き上げ方法によっ
て形成された単結晶Siから製造されている。
【0003】単結晶SiをこのようなCZ法を用いて成
長させると、石英るつぼ自身がSi溶融液に溶解して酸
素を溶出し、一般的にこの酸素は固液界面からSiイン
ゴット中に(15〜20)×1017個/cm3 の濃度で
取り込まれる。
【0004】一方、例えばLSI製造時の代表的熱処理
温度である1000℃では、単結晶Si中の酸素の固溶
度は約3×1017個/cm3 であり、1000℃以下で
はさらに小さい値となっており、したがって単結晶Si
内に含有された酸素は常に過飽和状態になっている。こ
のため、LSI製造における熱処理時には酸素が単結晶
Si半導体基板(以下、単に半導体基板と記す)内に析
出し、SiOX 構造に変化する。すると、体積が膨張し
てこの周囲に歪みが生じる場合があり、歪みが生じると
転位ループや結晶欠陥等の微小欠陥が発生する。
【0005】これらの微小欠陥が前記半導体基板の表面
から数μmの範囲(LSI素子の活性領域)に存在する
場合、酸化膜耐圧の低下やリーク電流の発生等が生じ、
LSIにとって有害となる。他方、前記半導体基板の表
面から十分離れた内部のみに存在する場合、この微小欠
陥がFe(鉄)、Ni(ニッケル)、Cu(銅)等の重
金属の汚染物質を吸着し、この汚染物質を前記素子の活
性領域から除去するいわゆるゲッタリング作用が働くた
め、高品位のLSIを製造する上で有用となる。
【0006】上記の理由により、酸素濃度が(15〜2
0)×1017個/cm3 である前記半導体基板では、そ
の表面に前記微小欠陥が存在しない無欠陥層(以下、D
Z(Denuded Zone)層と記す)を形成するとともに、そ
の内部に前記微小欠陥が存在する欠陥層(以下、IG
(Intrinsic gettering)層と記す)を形成するための熱
処理が施されている。具体的には、例えば前記半導体基
板に窒素雰囲気中1100〜1200℃で4時間程度の
熱処理を施し、酸素を外方に拡散させることにより表面
近傍における酸素濃度を低下させ(DZ層の形成)、次
いで窒素雰囲気中約700℃で4時間程度の熱処理を施
し、前記半導体基板の内部に前記酸素析出物を高密度に
生成させる。この後、LSI製造時における酸素雰囲気
中約1000℃で16時間程度の酸化処理の際、前記酸
素析出物から前記微小欠陥を発生させる(IG層の形
成)。
【0007】ところで、酸素濃度が(15〜20)×1
17個/cm3 である前記半導体基板においては、含有
酸素濃度が高いため、インゴットを引き上げた時点で前
記酸素析出物が生成されているという問題があった。こ
の問題を解決するため、酸素濃度が(5〜15)×10
17個/cm3 の範囲に制御された低酸素濃度の半導体基
板が用いられ始めている。
【0008】また、酸素濃度が(10〜15)×1017
個/cm3 を有する半導体基板を用い、この表面側から
3〜5μmの箇所にイオン注入法により炭素を4×10
16個/cm3 注入した後、熱処理を施して表面近傍の酸
素を外方に拡散させる方法が提案されている(特開平3
−84931号公報)。この方法により、前記半導体基
板の表面に酸素析出物や微小欠陥が存在しないDZ層の
形成を図る一方、炭素の注入箇所に酸素析出物や微小欠
陥が存在するIG層の形成を図っている。
【0009】
【発明が解決しようとする課題】上記した酸素濃度が
(5〜15)×1017個/cm3 である半導体基板にお
いては、含有酸素濃度が低いため、酸素析出物が生成し
難く、したがってIG層の形成が困難であるという課題
があった。この結果、LSIの製造中にFe、Ni、C
u等の重金属により半導体基板が汚染された場合、これ
らの重金属はIG層に吸着されることなく前記半導体基
板の表面に積層欠陥を形成し、この積層欠陥によりリー
ク電流が増大する等の課題があった。
【0010】また、上記した酸素濃度が(15〜20)
×1017個/cm3 である半導体基板においては、含有
酸素濃度が高く、インゴットを引き上げた時点で酸素析
出物が生成してこの周囲に歪みが発生する場合が多いた
め、半導体基板の表面に形成される酸化膜の絶縁耐圧が
劣る等の課題があった。またこのような高い酸素濃度を
有する半導体基板においては、酸素を外方に拡散させて
半導体基板の表面近傍にDZ層を形成するため、上記し
た1100〜1200℃の高温熱処理を必要とする。こ
の熱処理の際、熱処理炉中に含まれる微量の前記重金属
により半導体基板の表面が汚染され易いため、この重金
属が核となって半導体基板の表面近傍にピットが発生
し、このピットにより酸化膜の絶縁耐圧不良が生じると
いう課題もあった。
【0011】また、上記した(10〜15)×1017
/cm3 程度の酸素濃度を有する半導体基板の表面から
Cを注入した後、酸素を外方に熱処理・拡散させる方法
においては、C注入濃度が低いため、前記半導体基板の
表面近傍に酸素析出物が析出するおそれがあり、DZ層
の形成が困難であるという課題があった。またこれを防
止するための熱処理を施すと、前記ピットが発生し、酸
化膜の耐圧不良が生じるという課題があった。
【0012】本発明はこのような課題に鑑みなされたも
のであり、酸素濃度が(5〜15)×1017個/cm3
である半導体基板の内部にIG層を形成することがで
き、重金属により半導体基板が汚染された場合でもこれ
らの重金属をIG層に吸着させることができ、この結
果、積層欠陥の発生とこれに伴うリーク電流の増大とを
防止することができる半導体基板を提供することを目的
としている。
【0013】また、酸素濃度が(15〜20)×1017
個/cm3 である半導体基板の表面近傍に、高温の熱処
理を施すことなくDZ層を形成することができ、熱処理
時における重金属汚染を防止することができ、この結
果、ピットの発生や酸化膜の耐圧不良の発生を防止する
ことができる半導体基板を提供することを目的としてい
る。
【0014】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体基板は、酸素濃度が5×1017
15×1017個/cm3 である半導体基板であって、該
半導体基板の裏面から2/3の厚み以下の範囲に、10
17〜1018個/cm3 の濃度の炭素を含有していること
を特徴としている(1)。
【0015】また本発明に係る半導体基板は、酸素濃度
が15×1017〜20×1017個/cm3 である半導体
基板であって、該半導体基板の表面から2/3の厚み以
下の範囲に、1017〜1018個/cm3 の濃度の炭素を
含有していることを特徴としている(2)。
【0016】
【作用】酸素濃度が(5〜15)×1017個/cm3
ある半導体基板にイオン注入法等によりC(炭素)が注
入されると、下記の数1に示すように前記CはSi位置
に置換され、自由体積 3/2VとSiCとが形成される。
【0017】
【数1】
【0018】また前記自由体積 3/2Vが存在する場合、
下記の数2に示すように前記半導体基板中の酸素はSi
と反応し、酸素析出物(例えばSiO2 )と格子間Si
(I)とが形成される。
【0019】
【数2】
【0020】すなわち所定濃度のCが存在すると、この
存在領域の半導体基板内にSiCが形成され、これに伴
って自由体積 3/2Vが形成され、数2に示した反応が右
方向に進行し、酸素濃度が(5〜15)×1017個/c
3 の場合でも酸素析出物が形成されることとなる。す
るとこの周囲に歪みが生じ易くなり、この歪みが生じる
と微小欠陥が発生し、この結果、前記半導体基板のC含
有領域にIG層が形成されることとなる。
【0021】C濃度が1017個/cm3 未満では自由体
積3/2 Vの形成量が少ないため、前記酸素析出物はほと
んど形成されぬ一方、C濃度が1018個/cm3 を超え
ると、Cは格子間位置にも存在して拡散し易くなり、こ
の結果、前記半導体基板の表面近傍にまで前記酸素析出
物や前記微小欠陥が形成されるおそれが出てくる。
【0022】また、酸素濃度が(15〜20)×1017
個/cm3 である半導体基板は含有酸素濃度が高いた
め、インゴット引き上げ時点ですでに酸素析出物が生成
している。この場合においても前記半導体基板に所定濃
度のCが注入されると、上記の数1に示すようにこの存
在領域内にSiCが形成され、これに伴って自由体積 3
/2Vが形成されることとなる。すると、この自由体積 3
/2Vにより前記酸素析出物の周囲に生じる歪みが緩和さ
れ、転位や積層欠陥の発生が防止され、この結果、DZ
層が形成されることとなる。
【0023】上記構成の半導体基板(1)によれば、酸
素濃度が5×1017〜15×1017個/cm3 である半
導体基板であって、該半導体基板の裏面から2/3の厚
み以下の範囲に、1017〜1018個/cm3 の濃度のC
を含有されており、酸素濃度が少ないため、窒素雰囲気
中1100〜1200℃で4時間程度の高温(酸素外方
拡散)熱処理を施すことなく、表面から前記半導体基板
の厚みの約1/3以上までの領域にDZ層を形成し得る
こととなり、この結果、ピットの発生や酸化膜の耐圧不
良を防止し得ることとなる。一方、所定濃度のC含有領
域には自由体積3/2Vが形成され、少ない酸素濃度でも
酸素析出反応を進行させ得ることとなる。このためLS
I製造時に行われる酸素雰囲気中約1000℃で16時
間程度の表面酸化処理の際、同時に裏面から前記半導体
基板の厚みの2/3以下までの領域に酸素析出物を形成
し得ることとなり、微小欠陥を発生させてIG層を形成
し得ることとなる。したがって、重金属により前記半導
体基板が汚染された場合でも前記重金属を前記IG層に
吸着させて積層欠陥の発生を防止し得ることとなり、こ
の結果、前記積層欠陥の発生に伴うリーク電流の増大防
止を図り得ることとなる。
【0024】また上記構成の半導体基板(2)によれ
ば、酸素濃度が15×1017〜20×1017個/cm3
であり、含有酸素濃度が高く、インゴット引き上げ時点
ですでに酸素析出物が生成している。このような状態下
で表面から所定濃度のCが注入されると、C存在領域内
に自由体積 3/2Vが形成されるため、前記酸素析出物の
周囲に生じる歪みが前記自由体積 3/2Vにより確実に緩
和されることとなる。したがって高温の熱処理を施すこ
となく、転位や積層欠陥の発生を防止し、DZ層を形成
し得ることとなり、この結果、ピットの発生や酸化膜の
耐圧不良の発生を防止し得ることとなる。
【0025】
【実施例及び比較例】以下、本発明に係る半導体基板の
実施例を図面に基づいて説明する。図1は本発明に係る
半導体基板の実施例(1)を模式的に示した断面図であ
り、図中10は10×1017個/cm3 の酸素濃度を有
する半導体基板を示している。半導体基板10の厚みt
は約640μmであり、半導体基板10の裏面10bか
ら300μm(約1/2 t)までの全領域10cには、イ
オン注入法により注入されたCを1×1017個/cm3
(分母は注入領域の単位体積)の濃度で含有している。
このものを製造する場合、窒素雰囲気中1100〜12
00℃、4時間程度の熱処理及び窒素雰囲気中約700
℃、4時間程度の熱処理は施さない。
【0026】このように構成された実施例(1)の半導
体基板10を用い、LSI製造時に実施される約100
0℃で16時間程度の熱処理を施した後、厚み方向の酸
素析出量を測定した。なお酸素析出量は、FTIR(フ
ーリエ変換型赤外吸収法)により前記熱処理前後の格子
間酸素濃度をそれぞれ測定し、熱処理前の値から熱処理
後の値を差し引いて求めた。また比較例としてCを含有
していない従来の酸素濃度が10×1017個/cm3
ある半導体基板を用い、実施例(1)のものと同様、約
1000℃で16時間程度の熱処理を施した後における
厚み方向の酸素析出量を測定した。測定結果を図2、図
3に示す。
【0027】これらの測定結果から明らかなように、C
を含有していない比較例のものの場合、酸素析出量は全
厚み方向にわたって約0.5×1017個/cm3 と少な
かった(図3)。一方、実施例(1)のものの場合、表
面10aから約300μmまでにおける酸素析出量は約
0.5×1017個/cm3 と少なく、また約300μm
から裏面10bまでにおいては約6.5×1017個/c
3 と急増していた(図2)。
【0028】次に、実施例(1)に係る半導体基板10
を用い、この表面10aからFeを窒素雰囲気中約90
0℃で20分間拡散させ、さらに酸素雰囲気中約110
0℃で16時間程度の酸化処理を施した後、表面10a
の積層欠陥密度を測定した。なお、積層欠陥密度は半導
体基板の表面10aに選択エッチング処理を施し、光学
顕微鏡を用いた観察方法により求めた。また比較例とし
てCを含有していない従来の酸素濃度が(5〜15)×
1017個/cm3 である半導体基板を用い、実施例
(1)のものと同様、Feを拡散させて酸化処理を施し
た後における表面の積層欠陥密度を測定した。測定結果
を図4に示す。
【0029】図4から明らかなように、Cを含有してい
ない比較例のものの場合、積層欠陥密度は略500個/
cm2 と多かったが、他方、実施例(1)のものの場合
は極めて少なかった。
【0030】これらの結果から明らかなように、実施例
(1)に係る半導体基板10では、酸素含有量が少ない
ため、窒素雰囲気中1100〜1200℃で4時間程度
の高温(酸素外方拡散)熱処理を施すことなく、表面1
0aから半導体基板10の厚みtの約1/2までの領域
にDZ層を形成することができ、この結果、ピットの発
生や酸化膜の耐圧不良の発生を防止することができる。
一方、所定濃度のC含有領域に自由体積 3/2Vを形成す
ることができ、酸素濃度が低い10×1017個/cm3
の場合でも酸素析出反応を進行させることができる。こ
のためLSI製造時に行われる約1000℃で16時間
程度の熱処理の際、同時に裏面10bから半導体基板1
0の厚みtの略1/2までの領域に酸素析出物を形成す
ることができ、微小欠陥を発生させてIG層を形成する
ことができる。したがって、Fe等により半導体基板1
0が汚染された場合でもFe等をこのIG層に吸着させ
ることができ、積層欠陥の発生を防止することができ、
この結果、積層欠陥の発生に伴うリーク電流の増大を防
止することができる。
【0031】なお、実施例(1)では酸素濃度が10×
1017個/cm3 である半導体基板10の場合について
説明したが、別の実施例では酸素濃度が5〜9×1017
個/cm3 、11〜15×1017個/cm3 である半導
体基板の場合でも、実施例(1)の場合と略同様の効果
を得ることが可能である。
【0032】また、実施例(1)ではC濃度が1×10
17個/cm3 であるものについて説明したが、別の実施
例ではCを2×1017個/cm3 〜10×1017個/c
3含有しているものでも、実施例(1)のものと略同
様の効果を得ることが可能である。
【0033】また、実施例(1)では半導体基板10の
裏面10bから約1/2 tまでの全領域10cにCを含有
したものについて説明したが、別の実施例では図5
(a)に示した裏面11bから約2/3 tまでの全領域1
1cにCを含有した半導体基板11でも、実施例(1)
のものと略同様の効果を得ることが可能である。また、
図5(b)に示した裏面12bから約2/3 tまでの範囲
の間12cにCを含有した半導体基板12、あるいは図
5(c)に示した約2/3 tの近傍領域13cにCを含有
した半導体基板13、あるいは図5(d)に示した裏面
14bの近傍領域14cにCを含有した半導体基板14
でも、実施例(1)のものと略同様の効果を得ることが
可能である。
【0034】図6は本発明に係る半導体基板の実施例
(2)を模式的に示した断面図であり、図中20は酸素
濃度が20×1017個/cm3 である半導体基板を示し
ている。半導体基板20は厚みtが略640μmであ
り、半導体基板20の表面20aから300μm(約1/
2 t)までの全領域20cには、イオン注入法により注
入されたCを1×1017個/cm3 (分母は注入領域の
単位体積)の濃度で含有している。このものを製造する
場合、窒素雰囲気中1100〜1200℃、4時間程度
の熱処理及び窒素雰囲気中約700℃、4時間程度の熱
処理は施さない。
【0035】このように構成された実施例(2)の半導
体基板20を用い、LSI製造時に実施される約100
0℃で16時間程度の熱処理を施した後、光学顕微鏡に
より表面20aのピット発生状況を観察した。なお比較
例(1)としてCを含有していない酸素濃度が10×1
17個/cm3 である従来の半導体基板に関し、窒素雰
囲気中1100〜1200℃、4時間程度の熱処理、窒
素雰囲気中約700℃、4時間程度の熱処理及び約10
00℃で16時間程度の熱処理を施したものを用いた。
観察結果を図7、図8に示す。
【0036】これらの観察結果から明らかなように、C
を含有していない比較例のものの場合、ピットが高密度
に発生していたが(図8)、他方、実施例(2)のもの
の場合、ピットはまったく生じていなかった(図7)。
【0037】次に、上記熱処理が施された半導体基板2
0を用い、表面20aから約1/2 tまで、及び約1/2 t
から裏面20bまでの範囲に存在する酸素析出物をTE
Mで観察した。観察結果を図9(a)(b)に示す。
【0038】これらの観察結果から明らかなように、C
を含有した表面20aから約1/2 tまでの範囲では、酸
素析出物は生成していてもこの周囲に歪み、転位等の発
生がなく(a)、他方、約1/2 tから裏面20bまでの
範囲に生成した酸素析出物の周囲には転位が発生してい
た(b)。
【0039】さらに、半導体基板20を用い、表面20
aからFeを窒素雰囲気中約900℃で20分間拡散さ
せ、さらに酸素雰囲気中約1100℃で16時間程度の
酸化処理を施した後、表面20aの積層欠陥密度を測定
した。なお比較例として上記した比較例(1)のもの
と、酸素濃度が20×1017個/cm3 でCを含有して
いない従来の半導体基板に関し、実施例(2)のものと
同様、Feを拡散させて酸化処理を施した比較例(2)
のものとを用いた。測定結果を図10に示す。
【0040】図10から明らかなように、比較例(2)
のものではDZ層が形成されず、積層欠陥密度は約20
00個/cm2 と多かったが、DZ層が形成された比較
例(1)のものと略同様、実施例(2)のものでは積層
欠陥密度が約7個/cm2 程度と少なかった。
【0041】これらの結果から明らかなように、含有酸
素濃度が高く、インゴット引き上げ時点ですでに酸素析
出物が生成していても、このような酸素析出状態下で表
面20aから所定濃度のCが注入されていれば、C存在
領域内に自由体積 3/2Vが形成されるため、前記酸素析
出物の周囲に生じる歪みを自由体積 3/2Vにより緩和さ
せることができる。したがって高温の熱処理を施すこと
なく転位や積層欠陥の発生を防止してDZ層を形成する
ことができ、この結果、ピットの発生や酸化膜の耐圧不
良の発生を防止することができる。
【0042】なお、実施例(2)では酸素濃度が20×
1017個/cm3 である半導体基板20の場合について
説明したが、別の実施例では酸素濃度が15〜19×1
17個/cm3 である半導体基板の場合でも、実施例
(2)の場合と略同様の効果を得ることが可能である。
【0043】また、実施例(2)ではC濃度を1×10
17個/cm3 含有しているものについて説明したが、別
の実施例ではC濃度を2×1017個/cm3 〜10×1
17個/cm3 含有しているものでも、実施例(2)の
ものと略同様の効果を得ることが可能である。
【0044】また、実施例(2)では半導体基板20の
表面20aから約1/2 tまでの全領域20cにCを含有
したものについて説明したが、別の実施例では図11
(a)に示した表面21aから約2/3 tまでの全領域2
1cにCを含有した半導体基板11、あるいは図11
(b)に示した表面22aの近傍領域22cにCを含有
した半導体基板22でも、実施例(1)のものと略同様
の効果を得ることが可能である。
【0045】
【発明の効果】以上詳述したように本発明に係る半導体
基板(1)にあっては、酸素濃度が低いため、窒素雰囲
気中1100〜1200℃で4時間程度の高温(酸素外
方拡散)熱処理を施すことなく、表面から前記半導体基
板の厚みの略1/3以上までの領域にDZ層を形成する
ことができ、この結果、ピットの発生や酸化膜の耐圧不
良の発生を防止することができる。一方、所定濃度のC
含有領域には自由体積 3/2Vが形成され、低い酸素濃度
でも酸素析出反応を進行させることができる。このため
LSI製造時に行われる酸素雰囲気中約1000℃で1
6時間程度の表面酸化処理の際、同時に裏面から前記半
導体基板の厚みの2/3以下までの領域に酸素析出物を
形成することができ、微小欠陥を発生させてIG層を形
成することができる。したがって、重金属により前記半
導体基板が汚染された場合でも前記重金属を前記IG層
に吸着させて積層欠陥の発生を防止することができ、こ
の結果、前記積層欠陥に伴うリーク電流の増大を防止す
ることができる。
【0046】また本発明に係る半導体基板(2)にあっ
ては、含有酸素濃度が高く、インゴット引き上げ時点で
すでに酸素析出物が生成していても、このような状態下
で表面から所定濃度のCが注入されていれば、C存在領
域内に自由体積 3/2Vが形成され、前記酸素析出物の周
囲に生じる歪みを前記自由体積 3/2Vにより確実に緩和
させることができる。したがって高温の熱処理を施すこ
となく、転位や積層欠陥の発生を防止し、DZ層を形成
することができ、この結果、ピットの発生や酸化膜の耐
圧不良の発生を防止することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体基板の実施例(1)を模式
的に示した断面図である。
【図2】実施例(1)の半導体基板に関し、約1000
℃で16時間程度の熱処理を施した後における厚み方向
の酸素析出量の測定結果を示した曲線図である。
【図3】比較例の半導体基板に関し、約1000℃で1
6時間程度の熱処理を施した後における厚み方向の酸素
析出量の測定結果を示した曲線図である。
【図4】実施例(1)と比較例の半導体基板に関し、こ
れらの表面からFeを拡散させ、さらに酸素雰囲気中約
1000℃で16時間程度の酸化処理を施した後におけ
る積層欠陥密度の測定結果を示したグラフである。
【図5】別の実施例の半導体基板を模式的に示した断面
図であり、(a)は裏面から約2/3 tまでの全領域にC
を含有したもの、(b)は裏面から約2/3 tまでの範囲
の間にCを含有したもの、(c)は約2/3 t近傍領域に
Cを含有したもの、(d)は裏面の近傍領域にCを含有
したものを示している。
【図6】本発明に係る半導体基板の実施例(2)を模式
的に示した断面図である。
【図7】実施例(2)の半導体基板に関し、約1000
℃で16時間程度の熱処理を施した後に光学顕微鏡でピ
ットを観察した場合の図である。
【図8】比較例の半導体基板に関し、窒素雰囲気中11
00〜1200℃における4時間程度の熱処理、窒素雰
囲気中約700℃における4時間程度の熱処理及び約1
000℃で16時間程度の熱処理を施した後に光学顕微
鏡でピットを観察した場合の図である。
【図9】実施例(2)の半導体基板に関し、約1000
℃で16時間程度の熱処理を施した後、TEMで観察し
た場合の図であり、(a)は表面から厚みの約1/2ま
での範囲に存在する酸素析出物、(b)は厚みの約1/
2から裏面までの範囲に存在する酸素析出物を示してい
る。
【図10】実施例(1)、比較例(1)及び比較例
(2)の半導体基板に関し、積層欠陥密度の測定結果を
示したグラフである。
【図11】別の実施例の半導体基板を模式的に示した断
面図であり、(a)は表面から約2/3 tまでの全領域に
Cを含有したもの、(b)表面の近傍領域にCを含有し
たものを示している。
【符号の説明】
10 半導体基板 10b 裏面 10c C含有領域

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 酸素濃度が5×1017〜15×1017
    /cm3 である半導体基板であって、該半導体基板の裏
    面から2/3の厚み以下の範囲に、1017〜1018個/
    cm3 の濃度の炭素を含有していることを特徴とする半
    導体基板。
  2. 【請求項2】 酸素濃度が15×1017〜20×1017
    個/cm3 である半導体基板であって、該半導体基板の
    表面から2/3の厚み以下の範囲に、1017〜1018
    /cm3 の濃度の炭素を含有していることを特徴とする
    半導体基板。
JP13680594A 1994-06-20 1994-06-20 半導体基板 Pending JPH088263A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13680594A JPH088263A (ja) 1994-06-20 1994-06-20 半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13680594A JPH088263A (ja) 1994-06-20 1994-06-20 半導体基板

Publications (1)

Publication Number Publication Date
JPH088263A true JPH088263A (ja) 1996-01-12

Family

ID=15183931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13680594A Pending JPH088263A (ja) 1994-06-20 1994-06-20 半導体基板

Country Status (1)

Country Link
JP (1) JPH088263A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050715A (ja) * 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
KR100351532B1 (ko) * 1996-07-29 2002-09-11 스미토모 긴조쿠 고교 가부시키가이샤 실리콘 에피택셜 웨이퍼 및 그 제조 방법
US7972928B2 (en) 2005-06-03 2011-07-05 Toyota Jidosha Kabushiki Kaisha Insulated gate-type semiconductor device and manufacturing method thereof
JP2012138592A (ja) * 2007-02-26 2012-07-19 Infineon Technologies Austria Ag 半導体材料ウェハ、半導体素子および集積回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050715A (ja) * 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
KR100351532B1 (ko) * 1996-07-29 2002-09-11 스미토모 긴조쿠 고교 가부시키가이샤 실리콘 에피택셜 웨이퍼 및 그 제조 방법
US7972928B2 (en) 2005-06-03 2011-07-05 Toyota Jidosha Kabushiki Kaisha Insulated gate-type semiconductor device and manufacturing method thereof
JP2012138592A (ja) * 2007-02-26 2012-07-19 Infineon Technologies Austria Ag 半導体材料ウェハ、半導体素子および集積回路

Similar Documents

Publication Publication Date Title
US8231852B2 (en) Silicon wafer and method for producing the same
JPS6255697B2 (ja)
KR100758088B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR19990024037A (ko) 반도체장치 및 그 제조방법
JPH0684925A (ja) 半導体基板およびその処理方法
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JP3381816B2 (ja) 半導体基板の製造方法
KR100647940B1 (ko) 무결함 영역을 가진 반도체
JP3870293B2 (ja) シリコン半導体基板及びその製造方法
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JPH10326790A (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
WO2002049091A1 (en) Anneal wafer manufacturing method and anneal wafer
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JPH088263A (ja) 半導体基板
JP2010287885A (ja) シリコンウェーハおよびその製造方法
US5574307A (en) Semiconductor device and method of producing the same
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法
KR101089994B1 (ko) 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP3886576B2 (ja) シリコンウエーハ
JPH09199507A (ja) 半導体基板およびその製造方法
JPH09223699A (ja) シリコンウェーハとその製造方法
JPH08162461A (ja) 半導体基板の熱処理方法
JP7711625B2 (ja) シリコンウェーハの熱処理方法
JP2002076005A (ja) シリコン単結晶ウエハ