JPH0883134A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】 システムクロック発生回路の外付け回路の部
品点数を低減することができるマイクロコンピュータを
得ることを目的とする。 【構成】 メインクロック信号がメインクロック信号用
入力端子６に供給されていない場合には、クロック信号
切り換え回路１２はサブクロック信号をシステムクロッ
ク発生回路５に出力し、メインクロック信号がメインク
ロック信号用入力端子６に供給された場合には、クロッ
ク信号切り換え回路１２はメインクロック信号をシステ
ムクロック発生回路５に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＰＵに供給するク
ロック信号入力端子の外付け回路の部品点数を低減する
ことができるマイクロコンピュータに関するものであ
る。

【０００２】

【従来の技術】クロック信号入力回路を二系統具備した
マイクロコンピュータとして、例えばメインクロック信
号を分周して得られた動作用クロック信号によってＣＰ
Ｕを動作させ、サブクロック信号によって内蔵周辺回路
の一つであるタイマ回路を動作させる様なマイクロコン
ピュータがある。

【０００３】図１１はクロック信号入力回路を二系統具
備した従来のマイクロコンピュータの構成図である。図
において、１はマイクロコンピュータ、２はＣＰＵであ
り、後述するシステムクロック発生回路５から信号線Ａ
を介して入力される動作用クロック信号によって動作す
る。３はＲＯＭ、４はＲＡＭ、５はシステムクロック発
生回路であり、後述するメインクロック信号用入力端子
６から信号線Ｅを介して入力されるメインクロック信号
を分周することにより、ＣＰＵ２を動作させるための動
作用クロック信号を発生する。

【０００４】６はＣＰＵ２専用のメインクロック信号用
入力端子であり、メインクロック信号発生用の外付け回
路としての発振子６ａ、コンデンサ６ｂ、及び抵抗６ｃ
が接続されている。なお、この外付け回路はＣＰＵ２を
高速で動作させるために数ＭＨｚ程度で発振するように
構成されている。７はタイマ回路であり、後述するサブ
クロック信号用入力端子８から信号線Ｆを介して入力さ
れるサブクロック信号によってカウントを行う。８はタ
イマ回路７専用のサブクロック信号用入力端子であり、
サブクロック信号発生用の外付け回路としての発振子８
ａ、コンデンサ８ｂ、及び抵抗８ｃが接続されている。
なお、この外付け回路はＣＰＵ２を低速で動作させるた
めに３２ＫＨｚ程度で発振するように構成されている。
９はリセット回路であり、リセット信号入力端子１０か
ら信号線Ｉを介して入力されるリセット信号に従ってマ
イクロコンピュータ１の内部状態を初期化するための信
号を信号線Ｇ、Ｈを介して各回路に出力する。１１は復
帰信号入力端子であり、マイクロコンピュータがスタン
バイ状態から復帰するための復帰信号を入力する端子で
ある。

【０００５】次に動作について説明する。まず、マイク
ロコンピュータ１の外部からリセット信号入力端子１０
に対して”Ｌ”信号を入力すると、リセット回路９は信
号線Ｇを介してＣＰＵ２とシステムクロック発生回路５
を初期化すると共に停止状態にする為の”Ｌ”信号を出
力し、また信号線Ｈを介してタイマ回路７を初期化する
と共に停止状態にする為の”Ｌ”信号を出力する。そし
て、信号線Ｇを介して”Ｌ”信号を受け取ったシステム
クロック発生回路５は、内部状態を初期化すると共に信
号線Ａを介して出力する動作用クロック信号を停止す
る。また信号線Ｈを介して”Ｌ”信号を受け取ったタイ
マ回路７は、カウント値を初期化すると共にカウントを
停止する。

【０００６】次にリセット信号入力端子１０に対して”
Ｈ”信号を入力すると、リセット回路９は信号線Ｇを介
してＣＰＵ２とシステムクロック発生回路５を動作状態
にする為の”Ｈ”信号を出力し、また信号線Ｈを介して
タイマ回路７を動作状態にする為の”Ｈ”信号を出力す
る。そして、信号線Ｇを介して”Ｈ”信号を受け取った
システムクロック発生回路５は、信号線Ｅを介して入力
されるメインクロック信号を分周し信号線Ａを介して動
作用クロック信号を出力する。また信号線Ｇを介して”
Ｈ”信号を受け取ったＣＰＵ２は、信号線Ｂを介してＲ
ＯＭ３の先頭番地のアドレスを出力し、ＲＯＭ３から信
号線Ｃを介して入力されるデータに従って演算を開始す
る。

【０００７】次にＣＰＵ２がＲＯＭ３から読み出したデ
ータに基づきスタンバイ命令を実行すると、ＣＵＰ２か
ら信号線Ｊを介してスタンバイ信号がリセット回路９に
入力される。スタンバイ信号を受け取ったリセット回路
９は、信号線Ｇを介して”Ｌ”信号を出力し、ＣＰＵ２
とシステムクロック発生回路５を初期化すると共に停止
させる。リセット回路９は信号線Ｈを介して出力してい
る”Ｈ”信号は変化させないので、タイマ回路７は停止
する事無くカウントを続ける。

【０００８】次に復帰信号入力端子１１に対して”Ｌ”
信号を入力すると、リセット回路９は信号線Ｇを介して
ＣＰＵ２とシステムクロック発生回路５を動作状態にす
る為の”Ｈ”信号を出力する。信号線Ｇを介して”Ｈ”
信号を受け取ったシステムクロック発生回路５は、信号
線Ａを介して動作用クロック信号を出力する。また信号
線Ｇを介して”Ｈ”信号を受け取ったＣＰＵ２は、信号
線Ｂを介してＲＯＭ３の先頭番地のアドレスを出力し、
信号線Ｃを介して入力されるデータに従って演算を開始
する。

【０００９】

【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のように構成されているので、メインクロ
ック信号発生用の外付け回路はＣＰＵ２を動作させるだ
けのものであり、サブクロック信号発生用の外付け回路
はタイマ回路７を動作させるだけのものであったため、
ＣＰＵ２を動作させるためにはメインクロック信号が必
要であった。しかし、一部のマイクロコンピュータでは
ＣＰＵ２の命令によってサブクロック信号をＣＰＵ２の
動作クロックとすることができるが、ＣＰＵ２の立ち上
げ時においてメインクロック信号が必要であったため、
メインクロック信号用入力端子６に不必要の外付け回路
を取り付けなければならないという問題点があった。

【００１０】また、動作用クロック信号を停止または動
作させた時に、ノイズパルスが発生し、マイクロコンピ
ュータ１が暴走するという問題点があった。

【００１１】さらに、上記動作用クロック信号を停止ま
たは動作させた時に上記動作用クロック信号に依存する
周辺回路が誤動作するという問題点があった。

【００１２】請求項１の発明は上記のような問題点を解
消するためになされたもので、第１のクロック信号用入
力端子の外付け回路の部品点数を低減することができる
マイクロコンピュータを得ることを目的とする。

【００１３】請求項２の発明は、動作用クロック信号を
停止または動作させた時に発生するノイズパルスを除去
し、マイクロコンピュータが暴走するのを防止すること
ができるマイクロコンピュータを得ることを目的とす
る。

【００１４】請求項３の発明は、動作用クロック信号を
停止または動作させた時に、動作クロック信号に依存す
る周辺回路が誤動作するのを防止することができるマイ
クロコンピュータを得ることを目的とする。

【００１５】

【課題を解決するための手段】請求項１の発明に係るマ
イクロコンピュータは、クロック信号切り換え回路によ
り第１のクロック信号が第１のクロック信号用入力端子
に供給されていない時には第２のクロック信号用入力端
子に供給される第２のクロック信号をシステムクロック
発生回路に供給し、第１のクロック信号が供給された場
合にはこの第１のクロック信号をシステムクロック発生
回路に供給するようにしたものである。

【００１６】請求項２の発明に係るマイクロコンピュー
タは、ノイズキャンセラを備えたことにより、第１のク
ロック信号または第２のクロック信号の切り換え時にク
ロック信号切り換え回路に発生するノイズパルスを除去
するようにしたものである。

【００１７】請求項３の発明に係るマイクロコンピュー
タは、クロック信号切り換え回路によりクロック信号の
切り換え時に割り込み信号を発生するようにしたもので
ある。

【００１８】

【作用】請求項１の発明におけるマイクロコンピュータ
は、第１のクロック信号が上記第１のクロック信号用入
力端子に供給されていない時には第２のクロック信号用
入力端子に供給される第２のクロック信号をシステムク
ロック発生回路に供給し、第１のクロック信号が供給さ
れた場合にはこの第１のクロック信号をシステムクロッ
ク発生回路に供給するクロック信号切り換え回路を設け
たことにより、第１のクロック信号用入力端子の外付け
回路の部品点数を低減することができるようになる。

【００１９】請求項２の発明におけるマイクロコンピュ
ータは、第１のクロック信号または第２のクロック信号
の切り換え時にクロック信号切り換え回路に発生するノ
イズパルスを除去するノイズキャンセラを設けたことに
より、マイクロコンピュータが暴走するのを防止するこ
とができるようになる。

【００２０】請求項３の発明におけるマイクロコンピュ
ータは、クロック信号切り換え回路がクロック信号の切
り換え時に割り込み信号を発生することにより、クロッ
ク信号に依存する周辺回路が誤動作するのを防止するこ
とができるようになる。

【００２１】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるマイクロコンピ
ュータを示す構成図であり、図において、従来のものと
同一の符号は同一または相当部分を示すので説明を省略
する。１２はクロック信号切り換え回路であり、信号線
Ｌを介して入力されるメインクロック信号のレベルによ
って信号線Ｌを介して入力されるメインクロック信号
と、信号線Ｆを介して入力されるサブクロック信号を切
り換えて信号線Ｅに出力する機能を有する。

【００２２】次に、動作について説明する。なお、シス
テムクロック発生回路５に入力されるクロック信号以外
の動作については、前述した従来例におけるマイクロコ
ンピュータ１の動作と同一であるので、説明を省略す
る。まず、メインクロック信号がメインクロック信号用
入力端子（第１のクロック信号用入力端子）６に供給さ
れていない場合には、クロック信号切り換え回路１２は
信号線Ｆを介して入力されるサブクロック信号を信号線
Ｅを介してシステムクロック発生回路５に出力する。そ
して、システムクロック発生回路５はこのサブクロック
信号を分周し、動作用クロック信号を発生し信号線Ａを
介してＣＰＵ２に出力する。

【００２３】また、メインクロック信号がメインクロッ
ク信号用入力端子６に供給された場合には、クロック信
号切り換え回路１２は信号線Ｌを介して入力されるメイ
ンクロック信号を信号線Ｅを介してシステムクロック発
生回路５に出力する。そして、システムクロック発生回
路５はこのメインクロック信号を分周し、動作用クロッ
ク信号を発生し信号線Ａを介してＣＰＵ２に出力する。

【００２４】次に、クロック信号切り換え回路１２の論
理を説明する。図２はクロック信号切り換え回路の論理
を説明するための論理回路図である。図３はクロック信
号切り換え回路の動作を示すタイミングチャートであ
る。図において、ＲＳＴはクロック信号切り換え回路の
初期化信号、Ｍｃｌｋはメインクロック信号、Ｓｃｌｋ
はサブクロック信号、Ｏｃｌｋはクロック信号切り換え
回路の出力信号である。

【００２５】次にクロック信号切り換え回路の動作につ
いて説明する。まず、マイクロコンピュータがリセット
されている状態において、ＲＳＴ信号は”Ｌ”であり、
インバータ回路２０の出力が”Ｈ”である事より、ＮＯ
Ｒ回路２１の出力は”Ｌ”である。よって、ＮＯＲ回路
２２の出力は、Ｍｃｌｋ信号の入力の入力状態によって
決定される。より詳しくはＭｃｌｋ信号が”Ｌ”の場合
は出力は”Ｈ”となり、Ｍｃｌｋ信号が”Ｈ”の場合は
出力は”Ｌ”となる。

【００２６】また、図３に示す様に、ＲＳＴ信号が”
Ｌ”の時にＭｃｌｋ信号が”Ｌ”であったとすると、Ｎ
ＯＲ回路２２の出力２２ａは”Ｈ”となり、インバータ
回路２３とＮＡＮＤ回路２４、２５、２６で構成される
切り換え回路の出力Ｏｃｌｋは、Ｓｃｌｋ信号と同位相
の波形となる。次に、ＲＳＴ信号が”Ｌ”から”Ｈ”に
変化すると、インバータ回路２０の出力が”Ｈ”から”
Ｌ”に変化するが、ＮＯＲ回路２１のもう一方の入力で
あるＮＯＲ回路２２の出力２２ａが”Ｈ”である事よ
り、ＮＯＲ回路２１の出力は変化せず、インバータ回路
２３とＮＡＮＤ回路２４、２５、２６で構成される切り
換え回路の出力Ｏｃｌｋは、Ｓｃｌｋ信号と同位相の波
形を出力し続ける。

【００２７】次に、Ｍｃｌｋ信号が”Ｌ”から”Ｈ”に
変化すると、ＮＯＲ回路２２の出力２２ａは”Ｈ”か
ら”Ｌ”に変化し、インバータ回路２３とＮＡＮＤ回路
２４、２５、２６で構成される切り換え回路の出力Ｏｃ
ｌｋは、Ｍｃｌｋ信号と同位相の信号に変化する。ま
た、ＮＯＲ回路２１の入力が両方とも”Ｌ”になる事に
よって、ＮＯＲ回路２１の出力は”Ｌ”から”Ｈ”に変
化し、Ｍｃｌｋ信号が”Ｌ”に変化してもＮＯＲ回路２
２の出力は”Ｌ”のまま変化せず、従ってインバータ回
路２３とＮＡＮＤ回路２４、２５、２６で構成される切
り換え回路の出力Ｏｃｌｋは、Ｍｃｌｋ信号と同位相の
波形を出力し続ける。

【００２８】以上により、この実施例１によれば、メイ
ンクロック信号がメインクロック信号用入力端子６に供
給されていない場合には、クロック信号切り換え回路１
２はサブクロック信号をシステムクロック発生回路５に
出力し、メインクロック信号がメインクロック信号用入
力端子６に供給された場合には、クロック信号切り換え
回路１２はメインクロック信号をシステムクロック発生
回路５に出力することにより、メインクロック信号用入
力端子６の外付け回路の部品点数を低減することができ
る。

【００２９】実施例２．実施例２ではクロック信号切り
換え回路１２の構成以外は実施例１と同一であるので、
マイクロコンピュータ１の構成及び動作の説明を省略す
る。図４はクロック信号切り換え回路の他の一例として
の論理回路図であり、図４において、図２と同一符号は
同一または相当部分を示しているので説明を省略する。
また、図４において、ＳｃｌｋＢはサブクロック信号Ｓ
ｃｌｋの反転信号を示す。図５は図４に示すクロック信
号切り換え回路の動作を示すタイミングチャートであ
り、図５において、Ｓｃｌｋ、Ｍｃｌｋ、Ｏｃｌｋは、
図４に示す信号と同一である。

【００３０】次に、クロック信号切り換え回路１２の他
の論理回路の動作について説明する。まず、Ｍｃｌｋ信
号が”Ｌ”に固定されている場合においてはＮＡＮＤ回
路３０の出力が”Ｈ”であり、またＳｃｌｋ信号の”
Ｌ”サイクルでＮＡＮＤ回路３２の出力が”Ｈ”となる
事によって、ＮＡＮＤ回路３１の出力は”Ｌ”となる。
よってＳｃｌｋ信号が”Ｌ”から”Ｈ”に変化した後も
ＮＡＮＤ回路３２の出力は、信号３２ａに示す様に”
Ｈ”に固定される。

【００３１】３３で示した回路は、Ｓｃｌｋ信号によっ
てゲートされるラッチ回路であり、Ｓｃｌｋ信号が”
Ｈ”から”Ｌ”に立ち下がった時の信号３２ａの状態を
次にＳｃｌｋ信号が”Ｈ”から”Ｌ”に立ち下がる時ま
で保持する働きをする。そして、ＮＡＮＤ回路３２の出
力が”Ｈ”に固定されているので、信号３３ａは”Ｈ”
に固定され、インバータ回路３４とＮＡＮＤ回路３５、
３６、３７で構成される切り換え回路の出力Ｏｃｌｋは
Ｓｃｌｋ信号と同位相の波形となる。

【００３２】次に、Ｍｃｌｋ信号が”Ｌ”から”Ｈ”に
立ち上がる、つまりメインクロック信号用入力端子６に
メインクロック信号が入力されると、信号３０ａに示す
様にＭｃｌｋ信号とＳｃｌｋ信号が共に”Ｈ”の時に、
ＮＡＮＤ回路３０の出力が”Ｌ”となり、ＮＡＮＤ回路
３１の出力が”Ｌ”となる。この時Ｓｃｌｋ信号が”
Ｈ”である事より、信号３２ａに示す様にＮＡＮＤ回路
３２の出力が”Ｌ”となり、Ｓｃｌｋ信号の出力が”
Ｈ”から”Ｌ”に立ち下がる時にラッチ回路３３によっ
て保持される。

【００３３】また、Ｓｃｌｋ信号が”Ｈ”から”Ｌ”に
立ち下がる事によって、信号３２ａに示す様にＮＡＮＤ
回路３２の出力が”Ｌ”から”Ｈ”に変化するが、Ｓｃ
ｌｋ信号の出力が”Ｈ”から”Ｌ”に立ち下がった時の
ＮＡＮＤ回路３２の出力がラッチ回路３３によって保持
されているので、信号３３ａは次にＳｃｌｋ信号の出力
が”Ｈ”から”Ｌ”に立ち下がるまで”Ｌ”となり、イ
ンバータ回路３４とＮＡＮＤ回路３５、３６、３７で構
成される切り換え回路の出力Ｏｃｌｋは、Ｍｃｌｋ信号
と同位相の波形となる。

【００３４】また、Ｍｃｌｋ信号が連続して入力されて
いる場合においては、信号３３ａは”Ｌ”に固定され、
インバータ回路３４とＮＡＮＤ回路３５、３６、３７で
構成される切り換え回路の出力Ｏｃｌｋは、Ｍｃｌｋ信
号と同位相の信号を出力する。次にＭｃｌｋ信号が再
び”Ｌ”固定になると、ＮＡＮＤ回路３０の出力３０ａ
は”Ｈ”固定となり、またＳｃｌｋ信号の”Ｌ”サイク
ルでＮＡＮＤ回路３２の出力が”Ｈ”となる事によっ
て、ＮＡＮＤ回路３１の出力は”Ｌ”となる。よってＮ
ＡＮＤ回路３２の出力３２ａは、”Ｈ”に固定され、最
初に示した様にインバータ回路３４とＮＡＮＤ回路３
５、３６、３７で構成される切り換え回路の出力Ｏｃｌ
ｋは、Ｓｃｌｋ信号と同位相の信号を出力する。

【００３５】実施例１のクロック信号切り換え回路１２
は、マイクロコンピュータ１のリセット時にはサブクロ
ック信号を選択し、マイクロコンピュータ１のリセット
解除後、メインクロック信号が入力されるとメインクロ
ック信号を選択する。しかし、一度メインクロック信号
を選択すると、メインクロック信号の供給がなくなって
もクロック信号を選択しない。したがって、メインクロ
ック信号用入力端子６をＶ_SSレベルに接続して使用する
場合において、例えば、基板の電源ノイズによってマイ
クロコンピュータ１が誤動作し、メインクロック信号を
選択した場合にはマイクロコンピュータ１をリセットす
るまでＣＰＵ２にはクロック信号が供給されなくなる。

【００３６】しかし、本実施例のクロック信号切り換え
回路１２は、メインクロック信号用入力端子６に供給さ
れるメインクロック信号を常にモニタする構成となって
いるので、基板の電源ノイズによってマイクロコンピュ
ータ１が誤動作し、メインクロック信号を選択した場合
においてもマイクロコンピュータ１をリセットすること
なく、サブクロック信号に切り換わるという効果があ
る。

【００３７】以上により、この実施例２によれば、実施
例１の効果の他に、基板の電源ノイズによってマイクロ
コンピュータ１が誤動作し、メインクロック信号を選択
した場合においてもマイクロコンピュータ１をリセット
することなく、サブクロック信号に切り換わるという効
果もある。

【００３８】実施例３．図６はこの発明のその他の実施
例によるマイクロコンピュータを示す構成図であり、図
において、従来のものと同一の符号は同一または相当部
分を示すので説明を省略する。１３はノイズキャンセラ
であり、クロック信号発生回路１２とシステムクロック
発生回路５の間に配置することによって、メインクロッ
ク信号またはサブクロック信号の切り換えた時に発生す
る不要なノイズパルスを消す働きをする。

【００３９】次に図２および図７を用いて、クロック信
号切り換え時に発生するノイズパルスについて説明す
る。なお、システムクロック発生回路５で発生する不要
なノイズパルスを消す動作以外については、前述した実
施例１におけるマイクロコンピュータ１の動作と同一で
あるので、説明を省略する。図７は実施例１で示したマ
イクロコンピュータ１にノイズパルスが発生するメカニ
ズムを示す波形図である。図７において、ＲＳＴ、Ｓｃ
ｌｋ、Ｍｃｌｋ、Ｏｃｌｋは、図２に示す信号と同一で
あり、３７はクロック信号の切り換え時に発生する不要
なノイズパルスを示している。

【００４０】図２の論理回路においてクロック信号の切
り換えは、メインクロック信号であるＭｃｌｋが”Ｌ”
から”Ｈ”に立ち上がった時に行われるが、図７に示す
ようにサブクロック信号であるＳｃｌｋが”Ｈ”から”
Ｌ”に立ち下がった直後にＭｃｌｋが”Ｌ”から”Ｈ”
に立ち上がると、ノイズパルス３７のように細い”Ｌ”
パルスが発生する。詳しくは、メインクロック信号とサ
ブクロック信号とは別の外付け回路によって非同期に発
生させているので、メインクロック信号が立ち上がる時
のサブクロック信号の位相が特定できないため、ノイズ
パルス３７が発生することがあり、このノイズパルス３
７がマイクロコンピュータ１の暴走の原因となる。

【００４１】次に、ノイズキャンセラ１３の動作につい
て説明する。図８はノイズキャンセラを示す論理回路図
であり、Ｏｃｌｋはクロック信号切り換え回路１２から
入力されるクロック信号、ＯｃｌｋＤはノイズキャンセ
ラ１３の出力信号である。図９はノイズキャンセラの動
作を示す波形図である。まず、インバータ回路４０及び
４１は、Ｏｃｌｋ入力信号を遅延させて伝える為に、そ
のスイッチング時間が比較的長くなる様に設計されたイ
ンバータ回路である。Ｏｃｌｋ入力が”Ｈ”の状態にお
いてＮＯＲ回路４２の入力は、双方の入力信号が”Ｈ”
であるので、ＮＯＲ回路４２の出力は”Ｌ”である。ま
たＮＯＲ回路４３に入力される信号４１ａが”Ｈ”であ
ることより、ＮＯＲ回路４３の出力は”Ｌ”となる。よ
って、ＮＯＲ回路４４の入力の双方が”Ｌ”となること
より、ノイズキャンセラ１３の出力ＯｃｌｋＤは”Ｈ”
となる。

【００４２】次にＯｃｌｋ信号が”Ｌ”に反転したと
き、ＮＯＲ回路４２の入力の片方のみが”Ｌ”となるの
で、この時点ではＮＯＲ回路４２の出力は変化せず、ま
たＮＯＲ回路４３の入力が変化しないので、ＯｃｌｋＤ
出力は”Ｈ”のまま変化しない。したがって、ノイズパ
ルス３７がＯｃｌｋ信号に取り込まれ、インバータ回路
４０、４１によって遅延された信号４１ａが”Ｌ”に変
化する前に”Ｈ”に変化すると、ＮＯＲ回路４２の入力
の双方が”Ｌ”となることはないので、信号線４２ａ
は”Ｌ”のまま変化しない。またインバータ回路４０、
４１によって遅延された信号４１ａが”Ｌ”に変化した
とき、ＯｃｌｋＤ信号は”Ｈ”であるので、ＮＯＲ回路
４３の出力は”Ｌ”のままであり、従ってノイズキャン
セラ１３の出力は”Ｈ”のままである。

【００４３】次にＯｃｌｋ信号が”Ｌ”に反転し、イン
バータ回路４０、４１によって遅延された信号４１ａ
が”Ｌ”に変化した後も”Ｌ”であったとすると、ＮＯ
Ｒ回路４２の出力４２ａが”Ｈ”に反転するので、ノイ
ズキャンセラ１３の出力は”Ｌ”に変化する。また、Ｏ
ｃｌｋ信号が”Ｈ”に反転たとき、ＮＯＲ回路８−Ｃの
出力が”Ｌ”に変化するが、インバータ回路４０、４１
によって遅延された信号４１ａは”Ｌ”のままであり、
ＯｃｌｋＤ信号も”Ｌ”であるので、ＮＯＲ回路４３の
出力は”Ｈ”であり、ＯｃｌｋＤ信号は”Ｌ”のまま変
化しない。また、インバータ回路４０、４１によって遅
延された信号４１ａが”Ｈ”に変化すると、ＮＯＲ回路
４３の出力が”Ｌ”に変化し、ＯｃｌｋＤ信号は”Ｈ”
に変化する。以上に示す動作によって、インバータ回路
４０、４１の遅延時間より短い”Ｌ”パルス信号のみを
システムクロック発生回路５に伝わらないようにするこ
とができる。

【００４４】以上により、この実施例３によれば、実施
例１及び実施例２の効果の他に、クロック信号の切り換
え時に発生するノイズ信号を除去する事ができ、マイク
ロコンピュータ１の暴走を防ぐことができる効果もあ
る。なお本実施例においては、クロック信号の切り換え
時に発生する”Ｌ”パルスのノイズのみを除去できる構
成のノイズキャンセラ１３を介装する例について説明を
行ったが、クロック信号切り換え回路１２の構成によっ
ては”Ｈ”パルスのノイズのみ、または”Ｈ”パル
ス、”Ｌ”パルス両方のノイズを除去する構成のノイズ
キャンセラを介装する必要がある。

【００４５】実施例４．図１０はこの発明のその他の実
施例によるマイクロコンピュータを示す構成図であり、
図において、従来のものと同一の符号は同一または相当
部分を示すので説明を省略する。１４は割り込み信号発
生回路であり、クロック信号切り換え回路１２より信号
線Ｎを介して入力される割り込み要求信号によって、信
号線Ｏを介して割り込み信号を出力する働きをする。

【００４６】次に、図１０を用いて動作について説明す
る。なお、クロックの切り換え時に発生する割り込み信
号以外については、前述した実施例１におけるマイクロ
コンピュータの動作と同一であるので、説明を省略す
る。まず、クロック信号切り換え回路１２によって、メ
インクロック信号用入力端子６から信号線Ｌを介して入
力されるメインクロック信号と、サブクロック信号用入
力端子（第２のクロック信号用入力端子）８から信号線
Ｆを介して入力されるサブクロック信号の切り換えが行
われると、クロック信号切り換え回路１２は、信号線Ｎ
を介して割り込み要求信号を発生する。

【００４７】より詳しくは、クロック信号発生回路１２
から信号線Ｎを介して出力されている割り込み要求信号
は、例えばクロック信号の切り換えを行わない場合にお
いては”Ｈ”を出力しており、クロック信号の切り換え
を行った場合に”Ｌ”パルスを発生する働きをする。ま
た、割り込み信号発生回路１４に、クロック信号切り換
え回路１２から信号線Ｎを介して割り込み要求信号、す
なわち、”Ｌ”パルスが入力されると、信号線Ｏを介し
てＣＰＵ２に対して割り込み処理を発生するための割り
込み信号を発生する。そして、割り込み信号を受け取っ
たＣＰＵ２は、実行中の演算処理を中止し、ＲＯＭ３の
プログラムに従って割り込み処理を行う。

【００４８】以上により、この実施例４によれば、実施
例１の効果の他に、クロック信号の切り換え時に割り込
み信号を発生することによって、入力クロック信号の周
波数に依存する周辺回路が誤動作しないように設定を変
更することができる効果もある。なお本実施例において
は、クロック信号の切り換え時に割り込み信号を発生す
る例について説明を行ったが、ＣＰＵ２がクロック信号
の切り換えを判定できる様にすれば同様の効果を得ら
れ、例えばクロック切り換え時にセットされるフラグを
プログラム上で常にモニタするように構成しても同様な
効果が得られる。

【００４９】

【発明の効果】以上のように、請求項１の発明によれ
ば、クロック信号切り換え回路により第１のクロック信
号が第１のクロック信号用入力端子に供給されていない
時には第２のクロック信号用入力端子に供給される第２
のクロック信号をシステムクロック発生回路に供給し、
第１のクロック信号が供給された場合にはこの第１のク
ロック信号をシステムクロック発生回路に供給するよう
に構成したので、第一のクロック信号用入力端子の外付
け回路の部品点数を低減することができる効果がある。

【００５０】請求項２の発明によれば、ノイズキャンセ
ラを設けたことにより、第１のクロック信号または第２
のクロック信号の切り換え時にクロック信号切り換え回
路に発生するノイズパルスを除去するように構成したの
で、マイクロコンピュータの誤動作を防止することがで
きる効果がある。

【００５１】請求項３の発明によれば、クロック信号切
り換え回路によりクロック信号の切り換え時に割り込み
信号を発生するように構成したので、入力クロック信号
の周波数に依存する周辺回路が誤動作しないように設定
を変更することができる効果がある。

【図面の簡単な説明】

【図１】 この発明の一実施例によるマイクロコンピュ
ータを示す構成図である。

【図２】 クロック信号切り換え回路の論理を説明する
ための論理回路図である。

【図３】 クロック信号切り換え回路の動作を示すタイ
ミングチャートである。

【図４】 クロック信号切り換え回路の他の一例として
の論理回路図である。

【図５】 図４に示すクロック信号切り換え回路の動作
を示すタイミングチャートである。

【図６】 図６はこの発明のその他の実施例によるマイ
クロコンピュータを示す構成図である。

【図７】 実施例１で示したマイクロコンピュータ１に
ノイズパルスが発生するメカニズムを示す波形図であ
る。

【図８】 ノイズキャンセラを示す論理回路図である。

【図９】 ノイズキャンセラの動作を示す波形図であ
る。

【図１０】 この発明のその他の実施例によるマイクロ
コンピュータを示す構成図である。

【図１１】 クロック信号入力回路を二系統具備した従
来のマイクロコンピュータの構成図である。

【符号の説明】

１ マイクロコンピュータ、２ ＣＰＵ、５ システム
クロック発生回路、６メインクロック信号用入力端子
（第１のクロック信号用入力端子）、７ タイマ回路
（周辺回路）、８ サブクロック信号用入力端子（第２
のクロック信号用入力端子）、１２ クロック信号切り
換え回路、１３ ノイズキャンセラ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵに供給する第１のクロック信号を
   取り込む第１のクロック信号用入力端子と、上記第１の
   クロック信号よりも低い周波数であり、ＣＰＵの周辺回
   路の一部に供給する第２のクロック信号を取り込む第２
   のクロック信号用入力端子と、ＣＰＵの動作時には上記
   第１のクロック信号を分周し動作用クロック信号を発生
   し、ＣＰＵのスタンバイ時には上記動作用クロック信号
   を停止するシステムクロック発生回路とを備えたマイク
   ロコンピュータにおいて、上記第１のクロック信号が上
   記第１のクロック信号用入力端子に供給されていない時
   には上記第２のクロック信号用入力端子に供給される第
   ２のクロック信号を上記システムクロック発生回路に供
   給し、上記第１のクロック信号が供給された場合にはこ
   の第１のクロック信号を上記システムクロック発生回路
   に供給するクロック信号切り換え回路を備えたことを特
   徴とするマイクロコンピュータ。
2. 【請求項２】 上記第１のクロック信号または上記第２
   のクロック信号の切り換え時に上記クロック信号切り換
   え回路に発生するノイズパルスを除去するノイズキャン
   セラを備えたことを特徴とする請求項１記載のマイクロ
   コンピュータ。
3. 【請求項３】 上記クロック信号切り換え回路は、上記
   第１のクロック信号または上記第２のクロック信号の切
   り換え時に割り込み信号を発生することを特徴とする請
   求項１または請求項２記載のマイクロコンピュータ。