JPH0883216A - 情報処理装置及びその方法 - Google Patents

情報処理装置及びその方法

Info

Publication number
JPH0883216A
JPH0883216A JP6217279A JP21727994A JPH0883216A JP H0883216 A JPH0883216 A JP H0883216A JP 6217279 A JP6217279 A JP 6217279A JP 21727994 A JP21727994 A JP 21727994A JP H0883216 A JPH0883216 A JP H0883216A
Authority
JP
Japan
Prior art keywords
cluster
directory
information
packet
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6217279A
Other languages
English (en)
Inventor
Kazumasa Hamaguchi
一正 濱口
Tomohiko Shimoyama
朋彦 下山
Toshiyuki Fukui
俊之 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP6217279A priority Critical patent/JPH0883216A/ja
Publication of JPH0883216A publication Critical patent/JPH0883216A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 各クラスタを結合する中央にキャッシング情
報を一時的に格納する手段を設け、効率的なキャッシュ
の一貫性保持動作を実現する。 【構成】 結合網制御装置104は、クラスタから送ら
れてくるパケットの種類を判断し、そのパケットがディ
レクトリ情報を含んだマルチキャスト要求パケットであ
る場合、ディレクトリに記録されたクラスタにアクセス
をマルチキャストし、ICC106の内容を更新する。
また、送られてきたパケットがディレクトリ情報を含ま
ないマルチキャスト要求パケットまたは回線接続要求パ
ケットであった場合、ICC106をチェックし、IC
C106内に目的の内容が存在する場合、ディレクトリ
に記録されたクラスタにアクセスをマルチキャストし、
ICC106の内容を更新する。ICC106に内容が
存在しない場合、ディレクトリ要求パケットをメモリを
持ったクラスタに送出し、クラスタからのディレクトリ
パケットを待つ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、クラスタ型の情報処理
装置におけるキャッシュの一貫性保持動作を行う情報処
理装置及びその方法に関するものである。
【0002】
【従来の技術】従来、クラスタ型マルチプロセッサ・シ
ステムにおいてディレクトリ方式によりキャッシュの一
貫性を保とうとする場合、キャッシング情報を格納する
ディレクトリの配置方式として、システムの中央等の1
カ所に集中配置する方式と、各クラスタに分散配置する
方式がある。集中配置する方式にはキャッシング情報の
検索に要するコストが各クラスタにおいて均一となると
いう利点がある。また分散配置する方式の場合、クラス
タ内に存在するメモリ・フラグメント(システム内の共
有メモリの一部)に対応する分のディレクトリをそのク
ラスタに配置するのが一般的であり、アクセス先及びア
クセス先データ・ブロックのキャッシング状態によって
は、アクセスを完全にクラスタ内で閉じることができる
という利点がある。
【0003】
【発明が解決しようとしている課題】しかしながらディ
レクトリを集中配置した場合、キャッシング可能領域に
対するアクセスが生じる度に中央等にあるディレクトリ
を検索する必要があり、アクセスが集中するため、ここ
へのアクセスがボトルネックとなりえるという問題があ
る。また、クラスタ数を増すこと等によりシステム中の
共有メモリ容量を増加しようとする場合、ディレクトリ
容量も増す必要があり、これにはハードウェア的制限
(積載可能IC数等)が伴うため、拡張性に劣るという
問題がある。
【0004】またディレクトリを分散配置した場合、拡
張性には優れるが、アクセス先が他のクラスタに存在す
るデータ・ブロックの場合、ディレクトリをアクセスす
ることによるキャッシング状態のチェックに要するコス
トが大きいという問題がある。
【0005】
【課題を解決するための手段(及び作用)】本発明は、
上記課題を解決するために、ディレクトリ方式でキャッ
シュの一貫性保持を行い、キャッシング情報を格納する
ディレクトリを分散配置するクラスタ型の情報処理装置
であって、各クラスタのディレクトリのキャッシング情
報を記憶する記憶手段と、前記記憶されたキャッシング
情報を用いてキャッシュの一貫性保持動作を行う一貫性
保持手段とを有することを特徴とする情報処理装置を提
供する。本発明は、上記課題を解決するために、好まし
くは、前記記憶手段は前記一貫性保持手段に付随するこ
とを特徴とする。本発明は、上記課題を解決するため
に、好ましくは、前記記憶手段は、複数のキャッシング
情報を格納できることを特徴とする。本発明は、上記課
題を解決するために、好ましくは、前記各クラスタのそ
れぞれは回線を介してパケットデータを伝送する伝送手
段を更に有することを特徴とする。本発明は、上記課題
を解決するために、ディレクトリ方式でキャッシュの一
貫性保持を行い、キャッシング情報を格納するディレク
トリを分散配置するクラスタ型の情報処理装置の情報処
理方法であって、クラスタから送られてくるパケットが
ディレクトリ情報を含むか否か判断し、前記判断により
ディレクトリ情報を含むと判断された場合、ディレクト
リに記憶されたクラスタにアクセスをマルチキャスト
し、前記判断によりディレクトリ情報を含まないと判断
された場合、ディレクトリのキャッシング情報を記憶す
る記憶手段よりディレクトリ情報を読み出し、ディレク
トリに記憶されたクラスタにアクセスをマルチキャスト
することを特徴とする情報処理方法を提供する。
【0006】
【実施例】図1は本発明を含むクラスタ型マルチプロセ
ッサ・システムの構成図である。
【0007】本実施例では4クラスタ構成としている
が、クラスタの数は幾つであっても良い。これは本発明
を制限するものではない。
【0008】100はクラスタ0、101はクラスタ
1、102はクラスタ2、103はクラスタ3である。
104は結合網制御装置、105はクラスタ間の接続を
切り替えるスイッチ、106は各クラスタに存在するデ
ィレクトリ中のキャッシング情報を一時的に格納するI
CC(:Intercluster Cachingi
nformation Cache)である。
【0009】107はクラスタ0(100)と結合網制
御装置(104)とを結ぶ信号線であり、結合網の使用
調停信号及びアクセスに関する情報が含まれる。同様に
108はクラスタ1(101)と結合網制御装置(10
4)とを結ぶ信号線、109はクラスタ2(102)と
結合網制御装置(104)とを結ぶ信号線、110はク
ラスタ3(103)と結合網制御装置(104)とを結
ぶ信号線である。111はクラスタ0(100)とスイ
ッチ(105)とを結ぶ信号線であり、クラスタ間アク
セス時にアドレス、データ等の信号が伝わるものであ
る。同様に112はクラスタ1(101)とスイッチ
(105)とを結ぶ信号線、113はクラスタ2(10
2)とスイッチ(105)とを結ぶ信号線、114はク
ラスタ3(103)とスイッチ(105)とを結ぶ信号
線である。
【0010】図2はクラスタの構成図である。本図はク
ラスタ0(100)を示すものであるが、本実施例では
各クラスタは同じ構成をとるものとする。
【0011】200は、メモリ202等に記憶されてい
るプログラム等に従って処理を実行するプロセッサであ
る。201は、プロセッサ200で処理したデータを一
時的に記憶しておくキャッシュ・メモリである。202
はメモリであり、これはシステム中の共有メモリの一部
と設定されるものである。203はディレクトリ・マネ
ージャであり、204のディレクトリを管理するもので
ある。ディレクトリ・マネージャ203は不図示のパケ
ット送信部とパケット受信部を有している。204はデ
ィレクトリである。205は結合網とのインタフェース
であるネットワーク・インタフェースである。206は
ディレクトリ・マネージャ(203)とネットワーク・
インタフェース(205)とを結ぶ信号線である。20
7はクラスタ内の各モジュールを相互に接続するバスで
ある。
【0012】図3は各クラスタ(100/101/10
2/103)と結合網制御装置(104)とを結ぶ信号
線(107/108/109/110)の内訳を示すも
のである。
【0013】REQは各クラスタ(100/101/1
02/103)が結合網制御装置(104)に対して結
合網の使用を要求する信号線である。USEは各クラス
タ(100/101/102/103)が結合網制御装
置(104)に対して結合網を使用していることを示す
信号線である。TYPE0とTYPE1は、各クラスタ
(100/101/102/103)が結合網制御装置
(104)に対してアクセスの種別を示す信号線であ
る。該アクセスの種別は図3の(a)に示す。TYPE
0が0番目の信号線で、TYPE1が0番目の信号線で
あった場合、read命令である。TYPE0が1番目
の信号線で、TYPE1が0番目の信号線であった場
合、write命令である。TYPE0が0番目の信号
線で、TYPE1が1番目の信号線であった場合、re
ad with intend tomodify命令
であり、writeでミスした時に、発行するトランザ
クションである。TYPE0が1番目の信号線で、TY
PE1が1番目の信号線であった場合、purge命令
であり、writeでヒットした時に、ソフトが明示的
に無効化をするトランザクションである。A0からA3
1は各クラスタ(100/101/102/103)が
結合網制御装置(104)に対してアクセスしようとす
るアドレスを示す信号線である。SIZ0とSIZ1は
各クラスタ(100/101/102/103)が結合
網制御装置(104)に対してアクセスしようとするサ
イズを示す信号線である。該サイズは図3の(b)に示
す様に、SIZ0が0番目の信号で、SIZ1の信号が
0番目である場合、アクセスサイズが1バイトである。
また、SIZ0が0番目の信号で、SIZ1の信号が1
番目である場合、アクセスサイズが2バイトである。S
IZ0が1番目の信号で、SIZ1の信号が0番目であ
る場合、アクセスサイズが4バイトである。SIZ0が
1番目の信号で、SIZ1の信号が1番目である場合、
アクセスサイズが32バイトである。
【0014】GRTは結合網制御装置(104)が各ク
ラスタ(100/101/102/103)に対して結
合網の使用を許可したことを示す信号線である。OPR
は結合網制御装置(104)が各クラスタ(100/1
01/102/103)に対して操作を行うことを指示
する信号線である。OPTYPE0とOPTYPE1は
結合網制御装置(104)が各クラスタ(100/10
1/102/103)に対して行うべき操作を示す信号
線である。
【0015】図3において(c)は、結合網制御装置
(104)が各クラスタ(100/101/102/1
03)に対して行うべき操作を示す信号線を示してお
り、OPTYPE0の信号が0番目で、OPTYPE1
の信号が0番目である場合、結合網制御回路がクラスタ
をcheckし、OPTYPE0の信号が0番目で、O
PTYPE1の信号が1番目である場合、結合網制御回
路がクラスタを無効化(invalidate)し、O
PTYPE0の信号が1番目で、OPTYPE1の信号
が0番目である場合、結合網制御回路が各クラスタを書
き戻しし、OPTYPE0の信号が1番目で、OPTY
PE1の信号が1番目である場合、ICCがミスディレ
クトリをロードする為の信号である。
【0016】OPA0からOPA31は結合網制御装置
(104)が各クラスタ(100/101/102/1
03)に対して操作対象のデータ・ブロックを示す信号
線である。CINFO0からCINFO3は結合網制御
装置(104)と各クラスタ(100/101/102
/103)がキャッシング情報のやり取りを行うために
用いる信号線である。
【0017】図4は結合網制御装置(104)の構成図
である。400は結合網の調停動作及びキャッシュの一
貫性保持動作を執り行うマイクロコントローラである。
401はクラスタ0(100)との間の信号線のバッフ
ァ、402はクラスタ1(101)との間の信号線のバ
ッファ、403はクラスタ2(102)との間の信号線
のバッファ、404はクラスタ3(103)との間の信
号線のバッファである。405はクラスタ0(100)
から、406はクラスタ1(101)から、407はク
ラスタ2(102)から、408はクラスタ3(10
3)から、それぞれ結合網の使用要求が来たことをマイ
クロコントローラ(400)に示す信号線である。40
9はバッファ(401〜404)とマイクロコントロー
ラ(400)とを接続するバス、410はICC(10
6)とマイクロコントローラ(400)とを接続するバ
ス、411は調停動作の後にスイッチ(105)の接続
設定を行うための制御線である。
【0018】図5はICC(106)の構成図である。
本実施例におけるICCはダイレクト・マップ方式の連
想方式を採っているが、この構成はセット・アソシアテ
ィブ方式やフル・アソシアティブ方式でもよく、本発明
を制限するものではない。500は有効ビット、アドレ
ス・タグを格納するタグ・メモリ、501はヒット/ミ
スを判定するコンパレータ、502はデータ・ブロック
がどのクラスタにキャッシングされているかを示すICC
データ部である。503はデータ・バッファ、504は
データ信号線、505はアドレス信号線である。
【0019】以下、本発明によるキャッシュの一貫性保
持動作について述べる。例として、クラスタ0(10
0)のプロセッサ(200)がクラスタ3(103)の
メモリ(202)中のデータ・ブロックAに対してアク
セスを行う場合を考える。
【0020】クラスタ0(100)のプロセッサ(20
0)はアクセスを行う場合、付随するキャッシュ・メモ
リ(201)に対してアクセスを行う。ここでキャッシ
ュにリード・ヒットした場合、またはEXCLUSIV
E状態のデータ・ブロックにライト・ヒットした場合、
アクセスは完了する。キャッシュにミスした場合、また
はSHARED状態のデータ・ブロックにライト・ヒッ
トした場合は対応したアクセスがバス(207)上に発
行される。アクセスはクラスタ外のデータ・ブロックに
対するものであるから、ネットワーク・インタフェース
(205)がそれに応じ、クラスタ間アクセス動作を開
始する。クラスタ0(100)のネットワーク・インタ
フェース(205)は、信号線(107)を用いてアク
セス情報とともに結合網の使用を結合網制御装置(10
4)に要求する。結合網制御装置(104)のマイクロ
コントローラ(400)は信号線(405)がアサート
されることによりクラスタ0(100)から結合網の使
用要求が来たことを知り、バス(409)を介してアク
セス情報を読み込む。マイクロコントローラ(400)
は読み込んだアクセス情報を用いてICC(106)をア
クセスする。ここでICCにヒットした場合、即ちIC
C内にクラスタ0(100)がアクセスしようとしてい
るデータ・ブロックのキャッシング情報が格納されてい
た場合は、そのキャッシング情報に応じた一貫性保持動
作を開始する。またICCにミスした場合、即ちICC
内にクラスタ0(100)がアクセスしようとしている
データ・ブロックのキャッシング情報が格納されていな
かった場合は、クラスタ3(103)に対してディレク
トリ(204)中に格納されている当該データ・ブロッ
クのキャッシング情報を、信号線(110)を介して要
求する。クラスタ3(103)ではネットワーク・イン
タフェースを介してディレクトリ・マネージャ(20
3)がその要求を受け取り、受け取ったアドレスを用い
てディレクトリ(203)をアクセスすることで当該デ
ータ・ブロックのキャッシング情報を読み出し、ネット
ワーク・インタフェース(205)と信号線(110)
を介して結合網制御装置(104)にキャッシング情報
を渡す。結合網制御装置(104)のマイクロコントロ
ーラ(400)は信号線408がアサートされることで
クラスタ3(103)から要求していたキャッシング情
報が来たことを知り、バス(409)を介してそれを読
み出し、バス(410)を介してICC(106)に書き
込むとともに、そのキャッシング情報に応じた一貫性保
持動作を開始する。即ちクラスタ0(100)の発行し
たアクセスがリード・アクセスである場合は、当該デー
タ・ブロックをキャッシングしているクラスタに対して
DIRTY状態のデータ・ブロックの主記憶装置への書戻
しと、EXCLUSIVE状態のデータ・ブロックのS
HARED状態への状態の変更を要求する。この操作の
完了後、クラスタ0(100)をキャッシング先として
当該ブロックのキャッシング情報に加える等の変更され
たキャッシング情報をICC(106)とクラスタ3
(103)のディレクトリ(204)に書込む操作を行
い、以下スイッチ制御線(411)を用いてスイッチ
(105)を設定変更し、クラスタ0(100)にアク
セスを行わせる。
【0021】以下、本発明によるキャッシュ一貫性保持
動作の処理を、図6、図7、図8のフローチャートを用
いて、詳細に説明する。
【0022】図6は、クラスタ内のディレクトリ・マネ
ージャ内のパケット送信部のフローチャートである。ス
テップS601でパケット送信部はバス207に対する
バスアクセス(キャッシュメンテナンスを含む)を検出
する。検出されたバスアクセスが自クラスタ内のメモリ
であるかステップS602で判断し、自クラスタ内のメ
モリに対するアクセスであった場合、ステップS603
で自クラスタ内のメモリの応答を抑制する。メモリの応
答を抑制している間に、ステップS604からステップ
S608の処理を実行する。ステップS604ではディ
レクトリを参照し、ステップS605で他のクラスタに
キャッシングされているか判断し、されていなければス
テップS608の処理に移る。キャッシングされている
場合は、ステップS606で結合網制御装置にディレク
トリの内容と共にマルチキャスト要求を送出する。そし
てステップS607で結合網制御装置からのマルチキャ
スト完了パケットを待つ。マルチキャストが完了した
ら、ステップS608でディレクトリを更新し、ステッ
プS609でメモリの応答抑制を解除する。ステップS
602で自クラスタのメモリに対するバスアクセスでな
いと判断された場合、ステップS610でバスアクセス
はキャッシュメンテナンス情報であるか判断し、キャッ
シュメンテナンス情報である場合、ステップS611で
アクセスをリトライさせ、ステップS612で結合網制
御装置にマルチキャスト要求パケットを送出する。そし
てステップS613でアクセスのリトライを解除する。
以上の処理により、ディレクトリ・マネージャ203の
パケット送信部の処理が実行される。
【0023】図7は、結合網制御装置のフローチャート
である。ステップS701ではクラスタから送られてく
るパケットを待つ。ステップS702では送られてきた
パケットの種類を判断し、そのパケットがディレクトリ
情報を含んだマルチキャスト要求パケットであると判断
された場合、ステップS703からステップS706の
処理を飛ばしてステップS707の処理を実行する。ス
テップS702で、送られてきたパケットがディレクト
リ情報を含まないマルチキャスト要求パケットまたは回
線接続要求パケットであった場合、ステップS703の
処理に移る。ステップS703ではICCをチェック
し、ICC内に目的の内容が存在する場合、ステップS
705とステップS706の処理を飛ばしステップS7
07の処理に移る。ステップS704でICCに内容が
存在しない場合、ステップS705で、ディレクトリ要
求パケットをメモリを持ったクラスタに送出し、ステッ
プS706でクラスタからのディレクトリパケットを待
つ。そしてステップS707の処理に移る。ステップS
707ではディレクトリに記録されたクラスタにアクセ
スをマルチキャストする。そしてステップS708で
は、ICCを更新する。ステップS709では、パケッ
トの種類が回線要求パケットか判断し、回線要求パケッ
トであれば、ステップS710で回線を接続し、回線要
求パケットで無ければ次のパケットを待つ処理に移る。
図8は、クラスタ内のディレクトリ・マネージャ内部の
パケット受信部のフローチャートである。ステップS8
01でパケットを待ち、ステップS802で受け取った
パケットの種類を判断する。パケットがキャッシュメン
テナンスのパケットであった場合、ステップS804に
処理を移し、ステップS804でパケットに従いバスに
アクセス情報を出力する。そして、ステップS805で
アクセス結果を結合網制御装置に送出する。ステップS
802でパケットの種類がディレクトリ要求パケットで
あった場合、ディレクトリをアクセスし、結合網制御装
置に出力する。
【0024】
【発明の効果】以上説明した様に、本発明によればIC
Cにディレクトリとその内容が存在した場合、キャッシ
ュの一貫性保持に要するコストをディレクトリを単に分
散配置する方式に比べて緩和することができ、ディレク
トリを集中配置した際に問題となる拡張性にも優れる効
果がある。
【図面の簡単な説明】
【図1】本発明を実施したクラスタ型マルチプロセッサ
・システムの構成図である。
【図2】クラスタの構成図である。
【図3】各クラスタと結合網制御装置とを結ぶ信号線の
図である。
【図4】結合網制御装置の構成図である。
【図5】ICCの構成図である。
【図6】ディレクトリ・マネージャ内のパケット送信部
のフローチャートである。
【図7】結合網制御装置のフローチャートである。
【図8】ディレクトリ・マネージャ内のパケット受信部
のフローチャートである。
【符号の説明】
100,101,102,103 クラスタ 104 結合網制御装置 105 スイッチ 106 ICC(:Intercluster Caching information
Cache) 107,108,109,110 クラスタと結合網制
御装置とを結ぶ信号線 111,112,113,114 クラスタとスイッチ
とを結ぶ信号線 200 プロセッサ 201 キャッシュ・メモリ 202 メモリ 203 ディレクトリ・マネージャ 204 ディレクトリ 205 ネットワーク・インタフェース 206 ディレクトリ・マネージャとネットワーク・イ
ンタフェースとを結ぶ信号線 207 クラスタ内のバス 400 マイクロコントローラ 401,402,403,404 信号線のバッファ 405,406,407,408 クラスタからの信号
到着をマイクロコントローラに知らせる信号線 409 各クラスタとの間の信号線バッファとマイクロ
コントローラとを結ぶバス 410 ICCとマイクロコントローラとを結ぶ信号
線 500 タグ・メモリ 501 コンパレータ 502 データ・メモリ 503 バッファ 504 マイクロコントローラと結ばれるデータ信号線 505 マイクロコントローラからのアドレス信号線

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ディレクトリ方式でキャッシュの一貫性
    保持を行い、キャッシング情報を格納するディレクトリ
    を分散配置するクラスタ型の情報処理装置であって、 各クラスタのディレクトリのキャッシング情報を記憶す
    る記憶手段と、 前記記憶されたキャッシング情報を用いてキャッシュの
    一貫性保持動作を行う一貫性保持手段とを有することを
    特徴とする情報処理装置。
  2. 【請求項2】 前記記憶手段は前記一貫性保持手段に付
    随することを特徴とする請求項1記載の情報処理装置。
  3. 【請求項3】 前記記憶手段は、複数のキャッシング情
    報を格納できることを特徴とする請求項1記載の情報処
    理装置。
  4. 【請求項4】 前記各クラスタのそれぞれは回線を介し
    てパケットデータを伝送する伝送手段を更に有すること
    を特徴とする請求項1記載の情報処理装置。
  5. 【請求項5】 ディレクトリ方式でキャッシュの一貫性
    保持を行い、キャッシング情報を格納するディレクトリ
    を分散配置するクラスタ型の情報処理装置の情報処理方
    法であって、 クラスタから送られてくるパケットがディレクトリ情報
    を含むか否か判断し、 前記判断によりディレクトリ情報を含むと判断された場
    合、ディレクトリに記憶されたクラスタにアクセスをマ
    ルチキャストし、 前記判断によりディレクトリ情報を含まないと判断され
    た場合、ディレクトリのキャッシング情報を記憶する記
    憶手段よりディレクトリ情報を読み出し、ディレクトリ
    に記憶されたクラスタにアクセスをマルチキャストする
    ことを特徴とする情報処理方法。
JP6217279A 1994-09-12 1994-09-12 情報処理装置及びその方法 Withdrawn JPH0883216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6217279A JPH0883216A (ja) 1994-09-12 1994-09-12 情報処理装置及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6217279A JPH0883216A (ja) 1994-09-12 1994-09-12 情報処理装置及びその方法

Publications (1)

Publication Number Publication Date
JPH0883216A true JPH0883216A (ja) 1996-03-26

Family

ID=16701653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6217279A Withdrawn JPH0883216A (ja) 1994-09-12 1994-09-12 情報処理装置及びその方法

Country Status (1)

Country Link
JP (1) JPH0883216A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005539282A (ja) * 2002-01-09 2005-12-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 単一のコヒーレントなシステム内の分散コンピュータ・ノードにキャッシュ・コヒーレンスを提供するのにグローバル・スヌープを使用する方法および装置
US7747827B2 (en) 2002-03-20 2010-06-29 Hitachi, Ltd. Storage system, disk control cluster, and its increase method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005539282A (ja) * 2002-01-09 2005-12-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 単一のコヒーレントなシステム内の分散コンピュータ・ノードにキャッシュ・コヒーレンスを提供するのにグローバル・スヌープを使用する方法および装置
US7747827B2 (en) 2002-03-20 2010-06-29 Hitachi, Ltd. Storage system, disk control cluster, and its increase method

Similar Documents

Publication Publication Date Title
KR100491435B1 (ko) 다수의 시스템 버스를 가지는 컴퓨터 시스템 내의 메모리 일관성을 유지하기 위한 시스템 및 방법
JP2819982B2 (ja) 範囲指定可能なキャッシュ一致保証機能を有するマルチプロセッサシステム
US6789173B1 (en) Node controller for performing cache coherence control and memory-shared multiprocessor system
US6546471B1 (en) Shared memory multiprocessor performing cache coherency
US6438653B1 (en) Cache memory control circuit including summarized cache tag memory summarizing cache tag information in parallel processor system
US6138217A (en) Method and apparatus for cache coherency in an interconnecting network
EP3788493B1 (en) Data processing network with flow compaction for streaming data transfer
JPH0272452A (ja) 無効要求を選別する方法及び装置
US6823431B2 (en) Method for increasing efficiency in a multi-processor system and multi-processor system with increased efficiency
JP3661764B2 (ja) 不均等メモリ・アクセス・コンピュータ・システムにおいてエヴィクション・プロトコルを提供するための方法およびシステム
JP2000250812A (ja) メモリ・キャッシュ・システムおよびその管理方法
US6560681B1 (en) Split sparse directory for a distributed shared memory multiprocessor system
JPH08185359A (ja) メモリサブシステム
US6226718B1 (en) Method and system for avoiding livelocks due to stale exclusive/modified directory entries within a non-uniform access system
JP2746530B2 (ja) 共有メモリマルチプロセッサ
US10437725B2 (en) Master requesting missing segments of a cache line for which the master has coherence ownership
US6256708B1 (en) Auxiliary buffer for direct map cache
US6813694B2 (en) Local invalidation buses for a highly scalable shared cache memory hierarchy
US6826654B2 (en) Cache invalidation bus for a highly scalable shared cache memory hierarchy
JPH0883216A (ja) 情報処理装置及びその方法
JPH0511337B2 (ja)
US6826655B2 (en) Apparatus for imprecisely tracking cache line inclusivity of a higher level cache
JP2000267935A (ja) キヤッシュメモリ装置
JP2006164218A (ja) ストレージシステム及びそのキャッシュ制御方法
JPH11102321A (ja) 分散共有メモリ型並列計算機のキャッシュコヒーレンシ制御方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011120