JPH0883248A - 情報処理システム及びその方法 - Google Patents

Abstract

(57)【要約】 【目的】 異なるノード内のプロセッサ間での同期動作
を実現する。 【構成】 内部バスと、該バスを監視して同期動作に要
する情報を検出し、該情報に基づいて他のプロセッサと
の同期動作を実行するプロセッサとを有するノードを複
数備えた情報処理システムに、前記複数のノード間を同
時に複数組接続可能な接続経路と、該接続経路の利用要
求を調停するための調停手段と、該調停手段と各ノード
との間をそれぞれ接続する調停用信号経路と、ノード内
及びノード間での同期動作に要する情報の一部又は全部
を、当該ノードから前記調停手段へ、前記調停用信号経
路を用いて伝送する伝送手段と、該伝送手段によりノー
ドから伝送された情報に基づき、当該情報の一部又は全
部を、前記調停用信号経路を用いて、前記調停手段から
各ノードに再分配する再分配手段とを具える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主にそれぞれが一つ以
上のプロセッサとメモリを持つ複数のノードと、それら
の複数のノードを接続する接続経路とにより構成された
情報処理装置に関するものである。

【０００２】

【従来の技術】マルチプロセッサシステムにおいてＣＰ
Ｕ間の同期を取ろうとした場合、それらのＣＰＵが接続
されている共有バスの専有を、ある期間、単独のＣＰＵ
に許すことによって同期機構を実現するバスロック方式
が、よく用いられてきた。一方、load命令に伴ってrese
rve フラグを立てる命令（以下この命令をLoad Reserve
命令〔ＬＲ〕と呼ぶ）と、条件付きstore 命令の一つで
あり、store 命令を実行する前にreserve フラグを検査
し、そのフラグが有効であればstore 命令を実行し、そ
の後にreserve フラグを無効化する命令（以下この命令
をStore Conditional 命令〔ＳＣ〕と呼ぶ）と、バスを
スヌープすることによって、他のＣＰＵが自分が〔Ｌ
Ｒ〕命令を実行したアドレスと同一のアドレスにstore
命令を実行したことを検出すると、reserve フラグを無
効化する機能（以下この機能をStoreSnoop 機能〔Ｓ
Ｓ〕と呼ぶ）を備え、これら〔ＬＲ〕、〔ＳＣ〕、〔Ｓ
Ｓ〕を用いることによって同期機構を実現する方式があ
る。後者は前者に比べてバスの専有を利用しない点で、
よりマルチＣＰＵシステムにおける性能向上を目指した
ものである。

【０００３】一方、１つ以上のプロセッサとメモリを持
つノードを、ノード間のデータの交換を目的として複数
個接続する場合、各種ＬＡＮを用いて接続する方法や、
ＬＡＮに依らずノード同士をメモリのアドレスレベルで
つなぐ方法がある。後者の例としては、本願出願人が特
願平５−２８６８７６号として、光波長多重化方式を用
いた情報処理装置を出願している。この方式は、複数の
波長を用いることにより、複数のノード間で同時に異な
るデータ転送を実現できることを特徴としたものであ
る。

【０００４】また、そのシステムの改良例としては、本
願出願人が特願平５−２８８２７１号として出願した、
各ノードがデータ転送に先立つ接続経路要求と同時に、
データ転送に係わる付加情報をアービタに送付し、アー
ビタが接続経路設定時に、それらの情報をアービトレー
ション用信号線を通じて接続先のノードに送付し、接続
要求を受けたノードが、経路のセットアップとノード間
で送受するデータの準備とをオーバーラップして実現す
ることで、接続経路設定後のデータ転送の効率を向上さ
せる情報処理装置が考案されている。

【０００５】

【発明が解決しようとしている課題】しかしながら、上
述の光波長多重化方式を用いたシステムにおいては、複
数の波長を用いることにより、複数のノード間で同時に
異なるデータ転送を実現可能としたため、逆にそれらの
複数のデータ転送を同時にノード内の各ＣＰＵがスヌー
プする事が不可能であり、そのため、上述のシステムで
はノード間にまたがったＣＰＵ間同期機構を導入するこ
とができなかった。ゆえに、ＣＰＵ間の同期の実現はノ
ード内部に限られ、ノード間にまたがったＣＰＵ間の同
期を利用したような複雑な処理を行うことは不可能であ
った。

【０００６】そこで、本願発明は、ノード間にまたがっ
たＣＰＵ同期動作を実現することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、内部バスと、該バスを監視して同期動
作に要する情報を検出し、該情報に基づいて他のプロセ
ッサとの同期動作を実行するプロセッサとを有するノー
ドを複数備えた情報処理システムに、前記複数のノード
間を同時に複数組接続可能な接続経路と、該接続経路の
利用要求を調停するための調停手段と、該調停手段と各
ノードとの間をそれぞれ接続する調停用信号経路と、ノ
ード内及びノード間での同期動作に要する情報の一部又
は全部を、当該ノードから前記調停手段へ、前記調停用
信号経路を用いて伝送する伝送手段と、該伝送手段によ
りノードから伝送された情報に基づき、当該情報の一部
又は全部を、前記調停用信号経路を用いて、前記調停手
段から各ノードに再分配する再分配手段とを具え、該分
配手段により各ノードに分配された前記情報を、各ノー
ドの内部バス上に反映させることにより、異なるノード
内のプロセッサ間での同期動作を実現する。

【０００８】また、本発明の他の態様によれば、内部バ
スと、該バスを監視して同期動作に要する情報を検出
し、該情報に基づいて他のプロセッサとの同期動作を実
行するプロセッサとを有するノードを複数備え、前記複
数のノード間を同時に複数組接続可能な接続経路を有す
る情報処理システムにおける情報処理方法に、ノード内
及びノード間での同期動作に要する情報の一部又は全部
を、前記接続経路の利用要求とともに、当該ノードから
前記調停部へ、該調停部と各ノードとの間をそれぞれ接
続する調停用信号経路を用いて伝送する伝送工程と、前
記接続経路の利用要求を調停部により調停する調停工程
と、前記伝送工程によりノードから伝送された情報に基
づき、当該情報の一部又は全部を、前記調停用信号経路
を用いて、前記調停部から各ノードに再分配する再分配
工程とを具え、該再分配工程により各ノードに分配され
た前記情報を、各ノードの内部バス上に反映させること
により、異なるノード内のプロセッサ間での同期動作を
実現する。

【０００９】

【実施例】図１は、本発明を実現するためのシステムの
一実施例の構成図である。

【００１０】１００、２００、３００、４００はノード
であり、各ノードは光ファイバにより構成された接続経
路１０によって接続されている。各ノードはその中にＣ
ＰＵ１０１、２０１、３０１、４０１、メモリ１０２、
２０２、３０２、４０２、接続経路１０と各ノードの内
部とを接続するためのインタフェース回路１０３、２０
３、３０３、４０３、接続経路１０の利用を要求するた
めのアービトレーション用インタフェース回路１０４、
２０４、３０４、４０４、それらをノード内部で相互接
続するための内部バス１０５、２０５、３０５、４０５
を含んでいる。

【００１１】更に、アービトレーション用インタフェー
ス回路１０４、２０４、３０４、４０４には、同期関連
命令の検出、および同期関連命令をエミュレートする同
期実現装置１０６、２０６、３０６、４０６が含まれて
いる。しかし、本構成に制限されるものではない。

【００１２】２０は、接続経路１０の利用を調停するた
めのアービタであり、アービタ２０は、各ノードとそれ
ぞれアービトレーション用信号経路１１０、２１０、３
１０、４１０によって接続されている。

【００１３】また、アービタ２０の内部には、各ノード
から送られてくるパケットを管理するパケット情報管理
装置２１の他に、パケットに含まれる情報のうち経路要
求情報を管理する経路選択情報管理装置２２、それらの
情報に続いて送られてくるアドレスなどのデータ転送に
伴う付加情報を一時的に蓄える付加情報管理装置２３、
及びパケット中のＣＰＵ間同期機構を実現するために必
要な情報を一時的に蓄えるとともに、各ノードへプロト
コル情報を再分配するための制御を行う同期情報管理装
置２４が設置されている。

【００１４】本実施例では、図１に示すような構成のシ
ステムにおいて、アービタを通じて同期情報を集中管理
し、その情報をアービタから各ノードへブロードキャス
トする事により、互いにバススヌープが出来ないような
状況下で、ノード間にまたがったＣＰＵ間同期機構を実
現する例を示す。

【００１５】具体的には、ノード１００上のＣＰＵ１０
１とノード３００上のＣＰＵ３０１がノード２００上の
メモリ２０２のデータに関して同期を取ろうとしたとき
に、それに伴うＣＰＵ間同期保持動作がどのようにして
実施されるかを示す。

【００１６】図２はシステム全体のアドレスマップであ
る。本実施例ではシステム全体のアドレス空間４ギガバ
イトをノード４つ分に振り分けて利用している。

【００１７】いま、ノード１００上のＣＰＵ１０１は、
ノード２００のＲＡＭ２０２上の４１００００００ｈ番
地のデータ（４バイト）を〔ＬＲ〕命令を利用してｌｏ
ａｄした後であり、ｒｅｓｅｒｖｅフラグが有効である
ので、〔ＳＣ〕命令を発行して、それを変更しようとし
ているとする。

【００１８】なお、ノード１００内のプロセッサ１０１
へノード２００内部のＲＡＭ４１００００００ｈ番地の
データがｌｏａｄされる過程は、特願平５−２８８２７
１号に示す如く、ノード間でのデータのリードが行われ
ることによって実現される。

【００１９】また、ノード３００上のＣＰＵ３０１も、
ノード２００のＲＡＭ２０１上の４１００００００ｈ番
地のデータ（４バイト）を〔ＬＲ〕命令を利用してｌｏ
ａｄした後であり、ｒｅｓｅｒｖｅフラグが有効になっ
ているとする。

【００２０】図３はアービタインタフェース１０４のブ
ロック図である。

【００２１】アービタインタフェース１０４の内部に存
在するアドレスデコーダ１４０は、ノード１０１の内部
バス１０５（データ信号線１５１、コントロール信号線
１５２、アドレス信号線１５３より構成される）を常に
監視しており、外部ノード（この場合ノード２００）へ
のアクセス（アドレス４１００００００ｈへのライト動
作）がバス上に発生したことを認識した場合、外部アク
セス検出信号１４４、及びライト要求検出信号１５０に
よって、ノードアービトレーション制御プロセッサ１４
１上で動作するプログラムに制御を渡す。同時にアドレ
スラッチレジスタ１４２に、そのときアドレス信号線１
５３上に出ているアドレスをラッチし、コントロール信
号ラッチレジスタ１４３に、リードライト要求種別（ラ
イト）、転送バイト数（４バイト）などのコントロール
情報をラッチする。

【００２２】ノードアービトレーションプロセッサ１４
１は、本実施例では１チップマイクロコントローラを用
いたが、この構成に制限されるものではなく、ハードウ
ェアロジックなどにより構成しても良い。

【００２３】このとき、同時に、アービタインタフェー
ス１０４の中に組み込まれている同期実現装置１０６の
内部に存在するコントロール信号デコーダ１８０は、コ
ントロール信号線１５２を常に監視しており、ｓｔｏｒ
ｅ命令（この場合はノード２００上のアドレス４１００
００００ｈへの〔ＳＣ〕命令）がバス上に発生したこと
を認識した場合、ｓｔｏｒｅ要求検出信号１８１によっ
て、ノードアービトレーション制御プロセッサ１４１上
で動作するプログラムに同期制御が必要なことを通知す
る。

【００２４】信号１４４、１５０、１８１による通知を
受けたノードアービトレーション制御プロセッサ１４１
は、アドレスラッチ１４２、及びコントロール信号ラッ
チ１４３よりラッチされたアドレス及びコントロール情
報を読み出し、接続先を判別し、図４に示すようなアー
ビトレーションリクエストパケットを作成し、パラレル
／シリアル変換器１６１に書き込む。図４に示すパケッ
トは経路要求信号であるとともに、同期制御要求をアー
ビタに通知する部分も情報として含むものである。

【００２５】パラレル／シリアル変換器１６１では、書
き込まれた情報をシリアルデータに変換し、発光素子１
６３へ出力する。発光素子１６３は、入力された信号を
光電変換し、波長λ１の光信号として、光ファイバによ
って構成された通信路１１０を通してアービタ２０へ出
力する。この構成は全てのノードにおいて共通である。
なお、ここでいう発光素子は、ＬＥＤもしくはレーザー
などの素子であり、受光素子はフォトダイオードに代表
される素子を指す。

【００２６】図５に、アービタ２０のブロック図を示
す。６０１、６０３、６０５、６０７は受光素子であ
り、それぞれノードにより発光されたλ１の波長の光信
号、つまり上記アービトレーションリクエスト信号を受
信し電気信号に変換する、今ノード１００よりリクエス
ト信号が到着し、シリアル／パラレル変換器６１１に入
力されると、シリアル／パラレル変換器６１１では、入
力されたシリアル電気信号をパラレル信号に変換し、同
時にデータ受信検出信号６２２により、パケット情報管
理装置２１に通知する。本実施例では、パケット情報管
理装置２１は、プログラムを格納したＲＯＭおよび処理
に用いるＲＡＭを内蔵したマイクロコントローラ６２１
により構成した。

【００２７】また、このマイクロコントローラ６２１
は、同時に、経路選択情報管理装置２２、付加情報管理
装置２３、同期制御情報管理装置２４の役割を果たす部
分を含むものとする。しかし、この構成に制限されるも
のではない。

【００２８】パケット情報管理装置２１は、データ受信
検出信号（１）６２２を受信すると、デバイスセレクト
信号６１９により、シリアル／パラレル変換器６１１を
選択し、内部のレジスタよりデータバス６２０を通じ
て、ノード１００より送出されたリクエストパケットを
読み出す。リクエストパケットに含まれる情報のうち、
要求元ノード番号の情報は、経路選択情報管理装置２２
に受け渡され、データ転送にかかわる付加情報の部分
は、このマイクロコントローラ６２１中の付加情報管理
装置２３としての役割を果たす部分に格納される。更
に、このパケットがＣＰＵ間同期保持動作に伴うものと
判断されると、各ノードでのＣＰＵ間同期保持動作が必
要であるため、リクエストパケット内のアドレス及び、
要求元ノード番号等の情報が、マイクロコントローラ６
２１中の同期制御情報管理装置２４としての役割を果た
す部分に格納される。

【００２９】２２の経路選択情報管理装置は受け取った
データを解析し、この伝送路の使用要求がノード１００
よりノード２００への接続要求であることを認識すると
ともに、経路選択情報管理装置内に設けられた伝送路使
用状態フラグ、及び使用中である波長をチェックし、使
用可能状態の場合はフラグを使用中状態に設定し、図６
に示す接続準備要求パケットを作成し６１２および６１
４のパラレル／シリアル変換器に書き込む。この接続準
備パケットには、マイクロコントローラの中の付加情報
管理装置２３の役割を果たす部分からもたらされた情
報、および波長情報も一緒に含まれる。これら２つの接
続準備要求パケットは光アービタインターフェースの場
合と同様にλ１の光信号を用い、ノード１００およびノ
ード２００へ出力される。なお、ここで４つのノード
は、データ通信用にそれぞれ異なる波長λ２、λ３を用
いることによって、同時に二系統の通信を一対一のノー
ド間で行うことが可能になっている。

【００３０】これに続いて、同期情報管理装置２４は自
分にもたらされた情報をもとに、各ノードに於けるＣＰ
Ｕ間の同期を保持するために、ノード３００及び４００
に対して、アドレス４１００００００ｈのアドレスに対
応してｒｅｓｅｒｖｅフラグを立てていた場合はそれを
無効化するように指示するため、図７に示すような同期
フラグ無効化パケットを作成し、６１６、６１８のパラ
レル／シリアル変換器に順次書き込む。

【００３１】この場合、これらの変換器などが本来の接
続経路のアービトレーションに利用されていた場合は、
その利用終了を待ってから同期フラグ無効化パケットを
転送する。

【００３２】これら２つの同期フラグ無効化パケットは
光アービタインターフェースの場合と同様にλ１の光信
号を用い、アービトレーション用信号線３１０、４１０
を通じてノード３００およびノード４００へ出力され
る。

【００３３】ノード３００、４００におけるＣＰＵ間同
期保持のためのｒｅｓｅｒｖｅフラグ無効化動作につい
てノード３００での動作を例に説明する。

【００３４】ノード３００の構成はノード１００と共通
であるので、図３を説明に流用する。ノード３００にお
いて、ファイバー３１０（図３では１１０）により入力
された光信号は、受光素子１６４により電気信号に変換
され、光アービタインターフェース３０４（図３では１
０４）に入力される。光アービターインターフェース３
０４では入力された信号は、シリアル／パラレル変換器
１６２によりパラレル信号に変換されると同時に、デー
タ受信信号１４８によりノードアービトレーション制御
プロセッサ１４１に通知される。

【００３５】この通知が検出されると、ノード３００の
ノードアービトレーション制御プロセッサ１４１は、シ
リアル／パラレル変換器１６２より、デバイスセレクト
信号１４７、データバス１４５を使用し、上記同期フラ
グ無効化パケットを読みだし、ノード内に向けて内部バ
ス３０５の使用許可を要求する。ノードアービトレーシ
ョン制御プロセッサ１４１は、内部バスの使用許可が与
えられると、データ送受信要求信号群１４９を用い、接
続経路インターフェース３０３に対して、図７のパケッ
トの内容に基づき、アドレス４１００００００ｈのアド
レスに関連してｒｅｓｅｒｖｅフラグを立てているよう
なＣＰＵに対して、そのフラグを無効化するためのバス
アクセスを内部バス３０５上に出すことを指示する。

【００３６】図８に接続経路インターフェース部３０３
の一例を示す。ここではアービタインタフェースより送
られるデータ送受信要求信号１４９により、１３０のア
ドレスドライバにはアドレス（４１００００００ｈ）
が、データ転送シーケンサ１３１には同期フラグ無効化
の要求が指示される。この場合、具体的には内部バス３
０５上へのアドレス４１００００００ｈのダミーデータ
のｓｔｏｒｅが指示される。

【００３７】シーケンサ１３１は、信号１３４により、
アドレスドライバ１３０に対してアドレス４１００００
００ｈのドライブを指示し、続いてコントロールドライ
バ１３２に対し、転送サイズ、ｓｔｏｒｅ命令実行のた
めのコントロール信号のバスへのドライブを信号線１３
６を通して指示する。更に、信号線１３７を通して、ダ
ミーデータのバス上へのドライブを、データバッファ１
３３に対して指示する。

【００３８】このダミーデータのｓｔｏｒｅ処理を〔Ｓ
Ｓ〕としてスヌープしたノード内プロセッサ３０１は、
自分が保持しているｒｅｓｅｒｖｅフラグ、及び、その
フラグを立てるに至ったアドレスを保持しているレジス
タを検査する。本実施例の場合、アドレスが一致するの
で、そのｒｅｓｅｒｖｅフラグは無効化される。

【００３９】一方、メモリ３０２には該当するアドレス
が存在しないので、このｓｔｏｒｅ処理は無視される。
データ転送シーケンサ１３１は、バスがタイムアウトす
ることを防ぐために、一定のディレイ後、コントロール
ドライバ１３２に対してアクノリッジ信号をドライブす
るように指示する。

【００４０】ノード４００においても同様の動作が実施
される。

【００４１】なお、このノード３００、４００における
これら一連の動作はアドレスバスとデータバスの制御が
独立しているようなＣＰＵを用いているシステムにおい
ては、アドレスオンリートランザクションとして定義す
ることも考えられる。その場合は、これらｒｅｓｅｒｖ
ｅフラグ無効化の処理はアドレスフェイズだけで処理を
完了し、ダミーデータのバス上へのドライブを伴わない
形で実現が可能である。

【００４２】一方、正しいデータの転送先であるノード
２００においては、特願平５−２８８２７１号に示すが
ごとく転送が行われ、データのｓｔｏｒｅ処理が行われ
る。その際、ノード３００での動作と同様に〔ＳＳ〕が
実行され、ＣＰＵの同期フラグの検査が行われ同期動作
が保証される。

【００４３】これによりノード１００の〔ＳＣ〕命令の
実行にともなうＣＰＵ間の同期保持動作が実現される。

【００４４】他のノード間での転送においてもまったく
同様に処理が行われる。

【００４５】なお、本実施例では、図１におけるアービ
トレーション用信号経路１１０、２１０、３１０、４１
０の上の光信号には波長λ１の光を使用し、接続経路１
０上の光信号には、波長λ２、λ３（λ２、λ３は別波
長）を使用しているが、λ１＝λ２、λ１＝λ３の場合
があっても構成上差し支えはない。

【００４６】次に、自ノード内部のメモリ上のデータへ
の同期命令の場合、具体的には、ノード１００上のＣＰ
Ｕ１０１が、同期命令に利用可能な自ノード内ＲＡＭ１
０２上の０１００００００ｈ番地のデータ（４バイト）
を〔ＬＲ〕命令を利用してｌｏａｄしており、それを
〔ＳＣ〕命令を発行して変更しようとした場合、それに
伴う同期の保持動作がどのようにして実施されるかを示
す。

【００４７】図３において、今度は、外部アクセス検出
信号１４４は反応せず、ライト要求検出信号１５０、及
びｓｔｏｒｅ要求検出信号１８１によって、ノードアー
ビトレーション制御プロセッサ１４１上で動作するプロ
グラムに制御を渡す。同時にアドレスラッチレジスタ１
４２に、そのときアドレス信号線１５３上に出ているア
ドレスをラッチし、コントロール信号ラッチレジスタ１
４３に転送バイト数（４バイト）などのコントロール情
報をラッチする。

【００４８】ノードアービトレーション制御プロセッサ
１４１は、アドレスラッチ１４２、及びコントロール信
号ラッチ１４３よりラッチされた信号を読み出し、図９
に示すような同期メンテナンスリクエストパケットを作
成し、パラレル／シリアル変換器１６１に書き込む。パ
ラレル／シリアル変換器１６１では、書き込まれた情報
をシリアルデータに変換し、発光素子１６３へ出力す
る。発光素子１６３は、入力された信号を光電変換し、
波長λ１の光信号として、光ファイバによって構成され
た通信路１１０を通してアービタ２０へ出力する。

【００４９】図５において、ノード１００よりキャッシ
ュメンテナンスリクエストパケットが到着し、シリアル
／パラレル変換器６１１に入力されると、シリアル／パ
ラレル変換器６１１では、入力されたシリアル電気信号
をパラレル信号に変換し、同時にデータ受信検出信号６
２２により、パケット情報管理装置２１に通知する。

【００５０】パケット情報管理装置２１は、データ受信
検出信号（１）６２２を受信すると、デバイスセレクト
信号６１９により、シリアル／パラレル変換器６１１を
選択し、内部のレジスタよりデータバス６２０を通じ
て、ノード１００より送出された同期メンテナンスリク
エストパケットを読みだす。そしてパケット内のアドレ
ス及び転送バイト数、要求元ノード番号等の情報を、マ
イクロコントローラの中の同期情報管理装置２４として
の役割を果たす部分に格納する。

【００５１】同期情報管理装置２４は、自分にもたらさ
れた情報をもとに、各ノードにおけるＣＰＵ間同期を保
持するために、ノード２００、ノード３００及び４００
に対して、アドレス０１００００００ｈのデータを対象
にｒｅｓｅｒｖｅフラグを立てていた場合はそれを無効
化するように指示するため、図７に示すようなキャッシ
ュメモリ無効化パケットを作成し、パラレル／シリアル
変換器６１４、６１６、６１８に順次書き込む。

【００５２】これ以後の動作は、先の例と同じであるの
で省略する。

【００５３】なお、ここまでに示した実施例では、図１
におけるアービトレーション用信号経路１１０、２１
０、３１０、４１０と、接続経路１０とでは、物理的に
別の信号経路を仮定していたが、論理的にこれらの回線
が分離可能であれば、物理上は同一信号経路を通る場合
があってもよい。

【００５４】但し、その場合、波長多重する際に混信を
防ぐ関係上、λ１、λ２、λ３はそれぞれが異なる波長
であることが必要となる。

【００５５】〔他の実施例〕先の実施例では各ノードに
おけるＣＰＵ間同期保持のための無効化処理は、各ノー
ドでアービタから通知された処理要求をダミーのライト
処理として全て実現することで実現されていた。

【００５６】しかし各ノードにおける同期実現装置を高
機能化することによって、より効率的にノード間にまた
がったＣＰＵ間同期が実現できる。

【００５７】そのような例を図１０を用いて示す。

【００５８】図１０は同期実現装置及びアービタインタ
フェース回路（一部）の構成図である。ノード１００を
例に取り、図中の番号は先の実施例の番号を引用する。

【００５９】同期実現装置１０６には、図３で示したコ
ントロール信号デコーダ１８０、ｓｔｏｒｅ要求検出信
号１８１の他に、同期アドレスレジスタ１８２、〔Ｌ
Ｒ〕命令検出信号１８３、アドレス比較装置１８４、同
期トランザクション要求信号１８５などが存在してい
る。

【００６０】コントロール信号デコーダ１８０はコント
ロール信号線１５２を常に監視しており、〔ＬＲ〕命令
がバス上に発生したことを認識した場合、〔ＬＲ〕命令
検出信号１８３により同期アドレスレジスタ１８２に通
知する。信号１８３によって通知を受けた同期アドレス
レジスタ１８２は、現在バス上に流れている〔ＬＲ〕命
令が実行されたアドレス及びそのバストランザクション
を実行しているＣＰＵ番号を記憶する。

【００６１】この同期アドレスレジスタ１８２に蓄えら
れたアドレスは、アドレスバススヌーパ１８６及びアド
レス比較装置１８４に対して与えられる。アドレスバス
スヌーパ１８６は、同期アドレスレジスタ１８２より与
えられたアドレスと同一アドレスをバス上に検出した場
合、アドレス一致信号１８７を同期アドレスレジスタ１
８２に対してドライブする。アドレス一致信号１８７、
及びｓｔｏｒｅ要求検出信号１８１の両方の信号が一度
にドライブされたことを検出した場合、同期アドレスレ
ジスタ１８２は、その保持しているアドレスをクリアす
る。

【００６２】一方、アービタ２０からｒｅｓｅｒｖｅフ
ラグ無効化パケットを受け取ったことを検出したノード
アービトレーション制御プロセッサ１４１は、アドレス
比較装置１８４に対して、アービタ２０から与えられた
パケットに示されているアドレスをデータ線１４５を介
して与え、アドレス比較装置１８４はそのアドレスと同
期アドレスレジスタ１８２に蓄えられているアドレスと
が一致するかを検査する。一致した場合はそのノード内
部に該当するアドレスに対して〔ＬＲ〕命令を発行して
ｒｅｓｅｒｖｅフラグを保持しているＣＰＵが存在して
いるのでフラグの無効化処理が必要である。その場合の
み、同期トランザクション要求信号１８５をアービトレ
ーションプロセッサ１４１に対してドライブする。この
信号を受けたアービトレーションプロセッサ１４１は、
先に述べたようなＣＰＵ間同期保持のための処理を実行
する。

【００６３】このようにすることによって、必要のない
バストランザクションをノード内に起こすことを防ぎ、
より効率的にノード間にまたがったＣＰＵ間同期が実現
できる。

【００６４】

【発明の効果】以上説明したように、本発明では、内部
バスと、該バスを監視して同期動作に要する情報を検出
し、該情報に基づいて他のプロセッサとの同期動作を実
行するプロセッサとを有するノードを複数備えた情報処
理システムに、前記複数のノード間を同時に複数組接続
可能な接続経路と、該接続経路の利用要求を調停するた
めの調停手段と、該調停手段と各ノードとの間をそれぞ
れ接続する調停用信号経路と、ノード内及びノード間で
の同期動作に要する情報の一部又は全部を、当該ノード
から前記調停手段へ、前記調停用信号経路を用いて伝送
する伝送手段と、該伝送手段によりノードから伝送され
た情報に基づき、当該情報の一部又は全部を、前記調停
用信号経路を用いて、前記調停手段から各ノードに再分
配する再分配手段とを具え、該分配手段により各ノード
に分配された前記情報を、各ノードの内部バス上に反映
させることにより、異なるノード内のプロセッサ間での
同期動作を実現することが可能となった。

【図面の簡単な説明】

【図１】本発明を実現するためのシステムの一実施例の
構成を示す図である。

【図２】実施例のシステムのアドレスマップである。

【図３】実施例のノードのアービタインタフェースを示
す図である。

【図４】アービトレーションリクエストパケットの構成
を示した図である。

【図５】実施例のアービタの構成を示した図である。

【図６】接続準備要求パケットの構成を示した図であ
る。

【図７】同期フラグ無効化パケットの構成を示した図で
ある。

【図８】実施例の接続経路インタフェース部の構成を表
わした図である。

【図９】同期メンテナンスリクエストパケットの構成を
示した図である。

【図１０】他の実施例の同期実現装置とアービタインタ
フェースの一部の構成を示した図である。

【符号の説明】

１０ ノード間の接続経路 ２０ アービタ ２１ パケット情報管理装置 ２２ 経路選択情報管理装置 ２３ 付加情報管理装置 ２４ 同期情報管理装置 ３０ コンセントレータ １００、２００、３００、４００ ノード １０１、２０１、３０１、４０１ プロセッサ １０２、２０２、３０２、４０２ メモリ １０３、２０３、３０３、４０３ 接続経路インタフェ
ース回路 １０４、２０４、３０４、４０４ アービタインタフェ
ース回路 １０５、２０５、３０５、４０５ ノード内部バス １０６、２０６、３０６、４０６ 同期実現装置 １０７、２０７、３０７、４０７ 波長多重化装置 １１０、２１０、３１０、４１０ アービトレーション
用信号経路 １３０ アドレスドライバ １３１ データ転送シーケンサ １３２ コントロールドライバ １３３ データバッファ １３４ アドレスドライブ信号 １３５ アクノリッジ信号 １３６ コントロールドライバ制御信号 １３７ データバッファ制御信号 １３８ データ受信信号 １３９ パラレル／シリアル変換器制御信号 １４０ アドレスデコーダ １４１ ノードアービトレーション制御プロセッサ １４２ アドレスラッチレジスタ １４３ コントロール信号ラッチレジスタ １４４ 外部アクセス検出信号 １４５ データ信号線 １４６ レジスタセレクト信号線 １４７ デバイスセレクト信号線 １４８ データ受信信号 １４９ データ送受信要求信号群 １５０ ライト要求検出信号 １５１ 内部バスのデータ信号線 １５２ 内部バスのコントロール信号線 １５３ 内部バスのアドレス信号線 １６１、１６５、６１２、６１４、６１６、６１８ パ
ラレル／シリアル変換器 １６２、１６６、６１１、６１３、６１５、６１７ シ
リアル／パラレル変換器 １６３、１６７、６０２、６０４、６０６、６０８ 発
光素子 １６４、１６８、６０１、６０３、６０５、６０７ 受
光素子 １８０ コントロール信号デコーダ １８１ ｓｔｏｒｅ要求検出信号 １８２ 同期アドレスレジスタ １８３ 〔ＬＲ〕命令検出信号 １８４ アドレス比較装置 １８５ 同期トランザクション要求信号 １８６ アドレスバススヌーパ １８７ アドレス一致信号 ６１９ デバイスセレクト信号 ６２０ データバス ６２１ マイクロコントローラ ６２２、６２３、６２４、６２５ データ検出信号 ６２６ 制御信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小杉 真人 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 内部バスと、該バスを監視して同期動作
   に要する情報を検出し、該情報に基づいて他のプロセッ
   サとの同期動作を実行するプロセッサとを有するノード
   を複数備えた情報処理システムであって、 前記複数のノード間を同時に複数組接続可能な接続経路
   と、 該接続経路の利用要求を調停するための調停手段と、 該調停手段と各ノードとの間をそれぞれ接続する調停用
   信号経路と、 ノード内及びノード間での同期動作に要する情報の一部
   又は全部を、当該ノードから前記調停手段へ、前記調停
   用信号経路を用いて伝送する伝送手段と、 該伝送手段によりノードから伝送された情報に基づき、
   当該情報の一部又は全部を、前記調停用信号経路を用い
   て、前記調停手段から各ノードに再分配する再分配手段
   とを具え、 該分配手段により各ノードに分配された前記情報を、各
   ノードの内部バス上に反映させることにより、異なるノ
   ード内のプロセッサ間での同期動作を実現したことを特
   徴とする情報処理システム。
2. 【請求項２】 前記プロセッサが、 ロード命令に伴って対応するアドレスに関してフラグを
   立てる第１の命令を用いてデータをロードする手段と、 ストアの実行に先立って対応するアドレスに関して前記
   フラグを検査し、該フラグが有効であればストアを実行
   し、当該フラグを無効化する第２の命令を用いてデータ
   のストアを行う手段と、 バスを監視し、自プロセッサが前記第１命令を実行した
   アドレスと同一のアドレスに他のプロセッサがストア命
   令を実行したことを検出すると、対応する前記フラグを
   無効化するバス監視手段とを備えたことを特徴とする請
   求項１に記載の情報処理システム。
3. 【請求項３】 前記調停用信号経路が、前記調停手段と
   各ノード間との間をそれぞれ１対１に接続していること
   を特徴とする請求項１に記載の情報処理システム。
4. 【請求項４】 前記接続経路が、複数の波長の光を用い
   て接続する光波長多重化された接続経路であることを特
   徴とする請求項１に記載の情報処理システム。
5. 【請求項５】 前記接続経路と前記調停用信号経路を光
   波長多重化し、共通の光ファイバにより構成したことを
   特徴とする請求項１に記載の情報処理装置。
6. 【請求項６】 内部バスと、該バスを監視して同期動作
   に要する情報を検出し、該情報に基づいて他のプロセッ
   サとの同期動作を実行するプロセッサとを有するノード
   を複数備え、前記複数のノード間を同時に複数組接続可
   能な接続経路を有する情報処理システムにおける情報処
   理方法であって、 ノード内及びノード間での同期動作に要する情報の一部
   又は全部を、前記接続経路の利用要求とともに、当該ノ
   ードから前記調停部へ、該調停部と各ノードとの間をそ
   れぞれ接続する調停用信号経路を用いて伝送する伝送工
   程と、 前記接続経路の利用要求を調停部により調停する調停工
   程と、 前記伝送工程によりノードから伝送された情報に基づ
   き、当該情報の一部又は全部を、前記調停用信号経路を
   用いて、前記調停部から各ノードに再分配する再分配工
   程とを具え、 該再分配工程により各ノードに分配された前記情報を、
   各ノードの内部バス上に反映させることにより、異なる
   ノード内のプロセッサ間での同期動作を実現したことを
   特徴とする情報処理方法。