JPH088357A - 電子部品および電子部品の製造方法 - Google Patents
電子部品および電子部品の製造方法Info
- Publication number
- JPH088357A JPH088357A JP6135543A JP13554394A JPH088357A JP H088357 A JPH088357 A JP H088357A JP 6135543 A JP6135543 A JP 6135543A JP 13554394 A JP13554394 A JP 13554394A JP H088357 A JPH088357 A JP H088357A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- chip
- electronic component
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 バンプが形成されるランドを形成するために
必要な面積を小さくして、ランドの配置設計の自由度を
大きくするとともに、ランドの総数を増やすことができ
る電子部品および電子部品の製造方法を提供することを
目的とする。 【構成】 チップが搭載される基板１の一方の面に形成
されて、チップの第１の電極と接続される第２の電極３
と、この第２の電極３から離れた位置に形成されてこの
基板１の一方の面と他方の面を導通させるスルーホール
４と、この第２の電極３とこのスルーホール４を接続す
るリード５と、基板１の他方の面のスルーホール４を含
むエリアに形成されてその表面にバンプが形成されるラ
ンド７とから電子部品を構成した。
必要な面積を小さくして、ランドの配置設計の自由度を
大きくするとともに、ランドの総数を増やすことができ
る電子部品および電子部品の製造方法を提供することを
目的とする。 【構成】 チップが搭載される基板１の一方の面に形成
されて、チップの第１の電極と接続される第２の電極３
と、この第２の電極３から離れた位置に形成されてこの
基板１の一方の面と他方の面を導通させるスルーホール
４と、この第２の電極３とこのスルーホール４を接続す
るリード５と、基板１の他方の面のスルーホール４を含
むエリアに形成されてその表面にバンプが形成されるラ
ンド７とから電子部品を構成した。
Description
【０００１】
【産業上の利用分野】本発明は、基板の一方の面にチッ
プを搭載し、他方の面にバンプを形成する電子部品およ
び電子部品の製造方法に関するものである。
プを搭載し、他方の面にバンプを形成する電子部品およ
び電子部品の製造方法に関するものである。
【０００２】
【従来の技術】電子部品を形成するための基板として、
基板の一方の面にチップを搭載し、この一方の面に形成
された電極と他方の面に形成されたランドをスルーホー
ルにより電気的に接続し、かつランドの表面にバンプ
（突出電極）を形成したものが知られている。このよう
な基板を用いた電子部品は、その小型化と高密度化が可
能になることから、近年、次第に普及する傾向にある。
基板の一方の面にチップを搭載し、この一方の面に形成
された電極と他方の面に形成されたランドをスルーホー
ルにより電気的に接続し、かつランドの表面にバンプ
（突出電極）を形成したものが知られている。このよう
な基板を用いた電子部品は、その小型化と高密度化が可
能になることから、近年、次第に普及する傾向にある。
【０００３】上記のような基板として、米国特許第５２
１６２７８号明細書に記載されたものが知られている。
次に図６、図７、図８、図９を参照して、その構造を説
明する。図６は従来の電子部品の基板の上面図、図７は
同下面図であって、上記米国特許第５２１６２７８号明
細書の内容を判りやすく図示したものである。図６にお
いて、基板１の上面中央はチップが搭載されるアイラン
ド２になっており、このアイランド２の周囲に合計８個
の第２の電極３が形成されている。第２の電極３の外方
にはスルーホール４が形成されており、第２の電極３と
スルーホール４はリード５により接続されている。
１６２７８号明細書に記載されたものが知られている。
次に図６、図７、図８、図９を参照して、その構造を説
明する。図６は従来の電子部品の基板の上面図、図７は
同下面図であって、上記米国特許第５２１６２７８号明
細書の内容を判りやすく図示したものである。図６にお
いて、基板１の上面中央はチップが搭載されるアイラン
ド２になっており、このアイランド２の周囲に合計８個
の第２の電極３が形成されている。第２の電極３の外方
にはスルーホール４が形成されており、第２の電極３と
スルーホール４はリード５により接続されている。
【０００４】図７において、基板１の下面のスルーホー
ル４を含むエリアには小形の第３の電極６が形成されて
おり、また第３の電極６の側方にはランド７が形成され
ている。第３の電極６とランド７はリード８により接続
されている。
ル４を含むエリアには小形の第３の電極６が形成されて
おり、また第３の電極６の側方にはランド７が形成され
ている。第３の電極６とランド７はリード８により接続
されている。
【０００５】図８は図６および図７に示す基板１を用い
た従来の電子部品の断面図、図９は図８のＡ部分の部分
断面図である。基板１のアイランド２上にはチップ９が
搭載されており、またチップ９の上面の第１の電極と基
板１の上面の第２の電極３はワイヤ１０で接続されてい
る。またランド７の表面には、ハンダ材料によりバンプ
２０が形成されている。スルーホール４の内面には、基
板１の上面のリード５と基板１の下面の第３の電極６を
導通させるためにメッキ部２１が形成されている。Ｍは
チップ９を封止する合成樹脂である。
た従来の電子部品の断面図、図９は図８のＡ部分の部分
断面図である。基板１のアイランド２上にはチップ９が
搭載されており、またチップ９の上面の第１の電極と基
板１の上面の第２の電極３はワイヤ１０で接続されてい
る。またランド７の表面には、ハンダ材料によりバンプ
２０が形成されている。スルーホール４の内面には、基
板１の上面のリード５と基板１の下面の第３の電極６を
導通させるためにメッキ部２１が形成されている。Ｍは
チップ９を封止する合成樹脂である。
【０００６】
【発明が解決しようとする課題】電子部品の小型化・高
密度化を向上させるためには、第２の電極３およびラン
ド７はより多く形成する必要がある。ここで、第２の電
極３はチップ９の第１の電極とワイヤ１０で接続するた
めのものであり、したがって小形でよいものであるが、
ランド７はその表面にバンプ２０が形成されるものであ
り、したがって図示するようにランド７は第２の電極３
よりもかなり大形に形成される。
密度化を向上させるためには、第２の電極３およびラン
ド７はより多く形成する必要がある。ここで、第２の電
極３はチップ９の第１の電極とワイヤ１０で接続するた
めのものであり、したがって小形でよいものであるが、
ランド７はその表面にバンプ２０が形成されるものであ
り、したがって図示するようにランド７は第２の電極３
よりもかなり大形に形成される。
【０００７】このように第２の電極３は小形であるた
め、その配置は比較的自由に設定されるが、ランド７は
大形であるため、その配置設計の自由度は電極３のそれ
よりもかなり小さいものである。しかも上記従来のもの
は、図７に示すように、ランド７は第３の電極６とは分
離して別体で形成されており、両者をリード８で接続す
る構造となっていたため、１個のランド７を形成するた
めに必要を面積Ｓ１は相当大きくなり、したがってラン
ド７の配置設計の自由度が益々制限されるとともに、ラ
ンド７の総数も制限され、ひいては図８に示す電子部品
の小型化・高密度化が困難になるという問題点があっ
た。
め、その配置は比較的自由に設定されるが、ランド７は
大形であるため、その配置設計の自由度は電極３のそれ
よりもかなり小さいものである。しかも上記従来のもの
は、図７に示すように、ランド７は第３の電極６とは分
離して別体で形成されており、両者をリード８で接続す
る構造となっていたため、１個のランド７を形成するた
めに必要を面積Ｓ１は相当大きくなり、したがってラン
ド７の配置設計の自由度が益々制限されるとともに、ラ
ンド７の総数も制限され、ひいては図８に示す電子部品
の小型化・高密度化が困難になるという問題点があっ
た。
【０００８】そこで本発明は、ランドを形成するために
必要な面積を小さくし、より一層の電子部品の小型化・
高密度化を図れる電子部品および電子部品の製造方法を
提供することを目的とする。
必要な面積を小さくし、より一層の電子部品の小型化・
高密度化を図れる電子部品および電子部品の製造方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】表面に第１の電極を備え
たチップと、このチップが搭載される基板の一方の面に
形成されて、このチップの電極と電気的に接続された第
２の電極と、この第２の電極から離れた位置に形成され
てこの基板の一方の面と他方の面を導通させるスルーホ
ールと、この第２の電極とこのスルーホールを接続する
リードと、この基板の他方の面のスルーホールを含むエ
リアに形成されてその表面にバンプが形成されるランド
と、少なくともチップ及び第２の電極を封止する合成樹
脂とから電子部品を構成したものである。
たチップと、このチップが搭載される基板の一方の面に
形成されて、このチップの電極と電気的に接続された第
２の電極と、この第２の電極から離れた位置に形成され
てこの基板の一方の面と他方の面を導通させるスルーホ
ールと、この第２の電極とこのスルーホールを接続する
リードと、この基板の他方の面のスルーホールを含むエ
リアに形成されてその表面にバンプが形成されるランド
と、少なくともチップ及び第２の電極を封止する合成樹
脂とから電子部品を構成したものである。
【００１０】
【作用】上記電子部品によれば、図７に示す従来の第３
の電極およびリードは不要となるので、ランドを形成す
るために必要な面積を小さくできる。また上記電子部品
の製造方法によれば、ランドの表面に所定寸法のバンプ
を容易に形成できる。
の電極およびリードは不要となるので、ランドを形成す
るために必要な面積を小さくできる。また上記電子部品
の製造方法によれば、ランドの表面に所定寸法のバンプ
を容易に形成できる。
【００１１】
【実施例】次に、図面を参照しながら本発明の一実施例
を説明する。図１は本発明の一実施例の電子部品の基板
の上面図、図２は同下面図である。各図において、図６
および図７に示す従来例と同じものには同一符号を付し
ている。
を説明する。図１は本発明の一実施例の電子部品の基板
の上面図、図２は同下面図である。各図において、図６
および図７に示す従来例と同じものには同一符号を付し
ている。
【００１２】図１において、基板１の上面（第１の面）
中央はチップが搭載されるアイランド２になっており、
このアイランド２の周囲に合計８個の第２の電極３が形
成されている。第２の電極３から離れた位置には基板の
上面から下面（第２の面）へ貫通するスルーホール４が
形成されており、第２の電極３とスルーホール４はリー
ド５により接続されている。
中央はチップが搭載されるアイランド２になっており、
このアイランド２の周囲に合計８個の第２の電極３が形
成されている。第２の電極３から離れた位置には基板の
上面から下面（第２の面）へ貫通するスルーホール４が
形成されており、第２の電極３とスルーホール４はリー
ド５により接続されている。
【００１３】図２において、バンプ形成基板１の下面の
スルーホール４を含むエリアにはランド７が形成されて
いる。スルーホール４はランド７のセンターに位置して
いる。このようにスルーホール４を含むエリアにランド
７を形成することにより、図７に示す第３の電極６やリ
ード８を不要にし、ランド７を形成するのに必要な面積
Ｓ２を従来の面積Ｓ１よりも小さくでき、この面積Ｓ２
を小さくすることにより、ランド７の配置設計の自由度
を大きくするとともに、その総数をより多くすることが
できる。
スルーホール４を含むエリアにはランド７が形成されて
いる。スルーホール４はランド７のセンターに位置して
いる。このようにスルーホール４を含むエリアにランド
７を形成することにより、図７に示す第３の電極６やリ
ード８を不要にし、ランド７を形成するのに必要な面積
Ｓ２を従来の面積Ｓ１よりも小さくでき、この面積Ｓ２
を小さくすることにより、ランド７の配置設計の自由度
を大きくするとともに、その総数をより多くすることが
できる。
【００１４】次に基板１の製造方法を説明する。図３
（ａ），（ｂ），（ｃ），（ｄ）は本発明の一実施例の
電子部品の製造工程における部分断面図である。まず、
基板１の上面から下面へ貫通するスルーホール４を形成
する。その後図３（ａ）に示すように、スルーホール４
の内面を含む基板１の表面に第１メッキ部１１を薄く形
成する。次に図３（ｂ）に示すようにスルーホール４の
内部に導電ペースト１２を充填する。本実施例の導電ペ
ースト１２は、ペースト状樹脂に導電粉を混入したもの
であり、スクリーン印刷手段などにより充填される。
（ａ），（ｂ），（ｃ），（ｄ）は本発明の一実施例の
電子部品の製造工程における部分断面図である。まず、
基板１の上面から下面へ貫通するスルーホール４を形成
する。その後図３（ａ）に示すように、スルーホール４
の内面を含む基板１の表面に第１メッキ部１１を薄く形
成する。次に図３（ｂ）に示すようにスルーホール４の
内部に導電ペースト１２を充填する。本実施例の導電ペ
ースト１２は、ペースト状樹脂に導電粉を混入したもの
であり、スクリーン印刷手段などにより充填される。
【００１５】次にこの導電ペースト１２を硬化させた
後、基板１の表面に第２メッキ部５’，７’を薄く形成
する（図３（ｃ））。次に第２メッキ部５’，７’の不
必要部分をエッチッグ法により除去して、第２の電極
３、リード５、ランド７などの回路パターンを形成する
（図３（ｄ））。このように本方法によれば、基板１を
作業性よく簡単に製造することができる。
後、基板１の表面に第２メッキ部５’，７’を薄く形成
する（図３（ｃ））。次に第２メッキ部５’，７’の不
必要部分をエッチッグ法により除去して、第２の電極
３、リード５、ランド７などの回路パターンを形成する
（図３（ｄ））。このように本方法によれば、基板１を
作業性よく簡単に製造することができる。
【００１６】次にランド７上にバンプを形成する方法に
ついて説明する。図４は本発明の一実施例のバンプ形成
方法の説明図である。図中、１４は基板１の表面の回路
パターン以外の部分にコーティングされたレジスト膜で
ある。図示するように、図３（ｂ），（ｃ）の工程にお
いて導電ペースト１２が硬化する際に硬化収縮すること
により、ランド７の中央部には凹部１５が生じている。
ついて説明する。図４は本発明の一実施例のバンプ形成
方法の説明図である。図中、１４は基板１の表面の回路
パターン以外の部分にコーティングされたレジスト膜で
ある。図示するように、図３（ｂ），（ｃ）の工程にお
いて導電ペースト１２が硬化する際に硬化収縮すること
により、ランド７の中央部には凹部１５が生じている。
【００１７】そこで図４に示すように、ランド７上にフ
ラックス（図示せず）を塗布した後、凹部１５上に半田
ボール２０’を搭載し、次いでこのバンプ形成基板１を
加熱炉で加熱する。すると半田ボール２０’は溶融して
自身の表面張力により略半球形となり、次いで硬化する
ことによりバンプ２０が完成する。上記工程において、
ランド７の中央部には凹部１５が生じているので、半田
ボール２０’をこの凹部１５上にしっかり位置決めして
搭載し、バンプ２０を形成することができる。またこの
凹部１５により、溶融した半田ボール２０’をしっかり
接着させることができる。
ラックス（図示せず）を塗布した後、凹部１５上に半田
ボール２０’を搭載し、次いでこのバンプ形成基板１を
加熱炉で加熱する。すると半田ボール２０’は溶融して
自身の表面張力により略半球形となり、次いで硬化する
ことによりバンプ２０が完成する。上記工程において、
ランド７の中央部には凹部１５が生じているので、半田
ボール２０’をこの凹部１５上にしっかり位置決めして
搭載し、バンプ２０を形成することができる。またこの
凹部１５により、溶融した半田ボール２０’をしっかり
接着させることができる。
【００１８】なおバンプの形成方法は本実施例に限定さ
れないのであって、例えばスクリーン印刷手段により適
量のペースト状半田をランド７上に塗布し、塗布された
ペースト状半田を加熱炉で加熱して溶融させることによ
り、自身の表面張力で半球形のバンプを形成してもよい
ものである。この場合も、ランド７の中央部には凹部１
５が生じているので、スクリーン印刷手段によりペース
ト状半田をしっかり付着させることができる。
れないのであって、例えばスクリーン印刷手段により適
量のペースト状半田をランド７上に塗布し、塗布された
ペースト状半田を加熱炉で加熱して溶融させることによ
り、自身の表面張力で半球形のバンプを形成してもよい
ものである。この場合も、ランド７の中央部には凹部１
５が生じているので、スクリーン印刷手段によりペース
ト状半田をしっかり付着させることができる。
【００１９】図５は、本発明の一実施例の電子部品の一
部切欠斜視図である。この電子部品３０は、上記のよう
にして製造された基板１を用いて製造されたものであ
る。アイランド２上にはチップ９が搭載されており、チ
ップ９の上面の第１の電極３２とバンプ形成基板１の第
２の電極３は導電性のワイヤ１０により接続されてい
る。またチップ９やワイヤ１０を保護するための合成樹
脂モールド体３１がこれらを覆うように形成されてい
る。チップ９の基板１への搭載、ワイヤ１０の接続、合
成樹脂モールド体３１によるチップ９の封止工程は、バ
ンプ形成工程の前に行なわれる。この電子部品３０は、
その下面のバンプ２０を主基板（図外）の電極に接続し
て搭載される。本発明は、上記実施例に限定されないの
であって、例えば上記チップ９に代えてフリップチップ
ＴＡＢ工法で供給されるＴＣＰ部品を搭載してもよいも
のである。フリップチップの場合、ワイヤ１０による接
続は不要であって、フリップチップのバンプは、バンプ
形成基板１の第２の電極３に直接接続される。
部切欠斜視図である。この電子部品３０は、上記のよう
にして製造された基板１を用いて製造されたものであ
る。アイランド２上にはチップ９が搭載されており、チ
ップ９の上面の第１の電極３２とバンプ形成基板１の第
２の電極３は導電性のワイヤ１０により接続されてい
る。またチップ９やワイヤ１０を保護するための合成樹
脂モールド体３１がこれらを覆うように形成されてい
る。チップ９の基板１への搭載、ワイヤ１０の接続、合
成樹脂モールド体３１によるチップ９の封止工程は、バ
ンプ形成工程の前に行なわれる。この電子部品３０は、
その下面のバンプ２０を主基板（図外）の電極に接続し
て搭載される。本発明は、上記実施例に限定されないの
であって、例えば上記チップ９に代えてフリップチップ
ＴＡＢ工法で供給されるＴＣＰ部品を搭載してもよいも
のである。フリップチップの場合、ワイヤ１０による接
続は不要であって、フリップチップのバンプは、バンプ
形成基板１の第２の電極３に直接接続される。
【００２０】
【発明の効果】以上説明したように本発明のバンプ形成
基板によれば、ランドを形成するのに必要な面積を小さ
くでき、したがってランドの配置設計の自由度を大きく
し、またランドの総数により多くして、電子部品の小型
化・高密度化を向上させることができる。
基板によれば、ランドを形成するのに必要な面積を小さ
くでき、したがってランドの配置設計の自由度を大きく
し、またランドの総数により多くして、電子部品の小型
化・高密度化を向上させることができる。
【００２１】また本発明のバンプ形成基板の製造方法に
よれば、ランド上にバンプを簡単・確実に形成すること
ができる。
よれば、ランド上にバンプを簡単・確実に形成すること
ができる。
【図１】本発明の一実施例の電子部品の基板の上面図
【図２】本発明の一実施例の電子部品の基板の下面図
【図３】（ａ）本発明の一実施例の電子部品の製造工程
における部分断面図 （ｂ）本発明の一実施例の電子部品の製造工程における
部分断面図 （ｃ）本発明の一実施例の電子部品の製造工程における
部分断面図 （ｄ）本発明の一実施例の電子部品の製造工程における
部分断面図
における部分断面図 （ｂ）本発明の一実施例の電子部品の製造工程における
部分断面図 （ｃ）本発明の一実施例の電子部品の製造工程における
部分断面図 （ｄ）本発明の一実施例の電子部品の製造工程における
部分断面図
【図４】本発明の一実施例のバンプ形成方法の説明図
【図５】本発明の一実施例の電子部品の一部切欠斜視図
【図６】従来の電子部品の基板の上面図
【図７】従来の電子部品の基板の下面図
【図８】従来の電子部品の断面図
【図９】従来の電子部品の部分断面図
１ バンプ形成基板 ２ アイランド ３ 電極 ４ スルーホール ５ リード ７ ランド １１ 第１メッキ部 １２ 導電ペースト １５ 凹部 ２０’ 半田ボール ２０ バンプ
Claims (2)
- 【請求項１】表面に第１の電極を備えたチップと、この
チップが搭載される基板の一方の面に形成されて、この
チップの電極と電気的に接続された第２の電極と、この
第２の電極から離れた位置に形成されてこの基板の一方
の面と他方の面を導通させるスルーホールと、この第２
の電極とこのスルーホールを接続するリードと、この基
板の他方の面の前記スルーホールを含むエリアに形成さ
れてその表面にバンプが形成されるランドと、少なくと
も前記チップ及び第２の電極を封止する合成樹脂を有す
ることを特徴とする電子部品。 - 【請求項２】スルーホールが形成された基板の第１の面
及び第２の面上に第１メッキ部を形成する工程と、 前記スルーホールの内部に、導電ペーストを充填し、こ
の導電ペーストを硬化させる工程と、 前記第１メッキ部を選択的に除去することにより、前記
第１の面に第２の電極及びこの第２の電極と前記スルー
ホールを接続するリードと、前記第２の面に、前記スル
ーホールを覆うランドとを形成する工程と、 前記第１の面にチップを搭載してチップの第１の電極
と、前記第２の電極を電気的に接続する工程と、 少なくとも前記チップ及び第２の電極の表面を合成樹脂
で封止する工程と、 前記導電ペーストが硬化することにより生じた凹部上に
バンプを形成する工程と、 を含むことを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06135543A JP3104527B2 (ja) | 1994-06-17 | 1994-06-17 | 電子部品および電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06135543A JP3104527B2 (ja) | 1994-06-17 | 1994-06-17 | 電子部品および電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088357A true JPH088357A (ja) | 1996-01-12 |
| JP3104527B2 JP3104527B2 (ja) | 2000-10-30 |
Family
ID=15154245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06135543A Expired - Fee Related JP3104527B2 (ja) | 1994-06-17 | 1994-06-17 | 電子部品および電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104527B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990000382A (ko) * | 1997-06-05 | 1999-01-15 | 윤종용 | 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법 |
-
1994
- 1994-06-17 JP JP06135543A patent/JP3104527B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990000382A (ko) * | 1997-06-05 | 1999-01-15 | 윤종용 | 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3104527B2 (ja) | 2000-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224073B2 (en) | Substrate for solder joint | |
| US6734557B2 (en) | Semiconductor device | |
| US6338985B1 (en) | Making chip size semiconductor packages | |
| US7087991B2 (en) | Integrated circuit package and method of manufacture | |
| JPH10270592A (ja) | 半導体装置及びその製造方法 | |
| KR20030013737A (ko) | 반도체 패키지 및 그 제조 방법 | |
| TW200845350A (en) | Dual or multiple row package | |
| US20090315179A1 (en) | Semiconductor device having solder bumps protruding beyond insulating films | |
| US7484293B2 (en) | Semiconductor package and manufacturing method therefor | |
| US6808959B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
| CN1763933B (zh) | 印刷电路板与结合其的电路单元 | |
| JP3029736B2 (ja) | 混成集積回路装置の製造方法 | |
| US20030082848A1 (en) | Semiconductor device and manufacturing method | |
| JP3104527B2 (ja) | 電子部品および電子部品の製造方法 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP2000100821A (ja) | 半導体装置およびその製造方法 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JPH10178144A (ja) | Ｂｇａ型電子部品の同軸電極構造 | |
| EP0923128B1 (en) | Method of manufacturing a semiconductor package | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JPH10313170A (ja) | 配線基板 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| JPH11345831A (ja) | 半導体装置、実装基板および実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |