JPH088366B2 - 絶縁ゲート型電界効果半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基板上の非単結晶半導
体を用いた縦チャネル型の積層型の絶縁ゲート型電界効
果半導体装置に関するものである。

【０００２】

【従来の技術】従来、少なくとも３層に積層させた積層
体の側周辺に短い距離のチャネル形成領域を設け、より
高い周波数で動作させることを目的とする縦チャネル型
の絶縁ゲート型電界効果半導体装置が知られている。

【０００３】

【発明が解決しようとする課題】しかし、縦チャネル型
の絶縁ゲート型電界効果半導体装置におけるチャネル形
成領域は、単結晶化されていることが望ましいが、製造
上の問題から、予め単結晶半導体によって形成すること
が困難である。そこで、本発明は、以上のような問題を
解決するために、開発された絶縁ゲート型電界効果半導
体装置にかかるものである。すなわち、本発明は、上記
絶縁ゲート型電界効果半導体装置におけるチャネル形成
領域において、多結晶構造であってもグレインバウンダ
リをキャリアの流れる方向と平行に形成させ、キャリア
の流れる方向を横切るように、生じさせないようにした
ものである。このため、本発明は、アモルファスまたは
セミアモルファス構造からなる半導体のチャネル形成領
域に強光またはレーザ光を照射して単結晶または多結晶
構造に変成し、より高い周波数動作をさせることを可能
とする。

【０００４】本発明は、上記第２の半導体または絶縁体
を特に炭化珪素または窒化珪素とし、これに隣接したゲ
ート絶縁膜としての窒化珪素または炭化珪素に挟まれた
第４の半導体をアモルファスまたはセミアモルファス半
導体として、これらをレ−ザアニ−ルにより単結晶また
はグレインバウンダリがキャリアの流れを横切らないよ
うな多結晶に変成せしめる。本発明は、第４の半導体を
単結晶半導体とアモルファス半導体との中間の性質を有
するセミアモルファス半導体とすることにより、このチ
ャネル形成領域でのキャリアの移動度を10ｃｍ²V／sec
ないし500 ｃｍ²V／sec と、従来のアモルファス構造の
場合の0.05１ｃｍ²V／sec ないし１ｃｍ²V／sec の10倍
ないし100 倍としたものである。さらに、その際、この
単結晶化された第４の半導体と同時に第２の半導体また
は絶縁体は、単結晶化されることを防ぎ、十分な絶縁性
および耐圧を有せしめるため、アモルファス構造の炭化
珪素または窒化珪素としたことを特徴としている。

【０００５】また、第４の半導体であるチャネル形成領
域を構成する半導体は、ゲート絶縁物で覆った後、レ−
ザアニ−ルを行なうと、水素または弗素が添加された珪
素を主成分とする珪素、ゲルマニュ−ムを用いているた
め、絶縁ゲート型電界効果半導体装置特有の界面準位密
度が３×10¹¹cm^-2という小さい値になる。さらに、本発
明は、第２の半導体または絶縁体の膜厚を１μｍ、また
はそれ以下として短チャネル長とした。その結果、絶縁
ゲート型電界効果半導体装置のカットオフ周波数は、50
MHz ないし200 MHz という高い値にすることができた。

【０００６】

【課題を解決するための手段】前記目的を達成するため
に、本発明の絶縁ゲート型電界効果半導体装置は、第１
の電極(12)が形成された基板(1) と、前記第１の電極(1
2)上に形成された第１の半導体(13)と、当該第１の半導
体(13)上に形成された第２の半導体または絶縁体(14)
と、当該第２の半導体または絶縁体(14)上に形成された
第３の半導体(15)と、当該第３の半導体(15)上に形成さ
れた第２の電極(16)と、少なくとも、前記第１ないし第
３の半導体(13)ないし(15)が概略同一形状に積層された
積層体と、当該積層体の側部に隣接して設けられた単結
晶半導体と非単結晶半導体との中間の性質を有するセミ
アモルファス半導体からなる第４の半導体(25)と、当該
第４の半導体(25)上にゲート絶縁膜(26)を介して設けら
れたゲート電極(20)、(20 ′) とから構成され、前記第
１および第３の半導体(13)、(15)がソース領域およびド
レイン領域を構成し、前記ソース領域ないしドレイン領
域の端部近傍における第４の半導体(25)に形成されたチ
ャネル形成領域(9) 、(9′) は、当該チャネル形成領域
(9) 、(9′) を移動するキャリアがグレインバウンダリ
を横切らないようなグレインとなるように変成された多
結晶構造を有することを特徴とする。

【０００７】

【作 用】本発明は、第１ないし第３の半導体からな
る積層体が形成された後、この積層体を覆うように第４
の半導体が形成される。次に、第４の半導体上に絶縁ゲ
ート膜が形成された後、絶縁ゲート膜からチャネル形成
領域をレーザ光でアニールする。単結晶半導体と非単結
晶半導体との中間の性質を有する第４の半導体は、チャ
ネル形成領域を構成する領域のみが多結晶構造となるよ
うにアニール処理される。このような構造は、短い距離
のチャネル形成領域のみを結晶化することによって、絶
縁ゲート型電界効果半導体装置の高周波における特性を
向上させることができる。

【０００８】また、本発明は、チャネル形成領域をアニ
ールする際に、キャリアがグレインバウンダリを横切ら
ないようなグレインバウンダリとなるように変成される
ため、グレインバウンダリに存在する再結合中心による
消滅を減少することができる。また、本発明は、第４の
半導体の上に絶縁ゲート膜を形成した後、チャネル形成
領域となる領域のみをアニールするため、チャネル形成
領域がアニールに際し、ゲート絶縁膜によって覆われて
大気に触れることなく、結晶性の良好な結晶構造を得る
ことができる。

【０００９】

【実 施 例】図１（Ａ）ないし（Ｅ）は本実施例の積
層型絶縁ゲート型電界効果半導体装置の各縦断面図を示
す図である。図１において、同一基板上に示すごとく４
つの絶縁ゲート型電界効果半導体装置が設けられている
が、図１（Ａ）、（Ｂ）、（Ｃ）は絶縁ゲート型電界効
果半導体装置（62）、（63）の２つの絶縁ゲート型電界
効果半導体装置の例を示す。同一基板上に10² 個ないし
10⁶ 個の絶縁ゲート型電界効果半導体装置を作る場合も
まったく同様である。

【００１０】図１において、絶縁基板（１）、たとえば
石英ガラスまたはホウ珪酸ガラス基板上には、第１の導
電膜（２）が下側電極、あるいはリ−ドとして設けられ
ている。第１の導電膜（２）は、本実施例において、酸
化スズを主成分とする透光性導電膜として0.5 μｍの厚
さに形成されている。これに選択エッチングを施し
た。さらに、第１の導電膜（２）上には、Ｐ型またはＮ
型の導電型を有する第１の非単結晶半導体（３）（以
下、単に第１の半導体S1という）を1000Åないし3000Å
の厚さで設け、その上に、第２の半導体または絶縁体好
ましくは絶縁体（４）（以下、単に第２の半導体S2とい
う）を0.3 μｍないし３μｍの厚さで設け、さらに、そ
の上に第１の半導体と同一導電型を有する第３の半導体
（５）（以下、単に第３の半導体S3という）を0.1 μｍ
ないし0.5 μｍの厚さで設ける。

【００１１】そして、第１の半導体S1ないし第３の半導
体S3は、それぞれ積層され、一つの積層体（スタックす
なわち、Ｓという）が構成されている。上記積層体Ｓ
は、上記積層によりNIN 、PIP 構造（Ｉは絶縁体または
真性半導体）を有している。図１において、上面にITO
（酸化インジュ−ム・スズ）MoSi₂ 、TiSi₂ 、WSi₂、W
、Ti、Mo、Cr等の耐熱性金属導体（６）をここではCr
をPCVD法により0.2 μｍの厚さに積層した。さらに、こ
の導体を選択的に第２のフォトマスクを用いて除去し
た。

【００１２】次に、積層体Ｓは、さらに厚く作るため、
予めLP CVD法（減圧気相法）、PCVD法、または光CVD 法
により0.3 μｍないし１μｍの厚さに酸化珪素膜（７）
を形成しておいてもよい。PCVD法の場合は、N₂O とSiH₄
との反応を250 ℃で行なわしめて作製した。このN 、P
をN ⁺ N またはP ⁺ P としてN ⁺ NINN⁺ 、P ⁺ PIPP
⁺ （Ｉは絶縁体または真性半導体）としてＰまたはＮと
電極との接触抵抗を下げることは有効であった。さら
に、図１（Ｂ）において、マスクを用いて選択エッチ
ング法により酸化珪素膜（７）からなる絶縁膜を除去
し、さらに、酸化珪素膜（７）をマスクとしてその下の
導体（６）、第３の半導体S3、第２の半導体S2、および
第１の半導体S1を除去し、残った積層体Ｓを互いに概略
同一形状に形成した。すべて同一マスクでプラズマ気相
エッチング、たとえばHF気体、またはCF+ O の混合気体
を用い、0.1 torrないし0.5torr 30W としてエッチング
速度2000Å／分とした。

【００１３】この後、これら第１の半導体S1（13）、第
２の半導体S2（14）、第３の半導体S3（15）、導電体
（23）、絶縁体（24）を覆ってチャネル形成領域を構成
する真性またはＰ型の非単結晶半導体を第４の半導体S4
として積層させた。この第４の半導体S4は、基板上にシ
ランまたはジシランのグロ−放電法（PCVD法、光CVD
法、LT CVD法（HOMO CVD法ともいう））を利用して室温
ないし500 ℃の温度、たとえばPCVD法における250 ℃、
0.1torr 、30W 、13.56MHzの条件下にて設けたもので、
非晶質（アモルファス）、半非晶質（セミアモルファ
ス）、または多結晶構造の非単結晶珪素半導体を用いて
いる。本実施例においては、アモルファスまたはセミア
モルファス半導体を中心として示す。

【００１４】さらに、その上面に同一反応炉にて、第４
の半導体表面を大気に触れさせることなく窒化珪素膜
（16）を光CVD 法にて、シラン（ジシランでも可）とア
ンモニアとを水銀励起法の気相反応により作製し、その
厚さは300 Åないし2000Åとした。この絶縁膜は、13.5
6MHzないし2.45GHz の周波数の電磁エネルギー、または
光エネルギーにより活性化してDMS （H₂Si（CH₃ ）₂ ）
のごときメチルシランの化学気相反応法により炭化珪素
を形成してもよい。また、PCVD法により窒化珪素を形成
させてもよい。すると、第２の半導体S2（14）の側周辺
では、チャネル形成領域（９）、（９′）とその上のゲ
ート絶縁物（26）としての絶縁物（16）を形成させた。
第４の半導体（S4）は、第１の半導体S1ないし第３の半
導体S3を覆うように形成されると共に、第１の半導体S1
と第３の半導体S3とがダイオ−ド接合を構成している。

【００１５】さらに、チャネル形成領域となる第４の半
導体S4を単結晶化するために、レ−ザ光が照射される。
これにYAG レ−ザ（波長1.06μｍ、繰り返し周波数3KH
z、操作スピ−ド30cm／sec 、平均出力2W、光径250 μ
ｍφ）とした。すると、この第４の半導体S4のうちレ−
ザ光の照射された部分のみがアニ−ルされ、単結晶また
は多結晶化（平均結晶粒径500 Å以上）される。この
時、この第４の半導体S4は、その上面をゲート絶縁物(2
6)により包まれているため、大気と触れることなく、ま
たアニ−ルをスタックの上部より下方向に下方向成長法
により実施するため、結晶性がよく、実質的に単結晶化
させることが可能であった。

【００１６】また、多結晶化しても、レーザ光は、スタ
ックの上部、すなわちチャネル形成領域のチャネル長方
向の一方の部分に対して照射されるため、一方から他方
に向かって結晶が成長する。これにより、キャリアの移
動に際し、そのキャリアは、グレインバウンダリを横切
らないように、キャリアの流れと平行方向にグレインバ
ウンダリを構成せしめる。その結果、キャリアは、グレ
インバウンダリを必ず横切る必要が無くなり、結果とし
て、ここでの再結合中心の存在によるキャリアの消滅を
防ぐことができる。すなわち逆方向のリーク電流をより
少なくし、順方向の電流の減少を単結晶に比べておさえ
ることができる。また、逆方向リーク電流をより少なく
できるため、高速動作をさせることができる。

【００１７】これは積層構造の縦チャネル型絶縁ゲート
型電界効果半導体装置をレ−ザアニ−ルしたための固有
の効果であると推定される。さらに、このYAG レ−ザの
レ−ザアニ−ルは、基板を移動させることにより光の照
射する領域を選択的にチャネル形成領域のみとすること
が可能である。このため、絶縁表面を有する基板のう
ち、特に必要な絶縁ゲート型電界効果半導体装置の第４
の半導体S4のみを選択的に単結晶または多結晶化させる
ことができるという大きな特長を有する。

【００１８】図１（Ｂ）において、次の工程として、さ
らに、第３のマスクにより電極コンタクト（19）の穴
開けを行ない、この後、この積層体上のゲート絶縁膜
（26）を覆って第２の導電膜（17）を0.3 μｍないし１
μｍの厚さに形成した。この導電膜（17）は、ITO （酸
化インジュ−ム・スズ）のごとき透光性導電膜、TiS
i₂ 、MoSi₂ 、WSi₂、Ｗ、Ti、Mo、Cr等の耐熱性導電膜
としてもよい。ここではＰ型またはＮ型の不純物を多量
にド−プされた珪素半導体（電気伝導度１（Ωｃｍ）^-1
ないし100 （Ωｃｍ）^-1）をPCVD法で作った。すなわ
ち、0.3 μｍの厚さにリンが１％添加され、かつ微結晶
性（粒径50Åないし300 Å）の非単結晶半導体をPCVD法
で作製した。

【００１９】この後、この上面にレジストによりマスク
（18）を形成した。さらに、図２（Ｃ）に示されるごと
く、第４のフォトリソグラフィ技術により垂直方向より
の異方性エッチングを行なった。すなわち、たとえばCF
₂Cl₂、CF₄+O₂、HF等の反応性気体をプラズマ化し、さら
に、このプラズマを基板の上方より垂直に矢印（28）の
ごとくに加えた。すると、導体（17）は、平面上で、た
とえば、厚さ0.3 μｍをエッチングすると、この部分の
被膜が除去されるが、側面において、積層体および被膜
の厚さの合計２μｍないし３μｍを垂直方向に有する。
このため、図面に示すごとく垂直方向よりの異方性エッ
チングを行なうと、破線（38）、（38′）のごとくにこ
れら導体をマスク（18）のある領域以外にも残すことが
できた。

【００２０】その結果、積層体の側周辺のみに選択的に
ゲート電極を設けることができた。さらに、このゲート
電極は、第３の半導体の上方には存在せず、結果として
第３の半導体とゲート電極との寄生容量を実質的にない
に等しくすることができた。かくして、図１（Ｃ）を得
た。図１（Ｃ）は図１（Ｄ）の平面図のＡ─Ａ′の縦断
面図を示す。符号はそれぞれ対応させている。図１
（Ｃ）、（Ｄ）にて明らかなごとく、絶縁ゲート型電界
効果半導体装置（62）、（63）は、チャネル形成領域
（９）（９′）と２つを有し、ソ−ス領域またはドレイ
ン領域（13）、ドレイン領域またはソ−ス領域（15）を
共通に有している。また、２つのゲート電極（20）、
（20′）を有する。第３の半導体S3の電極は、耐熱性非
反応性の金属（23）（本実施例では、ITO+Crの積層体と
してであり）に多層膜用のコンタクト（19）を介してリ
−ド（21）に延在している。また、第１の半導体は、第
１の導電膜(12)をリ−ドとしている。

【００２１】すなわち、図面では２つの絶縁ゲート型電
界効果半導体装置を対として設けることができる。たと
えば、２つの絶縁ゲート型電界効果半導体装置のチャネ
ル間の第２の半導体S2が絶縁性であり、15μｍの幅を有
するとすれば、数十ＭΩの抵抗を有し、実質的に独立構
成となる。また、この構造は、結晶半導体とまったく異
なった構造を有せしめることができた。さらに、図１
（Ｄ）において、他の一対の絶縁ゲート型電界効果半導
体装置（61）、（64）が平面図の上部に示されている。
この絶縁ゲート型電界効果半導体装置に対応したＣ─Ｃ
´の縦断面図は、図２（Ａ）に示されている。

【００２２】すなわち、絶縁ゲート型電界効果半導体装
置（64）の第３の半導体S3（15）に連結した導体（16）
には、コンタクト（19″）が設けられ、絶縁ゲート型電
界効果半導体装置（61）の第３の半導体S3に連結した導
体（16′）を有し、さらに絶縁ゲート型電界効果半導体
装置（64）と絶縁ゲート型電界効果半導体装置（62）、
（63）は、導体（16）により互いに連結されている。こ
の２つの導体（16）、（16′）間（58）は、その下の第
３の半導体S3がアモルファスのため、10μｍないし30μ
ｍあれば十分な絶縁性を有しているので、特にアイソレ
イションが不要である。勿論、図１の第２のフォトマス
クの際、第３の半導体S3も選択的に除去すると、さら
にアイソレイションを向上させられ好ましい。

【００２３】さらに、本発明における絶縁ゲート型電界
効果半導体装置は、チャネル形成領域（９）、
（９′）、（９″）、（９′′′）がレ−ザアニ−ルに
より水素または弗素を含有し、単結晶または多結晶構造
を有している。そして、この単結晶は、互いに第４の半
導体S4（25）におけるアモルファス半導体領域（59）に
より電気的にアイソレイションがなされている。すなわ
ち、レ−ザアニ−ルを上方向のソース領域またはドレイ
ン領域よりチャネル形成領域に向かってレ−ザ光を照射
して行なうに際し、絶縁ゲート型電界効果半導体装置を
構成する領域のみを選択的に照射して単結晶または多結
晶化せしめ、絶縁ゲート型電界効果半導体装置間のアイ
ソレイション領域（59）は、アモルファス状態を残存さ
せることにより絶縁性を保たせることが可能である。

【００２４】かくして、たとえ多結晶であっても、その
結晶粒界（グレインバウンダリ）は、キャリアの流れる
方向と平行にでき、結果としてグレインバウンダリでの
キャリアの消滅をより少なくすることができる効果を有
する。このことは単結晶半導体のみを用いて集積化され
た半導体装置を設ける際のアイソレイション構造と大き
く異なるところである。さらに、この縦チャネル型絶縁
ゲート型電界効果半導体装置においては、ゲート電極を
形成してしまった後、第４の半導体S4のうちのゲート電
極で覆われていない領域に対してC 、N 、O をイオン注
入またはスパッタして絶縁化されたアモルファス領域に
することも有効である。

【００２５】さらに、図１（Ｅ）は図１（Ｄ）における
Ｂ─Ｂ´の縦断面図を示す。図面において、下側の第１
の電極（12）、（12′）が独立して設けられ、上側の第
２の電極（16）、（23）はリ−ド（21）、コンタクト
（19）に連結していることがわかる。また、２つの絶縁
ゲート型電界効果半導体装置（63）、（64）間のアモル
ファス半導体領域（59）は、それぞれの絶縁ゲート型電
界効果半導体装置のアイソレイションを行なわしめてい
る。かくして、ソ−ス領域またはドレイン領域を第１の
半導体（13）、チャネル形成領域（９）、（９′）を有
する第４の半導体S4（25）、ドレイン領域またはソ−ス
領域を第３の半導体S3（15）により形成せしめ、単結晶
または多結晶のチャネル形成領域側面には、ゲート絶縁
物（16）、その外側面にゲート電極（20）、（20′）を
設けた積層型の絶縁ゲート型電界効果半導体装置を作る
ことができた。

【００２６】チャネル長は、第２の半導体S2（14）の厚
さで決められ、一般には、0.1 μｍないし３μｍ、本実
施例では0.5 μｍとした。さらに、このチャネル形成領
域を単結晶または多結晶化したため、カットオフ周辺部
を30MHz ないし100MHz、たとえば、Ｎチャネル絶縁ゲー
ト型電界効果半導体装置において、60MHz とすることが
できた。第４の半導体S4にホウ素不純物を被膜形成の際
わずか（0.1 PPM ないし10PPM）添加して真性半導体、P
型半導体、またはN 型半導体としてスレッシュホ−ル
ド電圧の制御を行うことは有効であった。

【００２７】かくして、ドレイン領域（15）、ソ−ス領
域（12）、ゲート電極（20）または（20′）としてV ＝
5V、V _GG＝5V、動作周波数15.5MHz を得ることができ
た。本発明の絶縁ゲート型電界効果半導体装置の大きな
応用分野であるインバ−タにつき以下に記す。図２
（Ａ）および（Ｂ）は本実施例の積層型絶縁ゲート半導
体装置のインバ−タ構造を示す図である。図３（Ａ）お
よび（Ｂ）は図２（Ａ）および（Ｂ）に示すインバ−タ
の等価回路図である。図２（Ａ）および（Ｂ）におい
て、インバ−タ絶縁ゲート型電界効果半導体装置は、図
３（Ａ）、（Ｂ）の等価回路とその番号を対応させてい
る。ドライバ（61）は、左側の絶縁ゲート型電界効果半
導体装置を、ロ−ドに右側の絶縁ゲート型電界効果半導
体装置を用いた。図３（Ａ）ではロ−ドのゲート電極
（20）とＶ_DD（65）とを連続させるエンヘンスメント
型、また、図２（Ｂ）は出力とゲート電極（20）とを連
続させたディプレッション型の絶縁ゲート型電界効果半
導体装置を示す。

【００２８】さらに、このインバ−タの出力は（66）よ
りなり、この基板上の２つの絶縁ゲート型電界効果半導
体装置（61）、（64）を互いに離間することなく同一半
導体ブロック（13）、（14）、（15）に複合化して設け
たことを特長としている。この図２（Ａ）のインバ−タ
は、その等価回路を図３（Ａ）に示すが、図１（Ｄ）に
おける絶縁ゲート型電界効果半導体装置（61）、（64）
に対応した上側電極を２つの絶縁ゲート型電界効果半導
体装置として独立せしめ（19″）、（19）とした。かく
すると、１つの絶縁ゲート型電界効果半導体装置（64)
(ロ−ド）を電極（19）、ドレイン領域（15）、チャネ
ル形成領域（９）、ソ−ス領域（13）、電極（12）、す
なわち、出力（66）かつ他の絶縁ゲート型電界効果半導
体装置（ドライバ）（61）の電極（12′）、ドレイン領
域（13）、チャネル形成領域（９″）、ソ−ス領域（1
5）、電極（68）として設けることが可能となる。

【００２９】その結果、２つの絶縁ゲート型電界効果半
導体装置を１つの第１の半導体S1ないし第３の半導体S3
のブロックと一体化してエンヘンスメント型インバ−タ
とすることができた。また、図２（Ｂ）はその等価回路
を図３（Ａ）に示すが、ディプレッション型のインバ−
タを構成せしめたものである。すなわち、図２（Ｂ）で
は、下側電極を２つに分割した場合を示す。１つの絶縁
ゲート型電界効果半導体装置ロ−ド（64）でV _DD（6
5）、下側電極（12）、ドレイン領域（13）、チャネル
形成領域（９）、ソ−ス領域（15）、電極（19）、すな
わち、出力（66）、他の絶縁ゲート型電界効果半導体装
置（ドライバ）、（61）でのドレイン領域（15）、チャ
ネル形成領域（９）、ソ−ス領域（13）、電極（12）、
V _SS（68）よりなり、入力（67）をゲート電極（20′）
に出力（66）を第３の半導体S3より引き出させた。

【００２９】かくのごとく、本発明は、縦チャネル型で
あり、チャネル形成領域を単結晶またはグレインバウン
ダリがキャリアの流れを横切らないような多結晶構造と
することにより高速動作を可能にさせた。さらに、第２
の半導体S2が絶縁性であるため、30V ないし100Vの大電
圧を第１の半導体S1、第３の半導体S3間に加えてもショ
−トすることがない。また、第１の半導体S1、第３の半
導体S3のいずれがドレイン領域として作用しても、その
外部は、絶縁であるため、最も理想的な絶縁ゲート型電
界効果半導体装置といえる。さらに、第４の半導体S4の
チャネル形成領域下も第２の半導体S2が絶縁性のため周
波数特性の向上に寄与する２つの絶縁ゲート型電界効果
半導体装置を対として同時に作ることができる。製造マ
スクも５回で十分であり、マスク精度を必要としない等
の多くの特長をチャネル長が0.2 μｍないし１μｍとき
わめて短くできることに加えて有せしめることができ
た。

【００３０】本発明の絶縁ゲート型電界効果半導体装置
において、逆方向リ−クは、図１に示すような第１の半
導体S1または第３の半導体S3をSixC_C-X （０＜ｘ＜１
たとえば、ｘ＝0.2 ）とすることにより、さらに、第２
の半導体S2を絶縁物化することにより、この第１の半導
体S1、第３の半導体S3の不純物が第２の半導体S2に流入
することが少なくなり、このN ─I 接合またはP ─I 接
合のリ−クは、逆方向に10V を加えても10nA／ｃｍ² 以
下であった。さらに、高温での動作において、電極の金
属が非単結晶の第１の半導体S1、第３の半導体S3内に混
入して不良になりやすいため、この電極に密接した側を
SixC_1-X （０＜ｘ＜１ たとえば、ｘ＝0.2 ）とした。
その結果、本実施例の絶縁ゲート型電界効果半導体装置
は、150 ℃で1000時間動作させたが、何等の動作不良が
1000素子を評価しても見られなかった。これはこの電極
に密接してアモルファス珪素のみで第１の半導体S1また
は第３の半導体S3を形成した場合、150 ℃で10時間も耐
えないことを考えると、きわめて高い信頼性の向上とな
った。

【００３１】さらに、かかる積層型の絶縁ゲート型電界
効果半導体装置のため、従来のように高精度のフォトリ
ソグラフィ技術を用いることなく、基板特に絶縁基板上
に複数個の絶縁ゲート型電界効果半導体装置、抵抗、キ
ャパシタを作ることが可能になった。そして、液晶また
はクロミック表示等の固体表示装置ディスプレイにまで
発展させることが可能になった。本発明における非単結
晶半導体は、珪素、ゲルマニュ−ムまたは炭化珪素（Si
xC_1-X ０＜ｘ＜１）、絶縁体は炭化珪素または窒化珪素
を用いた。

【００３２】

【発明の効果】本発明によれば、チャネル形成領域をキ
ャリアがグレインバウンダリを横切らないようなグレイ
ンバウンダリとなるようにアニール処理して多結晶構造
とする。そのため、本発明の絶縁ゲート型電界効果半導
体装置は、高周波における特性を向上させることができ
る。本発明によれば、チャネル形成領域をアニールする
際に、キャリアの流れる方向でグレインバウンダリを横
切らないように変成しているため、グレインバウンダリ
に存在する再結合中心によるキャリアの消滅を減少させ
ることができる。本発明によれば、第４の半導体の上に
絶縁ゲート膜を形成した後、チャネル形成領域をアニー
ルするため、ゲート絶縁膜によってチャネル形成領域が
大気に触れることなく、結晶性の良好な結晶構造を得る
ことができる。

【図面の簡単な説明】

【図１ａ】 （Ａ）ないし（Ｃ）は本実施例の積層型絶
縁ゲート型電界効果半導体装置の各縦断面図を示す図で
ある。

【図１ｂ】 （Ｄ）および（Ｅ）は本実施例の積層型絶
縁ゲート型電界効果半導体装置の各縦断面図を示す図で
ある。

【図２】 （Ａ）および（Ｂ）は本実施例の積層型絶縁
ゲート半導体装置のインバータ構造を示す図である。

【図３】 （Ａ）および（Ｂ）は図２（Ａ）および
（Ｂ）に示すインバータの等価回路図である。

【符号の説明】

１・・・絶縁基板 ２、１２・・・第１の導電膜 ３、１３・・・非単結晶半導体（第１の半導体Ｓ１） ４、１４・・・半導体または絶縁体（第２の半導体また
は絶縁体Ｓ２） ５、１５・・・第３の半導体Ｓ３ ６・・・耐熱性金属導体 ７・・・酸化珪素膜 ９、９′・・・チャネル形成領域 ２０、２０′・・・ゲート電極 ２３・・・導電体 ２４・・・絶縁体 ２５・・・第４の半導体（Ｓ４） ２６・・・ゲート絶縁物

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9056−4Ｍ Ｈ０１Ｌ 29/78 ６１８ Ｚ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基板上に形成された第１の電極と、 前記第１の電極上に形成された第１の半導体と、 当該第１の半導体上に形成された第２の半導体または絶
   縁体と、 当該第２の半導体または絶縁体上に形成された第３の半
   導体と、 当該第３の半導体上に形成された第２の電極と、 少なくとも、前記第１ないし第３の半導体が概略同一形
   状に積層された積層体と、 当該積層体の側部に隣接して設けられた単結晶半導体と
   非単結晶半導体との間の性質を有するセミアモルファス
   半導体からなる第４の半導体と、 当該第４の半導体上にゲート絶縁膜を介して設けられた
   ゲート電極と、 から構成された絶縁ゲート型電界効果半導体装置におい
   て、 前記第１および第３の半導体がソース領域およびドレイ
   ン領域を構成し、前記ソース領域ないしドレイン領域の
   端部近傍における第４の半導体に形成されたチャネル形
   成領域は、当該チャネル形成領域を移動するキャリアが
   グレインバウンダリを横切らないようなグレインとなる
   ように変成された多結晶構造を有することを特徴とする
   絶縁ゲート型電界効果半導体装置。