JPH0465550B2

JPH0465550B2 -

Info

Publication number: JPH0465550B2
Application number: JP58184607A
Authority: JP
Inventors: Shunpei Yamazaki
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1983-10-03
Filing date: 1983-10-03
Publication date: 1992-10-20
Also published as: JPS6076170A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は基板上の半導体を用いた縦チヤネル型
の絶縁ゲイト型半導体装置（以下絶縁ゲイト型半
導体装置という）の作製方法に関する。

〔従来の技術〕

従来、平面型の固体表示装置を設ける場合、平
行な透光性基板例えばガラス、プラスチツク板内
に一対の電極を設けて、この電極間に液晶を注入
した液晶表示装置が知られている。

この表示部を複数の絵素とし、それをマトリツ
クス構成させ、任意の絵素をその周辺部に設けた
デコーダ、ドライバの論理回路により制御してオ
ンまたはオフ状態にする構成を得るには、その絵
素に対応した絶縁ゲイト型半導体装置およびイン
バータ、抵抗等を同一プロセス、同一構造で作る
ことを必要としていた。この形式は、各画素に対
応しての設けられた絶縁ゲイト型半導体装置に制
御信号を与えて、それに対応した絵素をオンまた
はオフさせたものである。

この場合、液晶表示またはエレクトロクロミツ
ク表示素子は、その等価回路としてキヤパシタ
（以下Ｃという）にて示すことができる。

絶縁ゲイト型半導体装置とＣとを例えば２×２
のマトリツクス構成４０せしめたものを第１図Ａ
に示す。

第１図Ａにおいて、マトリツクス４０の１個の
番地は１個の絶縁ゲイト型半導体装置１０と１個
のＣ３１により１個の絵素を構成させている。こ
れを行に５１，５２としてビツト線に連結し、他
方、ゲイトを連結して列４１，４２（ワード）を
設けたものである。

すると、例えば５１，４１を「１」とし、５
２，４２を「０」とすると、絶縁ゲイト型半導体
装置１０はオンとなり、絶縁ゲイト型半導体装置
１０′等の他の絶縁ゲイト型半導体装置はオフと
なる。そして２，１番地のみを選択してオンと
し、電気的にＣ３１として等価的に示される表示
部を選択的にオン状態にすることができる。

〔従来技術の問題点〕

第１図Ａに示すような構造を実現するのは、構
造上の問題と作製工程上の問題があつた。

構造上の問題とは、ソース、ドレイン間におけ
るリークの問題、寄生容量の問題、チヤネル長の
長さに起因する動作速度の低さの問題等を挙げる
ことができる。

また、作製工程上の問題とは、作製工程の複雑
さに起因する歩留りの低さの問題である。

〔発明の目的〕

本発明は、高い周波数まで安定して高速動作
し、しかも作製工程に困難が伴わない絶縁ゲイト
型半導体装置を得るための作製工程と提供するこ
とを目的とする。

〔発明の構成〕

本発明は、基板上または基板上の第１の導電膜
上に第１の半導体、絶縁体材料および前記第１の
半導体と同一導電型の第２の半導体とを凸状に側
部を有して形成する工程と、前記側部に隣接して
縦チヤネル形成領域を構成する第３の半導体を形
成する工程と、該半導体表面上に絶縁物を形成す
る工程と、前記絶縁物に隣接してゲイト電極を構
成する導体または半導体を形成する工程と、該導
体または半導体に対して垂直異方性エツチングを
行なうことによつて、その上端部を前記第２の半
導体上方に残存させずに前記ゲイト電極を形成す
る工程とを有することを特徴とする絶縁ゲイト型
半導体装置の作製方法を要旨とするものである。

本発明は、ゲイト電極上端部を凸状の半導体上
方に延在することなく設けることによつて、より
高い周波数まで高速動作をさせることができる絶
縁ゲイト型半導体装置の作製方法に関するもので
ある。

この発明はかかる凸状体の２つの側周辺にチヤ
ネルを形成する非単結晶半導体を設け、この半導
体を用いて２つの絶縁ゲイト型半導体装置を作製
することにより、インバータ等の回路素子を１つ
の積層体で設け、高集積化を成就することを目的
としている。

本発明はかかる絶縁ゲイト型半導体装置を用い
て複合半導体装置をマトリツクス構造に基板上に
設け、液晶表示型のデイスプレイ装置を設けるこ
とを応用上の目的とするものである。

本発明において用いられる半導体は、特に４の
半導体であるチヤネル形成領域を構成する半導体
は、水素または弗素が添加された珪素を主成分と
する非単結晶半導体が用いられる。

この非単結晶半導体は、作製のし易さという大
きな特徴を有しているが、そのキヤリア移動度が
単結晶半導体に比較して極めて小さいという欠点
を有しているい。

本発明においては、第１の半導体上に形成され
る絶縁体材料の厚さによつてチヤネル長を決定す
ることができ、この絶縁体材料の膜厚を1μmまた
はそれ以下とすることによつて、容易に短チヤネ
ル長を形成することができ、10MHz以上のカツト
オフ周波数を有せしめることができる。

〔実施例〕

第２図は、本発明の縦チヤネル型絶縁ゲイト型
半導体装置の縦断面図および製造工程を示したも
のである。この図面は一つの絶縁ゲイト型半導体
装置を作製する製造例を示すが、同一基板に複数
ケ作る場合もまつたく同様である。

第２図Ａにおいて、絶縁基板例えば石英ガラ
ス、透光プラスチツクまたはホウ珪酸ガラス基板
１上に第１の導電膜２を下側電極およびリードと
して設けた。この実施例では酸化スズを主成分と
する透光性導電膜を0.2μmの厚さに形成してい
る。これに選択エツチングを施し、さらにこの
上面にＰまたはＮ型の導電型を有する第１の非単
結晶半導体３（以下単に第１の半導体という）を
1000〜3000Å、第２の絶縁体または半絶縁体の絶
縁体材料４を0.3〜3μm、第１の半導体と同一導
電型を有する第２の非単結晶半導体５（以下単に
第２の半導体という）を0.1〜0.5μm）の厚さに積
層して凸状体（スタツク即ちＳという）を設け
た。この積層によりNIN，PIP構造（Ｉは絶縁体
または半絶縁体）を有せしめた。

また、上面に導電膜としてTiSi₂６をPCVD法
により0.2μmの厚さに積層した。この導電膜とし
ては、ITO（酸化インジユーム・スズ），MoSi₂，
TiSi₂，WSi₂，Ｗ，Ti，Mo等の耐熱性金属導体
積層体を用いることができる。

また、LPCVD法（減圧気相法），PCVD法ま
たは光CVD法により0.3〜1μmの厚さに酸化珪素
膜７を形成した。この酸化珪素膜は、絶縁膜とし
て機能する。この工程は、N₂OとSiH₄とのプラ
ズマ気相反応を250℃の反応温度で行つた。

このＮ，ＰをN⁺NまたはP⁺Pとして
N⁺NINN⁺，P⁺PIPP⁺（Ｉは絶縁体または半絶縁
体）としてＰまたはＮと電極との接触抵抗を下げ
ることは有効であつた。

第２図Ｂにおいて、第２のパターニングを選
択エツチング法を用いて行い、絶縁膜（SiO₂）
７を除去した。さらにこの絶縁膜（SiO₂膜）７
をマスクとしてその下の導体６、第２の半導体
５、絶縁体材料１４および第１の半導体３を除去
し、残つた積層体を互いに概略同一形状に形成し
た。以上の工程は、すべて同一マスクでプラズマ
気相エツチ例えばHF気体またはCF＋０の混合気
体を用いて行つた。なお、このエツチングは、圧
力１〜0.5torr、RFパワー30Wで行い、エツチン
グ速度は500Å／分とした。

かくのごとくして概略同一形状の凸状体を設け
た。

ここで、もし絶縁体材料１４が半導体である場
合、第１の半導体１３と第２の半導体１５との不
純物がリークしやすく、第１の半導体１３、絶縁
体材料１４間、絶縁体材料１４、第２の半導体１
５間での良好な接合特性を得ることが困難になつ
てしまう。

しかし、本実施例では、絶縁体材料１４を用
い、第１の半導体１３、第２の半導体１５の不純
物の異常拡散を防止した構成をとつている。その
結果、ソースとドレイン間の絶縁性を高めること
ができ、リーク電流が発生せず、しかも耐熱性を
有した絶縁ゲイト型半導体装置の構成を実現でき
たものである。

さらに、第３の半導体２５をこれら積層体を構
成している第１の半導体１３、絶縁体材料１４、
第２の絶縁１５、導体２３、絶縁体２４を覆つて
積層させた。この第３の半導体２５は、シランの
グロー放電法（PCVD法、光CVD法、LT CVD
法（HOMO CVD法ともいう））を利用して室温
〜500℃の温度で作製した。

本実施例においては、PCVD法を用い、成膜温
度250℃、成膜圧力0.1torr、RF投入パワー30W、
RF周波数13.56MHzの条件下にて設けたもので、
非晶質（アモルフアス）または半非晶質（セミア
モルフアス）または多結晶構造の非単結晶珪素半
導体を形成した。

以下、アモルフアスまたはセミアモルフアス半
導体を用いた例を中心として示す。

さらにその上面および側面に、窒化珪素膜１６
を同一反応炉にて第３の半導体表面を大気に触れ
させることなく形成した。

ここでは、光CVD法を用い、シラン（ジシラ
ンでも可）とアンモニアとを水銀励起法によつて
活性化して300〜2000Åの厚さに成膜した。

この絶縁膜は、13.56MHz〜2.45GHzの周波数の
電磁エネルギにより活性化された100〜400℃の窒
素またはアンモニア雰囲気に浸すことによつて、
固相一気相反応を生じさせ、窒化珪素を形成する
ことによつて得てもよい。

また、PCVD法により窒化珪素を形成させる方
法でもよい。

こうして、絶縁体材料１４，１４の側周辺で
は、チヤネル形成領域９，９′（第２図Ｃ参照）
を構成する第３の半導体２５とその上のゲイト絶
縁膜としての絶縁物１６を形成させた。第３の半
導体と第１の半導体、第２の半導体とは、その側
面においてダイオード接合をしている。

第２図Ｂにおいて、さらに第３のパターニング
工程により電極の穴開けを行い、この後この積
層体上の窒化珪素膜１６を覆つて第２の導電膜１
７を0.3〜1μmの厚さに形成した。

この導電膜１７は、ITO（酸化インジユーム・
スズ）のごとき透光性導電膜、またはTiSi₂，
MoSi₂，WSi₂，Ｗ，Ti，Mo等の耐熱性導電膜と
してもよい。ここではＰまたはＮ型を付与する不
純物が多量にドープされた珪素半導体をPCVD法
で作つた。即ち、0.5μmの厚さにリンが１％添加
され、かつ微結晶性（粒径50〜300Å）の非単結
晶半導体をPCVD法で作製した。

この後この上面にレジスト１８を形成した。

そして第２図Ｂに示されるごとく、第４のフオ
トリソグラフイ技術により垂直方向に異方性エツ
チングを行つた。この異方性エツチングの方法と
しては、例えばCF₄，HCl，CF₄＋O₂，HF等の
反応性気体をプラズマ化し、さらにこのプラズマ
を基板の上方より垂直に矢印２８のごとくに加え
ることにつて行つた。

この異方性エツチングの結果、導体１７の平面
部（厚さ0.5μm）はエツチングされるが、側面に
おいては、２〜3μmの厚さを垂直方向に有してい
るので、図面の破線３８，３８′で示すごとくに
エツチングされずに残ることになる。こうして、
導体１７をマスク１８のある領域以外にも残すこ
とができた。その結果、積層体に側周辺のみに選
択的にゲイト電極を設けることができた。さらに
このゲイト電極は第２の半導体の上方には存在せ
ず、結果として第２の半導体とゲイト電極との寄
生容量を実質的にないに等しくすることができ
た。

かくして第２図Ｃを得た。

第２図Ｃを上から見た平面図を第２図Ｄとして
示す。この図に示すように、この積層体の外周辺
部のすべてに形成されたゲイト電極２０，２０′
のうち不要部分をのフオトエツチング工程によ
り除去した。第２図Ｄの番号はそれぞれ対応させ
ている。

第２図Ｃ，Ｄに示すように、絶縁ゲイト型半導
体装置(1)１０は９，９′で示される２つのチヤネ
ル、ソースまたはドレイン１３、ドレインまたは
ソース１５、ゲイト２０，２０′を有する。

第２の半導体の電極１９はリード２１に延在
し、第１の半導体のリードは２２により設けてあ
る。

図面では２つの絶縁ゲイト型半導体装置を対と
して設けられている構成が示されている。

これは２つの絶縁ゲイト型半導体装置のチヤネ
ル間において、絶縁体材料１４が数十ＭΩの抵抗
を有し、実質的に相互の電気的影響を排除するこ
とができることを利用したものである。

このような構成は、従来の結晶半導体では不可
能であつた。

本実施例における第３の半導体２５は、アモル
フアス珪素を含む非単結晶半導体を用いたもので
ある。この非単結晶半導体は、その中の不対結合
手を中和するために水素を用いている。また、基
板と半導体、電極リードが異種材料で構成される
ので、それらの熱膨張によるストレスを少なくす
るため、すべての処理を600℃以下好ましくは300
℃以下ですることが有用である。

またゲイト電極２０，２０′を第１の半導体１
３、絶縁体材料１４、第２の半導体１５と同様の
半導体で電気的にフローテイングとして設け、さ
らにこの上面に絶縁膜を介して第２のゲイトをコ
ントロール・ゲイトとした不揮発性メモリとする
こともできる。

かくしてソースまたはドレインを第１の半導体
１３、チヤネル形成領域９，９′を有する第３の
半導体２５、ドレインまたはソースを第２の半導
体１５により形成せしめ、チヤネル形成領域側面
にはゲイト絶縁物１６、その外側面にゲイト電極
２０，２０′を設けた積層型の絶縁ゲイト型半導
体装置１０を作ることができた。この絶縁ゲイト
型半導体装置のチヤネル長は絶縁体材料１４の厚
さで決められる。本実施例では、0.1〜3μmとす
ることが可能であるが、ここでは0.5μmとした。

チヤネル長を0.5μmと短くするのは、チヤネル
形成領域を構成する非単結晶半導体の移動度が単
結晶に比較して、その1/5〜1/100しかないため、
チヤネル長を短くして絶縁ゲイト型半導体装置と
しての周波数特性を助長させるためである。

また、第３の半導体２５の形成の際、ホウ素不
純物をわずか（0.1〜10ppm）に添加して真性ま
たはＰまたはＮ型の半導体としてスレツシユホー
ルト電圧の制御を行うことは有効である。

本実施例においては、Ｎチヤネル絶縁ゲイト型
半導体装置を形成し、その特性は、V_DD＝5V、
V_GG＝5V、動作周波数15.5MHzを得ることができ
た。

複合集積化の基礎要素である抵抗インバータに
つき本発明の絶縁ゲイト型半導体装置を以下に記
す。

第１図のインバータ６０の縦断面図を第３図に
示す。

第３図ＡおよびＢにおいて絶縁ゲイト型半導体
装置は第２図とその番号を対応させている。第３
図において、左側の絶縁ゲイト型半導体装置６１
はドライバを示し、右側の絶縁ゲイト型半導体装
置６４はロードを示す。

第３図Ａに示すのは、ロードのゲイト電極２０
とV_DDとを連続させるエンヘンスメント型であ
り、第３図Ｂに示すのは、出力６２とゲイト電極
２０とを連続させたデイプレツシヨン型の絶縁ゲ
イト型半導体装置を示す。

第１図Ｃに示すインバータ６０の出力は、第３
図Ｂの６２に相当する。

第３図に示す例においても基板上の２つの絶縁
ゲイト型半導体装置６１，６４を互いに離間する
ことなく同一半導体積層体１３，１４，１５に複
合化して設けたことを特長としている。その製造
工程は第２図と同様である。

この第３図Ａのインバータにおいて、下側電極
は図面の前後方向に配設し、その引出し電極形成
用に第１のマスを用いている。さらにその一部を
第２のマスクによつてエツチング除去し、積層体
と同一形状を構成せしめている。この時、下側電
極１２は第３の半導体２５で覆われているため、
ゲイト電極とシヨートすることがないという特長
を有する。また、第３図Ａにおいて、上側電極を
２つの絶縁ゲイト型電界効果トランジスタ（６
１，６４）に対応させて、１９，１９′とした。
こうして、１つの絶縁ゲイト型半導体装置６４
（ロード）を電極１９、ドレイン１５、チヤネル
９、ソース１３、電極１２即ち出力６２かつ他の
絶縁ゲイト型半導体装置（ドライバ）の電極１
２、ドレイン１３、チヤネル９′、ソース１５、
電極６６として設けた。

以上のようにして、２つの絶縁ゲイト型半導体
装置を１つの第１の半導体〜第２の半導体のブロ
ツクと一体化してインバータとすることができ
た。

また第３図Ｂは下側電極を２つに分割して図面
の前後方向に配設せしめている。またこの下側電
極のパターニングに第１のマスクを用い、さら
に積層体の形成の際、この電極を第３の半導体で
覆い、電気的にゲイト電極２０，２０′と絶縁さ
せている。その他の製造工程は第２図と同様であ
る。

この第３図Ｂは、１つの絶縁ゲイト型半導体装
置６４（ロード）は、V_DD６５、下側電極１２即
ち出力６２、ドレイン１３、チヤネル９、ソース
１５で構成される。

また、他の絶縁ゲイト型半導体装置（ドライ
バ）６１は、ドレイン１５、チヤネル９′、ソー
ス１３、電極１２、V_SS６６よりなり、入力６３
をゲイト電極２０′に、出力６２を第２の半導体
より引き出させた。

なお、第１図の抵抗７０は第３図Ａ，Ｂにおい
てロードを用いることで代用できる。

かくのごとく本実施例に絶縁ゲイト型半導体装
置は、縦チヤネル型であり、ゲイト電極を第２の
半導体の上方にわたつて設けさせていないため、
絶縁ゲイト型半導体装置のゲイト電極と第２の半
導体との寄生容量を少なくすることができるとい
う大きな特長を有する。さらに絶縁体材料１４が
絶縁性であるため、30〜100Vの大電圧を第１の
半導体、第２の半導体間に加えてもシヨートする
ことがない。また第１の半導体、第２の半導体の
いずれがドレインとして作用しても、その外部は
絶縁であるため、最も理想的絶縁ゲイト型半導体
装置を構成することができる。

さらにチヤネル９，９′に接する部分も絶縁体
材料１４で構成されているため、周波数特性の向
上に寄与する構造をとることができた。

また、製造マスクの使用も５回で十分であり、
マスク精度を必要としない等の多くの特長を得る
ことができた。特に、チヤネル長を0.2〜1μmと
きわめて短くすることができた。

本実施例においては、耐圧20〜30Vを有する絶
縁ゲイト型半導体装置を得ることができた。

特にチヤネル長が1μm以下と短い為、周波数特
性がこれまでの非単結晶半導体を用いた横チヤネ
ル型の絶縁ゲイト型半導体装置の50倍の10MHz以
上を得ることができた。また絶縁体材料１４の絶
縁性を高めることで、耐圧４〜50V、カツトオフ
周波数50MHz以上を有せしめることができた。

また逆方向リークは、第１の半導体または第２
の半導体をSi_XC_1-X（０＜Ｘ＜１例えばＸ＝0.2）
とし、さらに絶縁体材料１４を高絶縁物化するこ
とで、第１の半導体、第２の半導体の不純物が絶
縁体材料１４に流入することを防止でき、Ｎ−Ｉ
接合またはＰ−Ｉ接合の逆方向リークを10Vを加
えた場合でも10nA／cm²以下にすることができた。

この逆方向リークは、単結晶の場合の逆方向リ
ークよりもさらに２〜３桁も少なく、非単結晶半
導体特有の物性を積極的に利用したことによる好
ましいものであつた。

さらに高温での動作において、電極の金属が非
単結晶の第１の半導体、第２の半導体内に混入し
て不良になりやすいため、この電極に密接した側
をSi_XC_1-X（０＜Ｘ＜１例えばＸ＝0.2）とした。
その結果150℃で1000時間動作させたが何等の動
作不良が1000素子を評価しても見られなかつた。
これはこの電極に密接してアモルフアス珪素のみ
で第１の半導体または第２の半導体を形成した場
合、150℃で10時間も耐えないことを考えると、
きわめて高い信頼性の向上であつた。

本実施例で示した絶縁ゲイト型半導体装置は、
積層型の縦チヤネル構造であるので、従来のよう
に高精度のフオトリソグラフイ技術を用いること
なく、基板特に絶縁基板上に複数個の絶縁ゲイト
型半導体装置、抵抗、キヤパシタを作ることが可
能になつた。そして液晶表示デイスプレイにまで
発展させることが可能になつた。

本発明における半導体としては、非単結晶半導
体である珪素、ゲルマニユームまたは炭化珪素
（Si_XC_1-X ０＜Ｘ＜１）を主に用いることがで
き、絶縁体としては、炭化珪素または窒化珪素を
用いることができる。しかし、半導体として
InP，BP，GaAs等の−化合物半導体を用い
てもよい。

〔発明の効果〕

以上の実施例を用いた説明において明らかなご
とく、この発明はチヤネル形成領域を構成する非
単結晶半導体を積層体の側面に設け、さらにゲイ
ト絶縁膜およびゲイト電極を形成せしめている。
このため絶縁ゲイト型半導体装置の界面（絶縁膜
−第３の半導体、絶縁膜−ゲイト電極）が不純物
に汚染されることがないう特徴を得ることができ
た。

また異方性エツチを行うため、その際のプラズ
マの方向が界面に平行に加わり、プラズマによつ
て引き起こされる絶縁物界面の損傷により新たな
再結合中心を発生させないという特長を有する。

そして第１の半導体、絶縁体材料、第２の半導
体とで構成される凸状の半導体を第３の半導体で
覆い、ソース、ドレインの電極とゲイト電極とが
シヨートしにくい構成を実現することができた。

特にソース領域、ドレイン領域を構成する第１
の半導体と第２の半導体との間に絶縁体材料を挟
み込む形で構成したので、ソース、ドレイン間の
耐圧を向上できたという顕著な特徴を得ることが
できた。

【図面の簡単な説明】

第１図は絶縁ゲイト型半導体装置を用いたイン
バータ、抵抗、キヤパシタまたは絶縁ゲイト型半
導体装置とキヤパシタとを絵素としたマトリツク
ス構造の等価回路を示す。第２図は本発明を用い
て作製した積層型絶縁ゲイト型半導体装置の作製
工程を示す縦断面図である。第３図は本発明を用
いて作製した積層型の絶縁ゲイト半導体装置のイ
ンバータ構造を示す。

Claims

【特許請求の範囲】

１基板上または基板上の第１の導電膜上に第１
の半導体、絶縁体材料および前記第１の半導体と
同一導電型の第２の半導体とを凸状に側部を有し
て形成する工程と、前記側部に隣接して縦チヤネ
ル形成領域を構成する第３の半導体を形成する工
程と、該半導体表面上に絶縁物を形成する工程
と、前記絶縁物に隣接してゲイト電極を構成する
導体または半導体を形成する工程と、該導体また
は半導体に対して垂直異方性エツチングを行なう
ことによつて、その上端部を前記第２の半導体上
方に残存させずに前記ゲイト電極を形成する工程
とを有することを特徴とする絶縁ゲイト型半導体
装置の作製方法。