JPH10163112A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10163112A
JPH10163112A JP8324367A JP32436796A JPH10163112A JP H10163112 A JPH10163112 A JP H10163112A JP 8324367 A JP8324367 A JP 8324367A JP 32436796 A JP32436796 A JP 32436796A JP H10163112 A JPH10163112 A JP H10163112A
Authority
JP
Japan
Prior art keywords
film
region
forming
insulating film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8324367A
Other languages
English (en)
Inventor
Pal Gosain Daram
パル ゴサイン ダラム
Westwater Johnathan
ウエストウォータ ジョナサン
Miyako Nakakoshi
美弥子 中越
Setsuo Usui
節夫 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8324367A priority Critical patent/JPH10163112A/ja
Publication of JPH10163112A publication Critical patent/JPH10163112A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 非晶質の半導体膜を結晶化する際に、下地の
構造に応じて最適エネルギーのビームを照射することが
可能であり、膜全体にわたって一様に結晶化することが
できる半導体装置の製造方法を提供する。 【解決手段】 ガラス基板10上にゲート電極11を形
成すると共にこのゲート電極11が形成されていない領
域のみに透明の窒化アルミニウム膜12を形成する。こ
れらゲート電極11および窒化アルミニウム膜12上に
絶縁膜を介して非晶質シリコン膜を形成し、プラズマま
たはイオンドーピングによりn型不純物を導入してソー
ス領域21aおよびドレイン領域21bを形成する。続
いて、基板表面からレーザビーム20を照射すると、非
晶質シリコン膜16が溶融し、その後、室温に冷却する
ことにより溶融領域が結晶化して多結晶シリコン膜21
となる。ここで、金属膜(ゲート電極11)の無い領域
に熱伝導率のよい窒化アルミニウム膜12が成膜されて
いるので、膜表面の最高到達温度がほぼ同じになり、膜
全体にわたって一様に結晶化を行うことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、非晶質シリコン等の半
導体膜にエネルギービームを照射して結晶化を行うこと
により成膜を行う半導体装置の製造方法に係り、特に液
晶表示装置(LCD;Liquid Crystal Display)等に用
いられる薄膜トランジスタ(TFT;Thin Film Transi
stor)のように結晶化の対象となる半導体膜の下地が一
様でない構造を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】TFT液晶表示装置は、スイッチング機
能を持つ素子に薄膜トランジスタ(TFT)を用いるも
ので、このTFTは液晶ディスプレイ画素の1つ1つに
対応してガラス基板上に形成される。TFTには非晶質
シリコン膜製と多結晶シリコン膜製のものがあり、この
多結晶シリコン膜製のTFTは、非晶質のシリコン膜に
対してエネルギービーム、特にエキシマレーザを照射す
ることにより、低温で、ガラス基板上に高性能なものを
作製することができる。このような多結晶シリコン膜製
のTFTを用いて、液晶ディスプレイの周辺回路とピク
セルスイッチング素子を同一基板上に作製することがで
きる。そして、近年、多結晶シリコン膜製のTFTのう
ち、特に、安定した特性が得られることから、ボトムゲ
ート構造のTFTが注目されている。
【0003】このボトムゲート構造のTFTは例えば図
14に示したような構成を有している。すなわち、ガラ
ス基板100上にモリブデンタンタル(MoTa)から
なるゲート電極101が形成され、このゲート電極10
1上に酸化膜(Ta2 O5 )102が形成されている。
この酸化膜102を含むガラス基板100上には窒化シ
リコ(SiNx)膜103および二酸化シリコン(Si
O2 )膜104からなるゲート絶縁膜が形成され、更に
この二酸化シリコン膜104上に薄い多結晶シリコン膜
105が形成されている。この多結晶シリコン膜105
内には例えばn型不純物の導入によりソース領域105
aおよびドレイン領域105bがそれぞれ形成されてい
る。多結晶シリコン膜105上にはこの多結晶シリコン
膜105のチャネル領域105cに対応して二酸化シリ
コン膜(SiO2)106が選択的に形成されている。
多結晶シリコン膜105および二酸化シリコン膜106
の上にはn+ ドープト多結晶シリコン膜107、更にこ
のn+ ドープト多結晶シリコン膜107上にソース領域
105aに対向してソース電極108、またドレイン領
域105bに対向してドレイン電極109がそれぞれ形
成されている。
【0004】このボトムゲート構造のTFTは、次のよ
うな方法により製造することができる。すなわち、ガラ
ス基板100の全面にモリブデンタンタル(MoTa)
膜を形成した後、このモリブデンタンタル膜をエッチン
グにより所定形状にパターニングしてゲート電極101
を形成する。その後、ゲート電極101を陽極酸化させ
ることによりその表面に酸化膜102を形成する。次
に、PECVD(PlasmaEnhanced Chemical Vapor Depo
sition)法により、酸化膜102上の全面に窒化シリコ
ン膜103、二酸化シリコン膜104および非晶質シリ
コン膜を連続的に形成する。
【0005】次に、この非晶質シリコン膜に例えばエキ
シマレーザによるレーザビームを照射することにより、
この非晶質シリコン膜を一旦溶融させ、その後、室温に
冷却して結晶化させる。これによって非晶質シリコン膜
が多結晶シリコン膜105となる。続いて、チャネル領
域となる部分の多結晶シリコン膜105上にチャネル領
域に対応する形状の二酸化シリコン膜106を選択的に
形成した後、n型不純物例えば燐(P)や砒素(As)
を含んだ非晶質シリコン膜を形成し、再度エキシマレー
ザによるレーザビームの照射によってn+ ドープト多結
晶シリコン膜107とすると共に不純物を電気的に活性
化させる。
【0006】次に、スパッタガスとしてアルゴン(A
r)を用いたスパッタリング法により全面にアルミニウ
ム(Al)膜を形成した後、このアルミニウム膜および
n+ ドープト多結晶シリコン膜107をそれぞれエッチ
ングにより所定の形状にパターニングし、ソース領域1
05aおよびドレイン領域105b上にソース電極10
8およびドレイン領域109を形成する。続いて、水素
にさらし二酸化シリコン膜106を通過する水素ラジカ
ル、原子状水素によってチャネル領域105cを水素化
することによってダングリングボンドなどを不活性化さ
せる。以上のプロセスにより図14に示したボトムゲー
ト構造のTFTを得ることができる。
【0007】
【発明が解決しようとする課題】上述のように従来の方
法では、非晶質シリコン膜を結晶化する工程において、
非晶質シリコン膜に対してエネルギービームを照射する
が、このとき非晶質シリコン膜の下地の構造は一様では
ない。すなわち、ガラス基板100上に金属膜(ゲート
電極101)があり、非晶質シリコン膜の下地は金属と
ガラスの2種類の材質の異なる構造となっており、従
来、それぞれの上の領域の非晶質シリコン膜に対して同
時にエネルギービームを照射している。そして、この場
合、金属膜(ゲート電極101)上のチャネル領域にお
ける非晶質シリコン膜の結晶化エネルギーの最適条件を
基準とし、これと同じエネルギービームをガラス基板1
00上の非晶質シリコン膜にも照射していた。
【0008】しかしながら、同じ非晶質シリコン膜であ
っても、下地が金属の領域と下地がガラスの領域とで
は、熱伝導率が異なるため結晶化するためのエネルギー
の最適値は異なる。そのため、金属膜(ゲート電極10
1)上の非晶質シリコン膜の最適条件に合わせた従来の
方法では、ガラス基板100上の非晶質シリコン膜に対
して最適条件よりも多くのエネルギービームが照射され
ることとなり、そのため部分的に膜破壊が生ずるという
問題があった。
【0009】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、非晶質の半導体膜を結晶化する際
に、下地の構造に応じて最適エネルギーのビームを照射
することが可能であり、膜全体にわたって一様に結晶化
することができ、膜破壊の虞れのない半導体装置の製造
方法を提供することにある。
【0010】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、基板上に選択的に金属膜を形成する工程
と、基板上の金属膜が形成されていない領域に金属膜と
実質的に熱伝導率が同じ絶縁膜を形成する工程と、金属
膜および絶縁膜上に非晶質で膜厚の均一な半導体膜を形
成する工程と、非晶質の半導体膜にエネルギービームを
照射することにより半導体膜を一様に多結晶化する工程
とを含むものである。
【0011】本発明に係る他の半導体装置の製造方法
は、基板上に絶縁膜を形成する工程と、絶縁膜上に絶縁
膜と実質的に熱伝導率が同じ金属膜を選択的に形成する
工程と、金属膜および絶縁膜上に非晶質で膜厚の均一な
半導体膜を形成する工程と、非晶質の半導体膜にエネル
ギービームを照射することにより半導体膜を一様に多結
晶化する工程とを含むものである。
【0012】本発明に係る更に他の半導体装置の製造方
法は、透明基板の表面に薄膜トランジスタのゲート電極
としての金属膜を形成する工程と、透明基板上の金属膜
以外の領域に金属膜と実質的に熱伝導率が同じ透明絶縁
膜を形成する工程と、金属膜および透明絶縁膜上に絶縁
膜を形成した後、この絶縁膜上に非晶質で膜厚の均一な
半導体膜を形成する工程と、半導体膜上の金属膜に対応
する領域以外の領域に選択的に不純物を導入してソース
領域およびドレイン領域をそれぞれ形成する工程と、ソ
ース領域およびドレイン領域が形成された半導体膜にエ
ネルギービームを照射して多結晶化する工程とを含むも
のである。
【0013】本発明に係る更に他の半導体装置の製造方
法は、透明基板の表面に透明絶縁膜を形成する工程と、
透明絶縁膜上に透明絶縁膜と実質的に熱伝導率が同じで
あり、薄膜トランジスタのゲート電極となる金属膜を選
択的に形成する工程と、金属膜および透明絶縁膜上に絶
縁膜を形成した後、この絶縁膜上に非晶質で膜厚の均一
な半導体膜を形成する工程と、半導体膜上の金属膜に対
応する領域以外の領域に選択的に不純物を導入してソー
ス領域およびドレイン領域をそれぞれ形成する工程と、
ソース領域およびドレイン領域が形成された半導体膜に
エネルギービームを照射して多結晶化する工程とを含む
ものである。
【0014】なお、本明細書において、金属膜と絶縁膜
(または透明絶縁膜)との熱伝導率が実質的に同じであ
るとは、これら金属膜と絶縁膜の上層に形成される非晶
質半導体膜にエネルギービームを照射したときに膜全体
にわたって一様に結晶化できる程度に熱伝導率が近似し
ている場合も含む意である。
【0015】本発明の半導体装置の製造方法では、エネ
ルギビームを照射すると、非晶質半導体膜が溶融し、そ
の後、室温に冷却することにより溶融領域が結晶化して
多結晶膜となる。このとき基板上の金属膜(ゲート電
極)に隣接する領域または金属膜の下地領域に、金属膜
と熱伝導率が実質的に同じ絶縁膜が成膜されているの
で、膜表面の最高到達温度がほぼ同じになり、膜全体に
わたって一様に結晶化される。
【0016】
【実施の形態】以下、本発明の実施の形態について図面
を参照して詳細に説明する。
【0017】具体的な実施の形態の説明に先立ち、ま
ず、本発明の基本的な原理について説明する。前述のよ
うに、同じ非晶質シリコン膜であっても、下地が金属の
場合とガラスの場合とでは結晶化するためのエネルギー
の最適値はそれぞれ異なる。本発明では下地構造におい
て金属膜がない領域に熱伝導率がよい絶縁膜を成膜する
ことにより、同じエネルギーのビーム照射で半導体膜の
全面に渡って一様に結晶化できるようにするものであ
る。以下、その理由について説明する。
【0018】図7(a),(b)はシリコン膜の下地構
造が互いに異なる基板の例を表している。図7(a)の
構造は、ガラス基板60上にニッケル(Ni)膜61を
形成し、その上に窒化シリコン(SiN)膜62、絶縁
膜(SiO2 )63および非晶質シリコン膜(a−S
i)64をこの順に形成したものである。一方、図7
(b)の構造は、ガラス基板60上に窒化シリコン(S
iN)膜62、絶縁膜(SiO2 )63および非晶質シ
リコン膜64を形成したもので、非晶質シリコン膜64
の下地に金属膜(ニッケル膜61)が存在しないこと以
外は同じ構造となっている。
【0019】図9は図7(a)の構造の非晶質シリコン
膜64に対してエネルギービームとしてエキシマレーザ
(エネルギー;360mJ/cm2 ,パルス幅;30n
s,波長308nm)を照射したときの、非晶質シリコ
ン膜64の最表面の温度変化をシミュレーションした結
果を表すものである。一方、図10は図7(b)の構造
の非晶質シリコン膜64に対して同じエキシマレーザを
照射したときの、非晶質シリコン膜64の最表面の温度
変化をシミュレーションした結果を表すものである。な
お、図8に、各膜の材料のパラメータを示す。
【0020】図9および図10の結果からも明らかなよ
うに、エキシマレーザが照射されている間は、非晶質シ
リコン膜64の温度は融点(a−Si融点)まで急激に
上昇し、融点に達すると、そこで融解の潜熱のために上
昇の傾斜が一旦なだらかになり、その後再び急速に上昇
する。ここで、それぞれ同じエネルギーのエキシマレー
ザを照射した場合、非晶質シリコン膜64の下地構造に
よって最高到達温度が異なる。すなわち、非晶質シリコ
ン膜64の下地に金属膜(ニッケル膜61)が存在する
場合(図7(a)の構造)には最高到達温度が約265
0(K)であるのに対して、下地に金属膜(ニッケル膜
61)が存在しない場合(図7(b)の構造)には最高
到達温度が約2940(K)であり、下地の構造によっ
て大きく異なる。この最高到達温度の差は、絶縁膜63
の厚さが薄くなると、より大きくなる。最高温度に達し
た後、エキシマレーザの照射が終了すると、図7
(a),(b)のいずれの構造においても、熱がガラス
基板60の方向に広がり、非晶質シリコン膜64の温度
が徐々に下がる。そして、シリコンの結晶化の温度(1
410℃)に達すると、結晶化の潜熱が出て、ある時間
(結晶化時間)は温度が一定となり、その後再び徐々に
下がっていく。
【0021】図7(a),(b)それぞれの構造の非晶
質シリコン膜64に対してエキシマレーザを照射する場
合、レーザ条件を最適化するためには、同じエネルギー
で、各非晶質シリコン膜64の表面の最高到達温度が同
じであることが望ましい。このようなことから、本発明
者は図11に示したようにガラス基板60上に熱伝導率
がよい透明の絶縁膜、例えば窒化アルミニウム(Al
N)膜65を成膜することにより、図7(a)の構造と
同様の温度条件となり、よって下地の構造(金属膜の有
無)にかかわらずシリコン膜の最表面の温度を同じにす
ることができると考え、図12と図13に示す特性図を
実験により求めた。
【0022】図12は図11の構造において、窒化アル
ミニウム膜65の膜厚を変えたときのシリコン膜64の
最表面の最高到達温度とシリコンの結晶化時間を表すも
のである。すなわち、図12は図11の構造において、
シリコン膜64の膜厚を30nm、絶縁膜(SiO2 )
63の膜厚を100nm、窒化シリコン(SiN)膜6
2の膜厚を50nmにそれぞれ固定し、窒化アルミニウ
ム(AlN)膜65の膜厚を変えて、エキシマレーザを
400mJ/cm2 で照射し、そのときのシリコン膜6
4の最表面の最高到達温度とシリコンの結晶化時間をシ
ミュレーションした結果を表すものである。図13はエ
キシマレーザを360mJ/cm2で照射し、それ以外
は図12の条件と同様としたときのガラス基板60の表
面の温度とシリコンの結晶化時間をシミュレーションし
た結果を表すものである。この結果により、図7(a)
の構造と図11の構造において、エネルギービーム照射
によるシリコン膜64の表面の最高到達温度を同じにし
てレーザ条件を最適化するためには、図11の構造の窒
化アルミニウム膜65の膜厚を図12と図13の結果に
応じて設定すればよいことがわかる。
【0023】本発明はこのような結果を利用し、同一の
基板上において、金属膜の無い領域に熱伝導率のよい絶
縁膜を成膜することにより、膜全体にわたって最高到達
温度を同じとして一様に結晶化を行うものである。以
下、本発明を薄膜トランジスタの製造方法に適用した例
について説明する。
【0024】〔第1の実施の形態〕図1(a)〜(c)
および図2(a)〜(c)、図3(a)〜(b)は第1
の実施の形態に係る薄膜トランジスタの製造方法を工程
順に表すものである。まず、図1(a)に示したよう
に、例えばスパッタガスとしてアルゴン(Ar)を用い
たスパッタリング法により基板、例えばガラス基板10
上に選択的に膜厚100nmのニッケル(Ni)膜から
なるゲート電極11を形成する。次に、再びスパッタリ
ング法により全面に膜厚100nmの窒化アルミニウム
膜(AlN)12を成膜する。続いて、全面にフォトレ
ジスト膜13を形成する。次に、ゲート電極11をマス
クとして裏面露光14を行い、図1(b)に示したよう
にフォトレジスト膜13のパターニングを行う。次い
で、フォトレジスト膜13およびゲート電極11上の窒
化アルミニウム膜12を同時にエッチング除去すること
により図1(c)に示したようにガラス基板10上のゲ
ート電極11が形成されていない領域のみに窒化アルミ
ニウム膜12を残す。
【0025】次に、図2(a)に示したように例えば同
じくスパッタリングガスとしてヘリウム(He)を用い
たスパッタリング法により全面に膜厚例えば50nmの
窒化シリコン(SiNx)層15a、引き続き膜厚例え
ば100nmの二酸化シリコン(SiO2 )層15bを
形成して積層構造の絶縁膜15を形成し、続いて、例え
ばPECVD法により絶縁膜15上に膜厚例えば30n
mの非晶質シリコン膜16を連続的に形成する。非晶質
シリコン膜16を形成した後、図2(b)に示したよう
に非晶質シリコン膜16上の全面にフォトレジストを塗
布し、このフォトレジストに対してガラス基板10の裏
面側から例えばg線(波長436nm)による露光(裏
面露光)18を行う。このときゲート電極11がマスク
となりゲート電極11と同じ幅のフォトレジスト膜17
が自己整合的に形成される。続いて、図2(c)に示し
たように、フォトレジスト膜17をマスクとして例えば
プラズマドーピングまたはイオンドーピングによりn型
不純物19、例えば燐(P)を非晶質シリコン膜16に
導入する。これにより、図3(a)に示したようにソー
ス領域21aおよびドレイン領域21bが形成される。
続いて、基板表面からレーザビーム20を照射する。こ
のレーザビーム20の照射により非晶質シリコン膜16
が溶融し、その後、室温に冷却することにより溶融領域
が結晶化し、ソース領域21aおよびドレイン領域21
bを備えた多結晶シリコン膜21が形成される。ここ
で、本実施の形態では、金属膜(ゲート電極11)の無
い領域に熱伝導率のよい窒化アルミニウム膜12が成膜
されているので、前述のように膜表面の最高到達温度が
ほぼ同じになり、膜全体にわたって一様に結晶化を行う
ことができる。
【0026】レーザビーム20としては非晶質シリコン
膜16が吸収する波長のもの、特にエキシマレーザによ
るパルスレーザビームを用いることが好ましい。エキシ
マレーザとしては、XeClエキシマレーザによるパル
スレーザビーム(波長308nm),KrFエキシマレ
ーザによるパルスレーザビーム(波長248nm)やX
eFエキシマレーザによるパルスレーザビーム(波長3
50nm)などが用いられる。
【0027】次に、図3(b)に示したように例えばス
パッタガスとしてアルゴン(Ar)を用いたスパッタリ
ング法により多結晶シリコン膜21中のソース領域21
aおよびドレイン領域21b上にそれぞれアルミニウム
(Al)からなる電極22a,22bを形成する。続い
て、水素プラズマ中でプラズマ水素化を行うことにより
多結晶シリコン膜21内のチャネル領域21cを水素化
してダングリングボンドなどを不活性化させる。
【0028】このように本実施の形態による薄膜トラン
ジスタの製造方法によれば、結晶化のためにレーザビー
ム20を照射する際に、金属膜(ゲート電極11)の無
い領域に予め熱伝導率のよい窒化アルミニウム膜12が
成膜されているので、基板の全面に渡って一様に結晶化
を行うことができる。従って、膜破壊の虞れがなくな
り、プロセスマージンを多くとることができる。
【0029】〔第2の実施の形態〕図4(a)〜(c)
は本発明の第2の実施の形態に係る薄膜トランジスタの
製造方法を工程順に表すものである。本実施の形態で
は、第1の実施の形態における非晶質シリコン膜16上
に二酸化シリコン膜を形成した後、この二酸化シリコン
膜上にレジスト膜を形成し、その後裏面露光を行うよう
にしたものである。なお、図1(a)〜(c)、図2
(a)〜(c)および図3(a)〜(b)と同一構成部
分については同一符号を付してその説明は省略する。
【0030】すなわち、まず、図4(a)に示したよう
に、非晶質シリコン膜16を形成するまでの工程は第1
の実施の形態と同様である。非晶質シリコン膜16を形
成した後、例えばPECVD法により、二酸化シリコン
(SiO2 )膜30を形成し、この二酸化シリコン膜3
0上の全面にフォトレジストを塗布し、このフォトレジ
ストに対してガラス基板10の裏面側から例えばg線
(波長436nm)による露光(裏面露光)31を行
う。このときゲート電極11がマスクとなりゲート電極
11と同じ幅のフォトレジスト膜32が自己整合的に形
成される。更に、図4(b)に示したように、このパタ
ーニングされたフォトレジスト膜32をマスクとして二
酸化シリコン膜30を選択的にエッチングした後、フォ
トレジスト膜32を除去する。続いて、この二酸化シリ
コン膜30をマスクとして例えばプラズマドーピングま
たはイオンドーピングによりn型不純物33、例えば燐
(P)を非晶質シリコン膜16に導入する。これにより
図4(c)に示したようにソース領域21aおよびドレ
イン領域21bが形成される。続いて、基板表面からレ
ーザビーム34を照射すると、このレーザビーム34の
照射により非晶質シリコン膜16が溶融し、その後、室
温に冷却することにより溶融領域が結晶化し、ソース領
域21aおよびドレイン領域21bを備えた多結晶シリ
コン膜21が形成される。以後の工程は第1の実施の形
態と同様である。
【0031】このように本実施の形態による薄膜トラン
ジスタの製造方法においても、結晶化のためにレーザビ
ーム34を照射する際に、金属膜(ゲート電極11)の
無い領域に予め熱伝導率のよい窒化アルミニウム膜12
が成膜されているので、基板の全面に渡って一様に結晶
化を行うことができ、膜破壊の虞れがなくなる。更に、
第1の実施の形態ではプラズマドーピングまたはイオン
ドーピングのマスクとしてフォトレジストを用いたが、
フォトレジストは高エネルギーイオンの衝撃によって変
質して除去することが難しい場合がある。本実施の形態
では、プラズマドーピングまたはイオンドーピングのマ
スクとして二酸化シリコン膜30を用いているので、除
去するのが容易である。
【0032】〔第3の実施の形態〕図5(a)〜(c)
および図6(a)〜(b)は本発明の第3の実施の形態
に係る薄膜トランジスタの製造方法を工程順に表すもの
である。本実施の形態では、第1の実施の形態における
窒化アルミニウム膜上にゲート電極を形成する構成とし
たものである。
【0033】まず、図5(a)に示したように、例えば
スパッタガスとしてアルゴン(Ar)を用いたスパッタ
リング法によりガラス基板40の全面に膜厚100nm
の窒化アルミニウム膜41を成膜する。続いて、例えば
同じくスパッタリング法により窒化アルミニウム膜41
上に膜厚100nmのニッケル(Ni)膜からなるゲー
ト電極42を選択的に形成する。次に、例えば同じくス
パッタリングガスとしてヘリウム(He)を用いたスパ
ッタリング法により全面に窒化シリコン(SiNx)層
43a、引き続き二酸化シリコン(SiO2 )層43b
を形成して積層構造の絶縁膜43を形成し、続いて、例
えばPECVD法により絶縁膜43上に非晶質シリコン
膜44を連続的に形成する。
【0034】非晶質シリコン膜44を形成した後、例え
ばPECVD法により、図5(b)に示したように非晶
質シリコン膜44上の全面にフォトレジスト膜45を形
成する。次に、ゲート電極42をマスクとしてフォトレ
ジスト膜45のパターニングを行う(裏面露光46)。
このときゲート電極42がマスクとなり図5(c)に示
したようにゲート電極42と同じ幅のフォトレジスト膜
45が自己整合的に形成される。続いて、図5(c)に
示したように、フォトレジスト膜45をマスクとして例
えばプラズマドーピングまたはイオンドーピングにより
n型不純物47、例えば燐(P)を非晶質シリコン膜4
4に導入する。これにより、図6(a)に示したように
ソース領域49aおよびドレイン領域49bが形成され
る。続いて、基板表面からレーザビーム48を照射す
る。このレーザビーム48の照射により非晶質シリコン
膜44が溶融し、その後、室温に冷却することにより溶
融領域が結晶化し、ソース領域49aおよびドレイン領
域49bを備えた多結晶シリコン膜49が形成される。
ここで、本実施の形態では、ガラス基板40の全面に熱
伝導率のよい窒化アルミニウム膜41が成膜されている
ので、前述のように膜表面の最高到達温度がほぼ同じに
なり、膜全体にわたって一様に結晶化を行うことができ
る。
【0035】次に、図6(b)に示したように例えばス
パッタガスとしてアルゴン(Ar)を用いたスパッタリ
ング法により多結晶シリコン膜49中のソース領域49
aおよびドレイン領域49b上にそれぞれアルミニウム
(Al)からなる電極50a,50bを形成する。続い
て、水素プラズマ中でプラズマ水素化を行うことにより
多結晶シリコン膜49内のチャネル領域49cを水素化
してダングリングボンドなどを不活性化させる。
【0036】このように本実施の形態による薄膜トラン
ジスタの製造方法においても、結晶化のためにレーザビ
ーム48を照射する際に、ガラス基板40全面に予め熱
伝導率のよい窒化アルミニウム膜41が成膜されている
ので、基板の全面に渡って一様に結晶化を行うことがで
き、膜破壊の虞れがなくなる。
【0037】以上実施の形態を挙げて本発明を説明した
が、本発明は上記実施の形態に限定するものではなく、
種々変形可能である。例えば、上記実施の形態において
は、シリコン膜の下地の金属膜をニッケル膜として説明
したが、その他の金属膜でもよい。また、熱伝導の良い
膜として、上記実施の形態では窒化アルミニウム膜を用
いるようにしたが、その他の膜、例えばアルミナ(Al
2 O3 )や二酸化チタン(TiO2),スピネル,酸化マ
グネシウム,ダイヤモンドライクカーボンなどを用いる
ようにしてもよい。更に、上記実施の形態においては、
非晶質半導体膜としてシリコン膜を用いて説明したが、
その他の非晶質膜についてもエネルギービームの照射に
より結晶化するものであれば適用可能である。また、第
2の実施の形態において、不純物ドーピングの際のマス
クとしては二酸化シリコン膜以外に窒化シリコン膜など
を用いるようにしてもよい。
【0038】
【発明の効果】以上説明したように請求項1ないし請求
項7記載の半導体装置の製造方法によれば、基板上の金
属膜に隣接する領域または金属膜の下地領域に、金属膜
と実質的に熱伝導が同じ絶縁膜を成膜するようにしたの
で、均一な膜厚を有する非晶質の半導体膜を結晶化する
ためにエネルギービームを照射する際、同じエネルギー
のビーム照射で半導体膜の全面に渡って一様に結晶化さ
せることができる。従って、膜破壊の虞れが無くなり、
プロセスマージンを大きくとることができるという効果
を奏する。
【0039】また、請求項6および請求項7記載の半導
体装置の製造方法によれば、基板上の金属膜と実質的に
熱伝導が同じ絶縁膜を用いることにより、更に薄膜トラ
ンジスタの動作中に発生する熱を効率よく基板側に散逸
することができ、温度上昇を防ぎ安定な動作を維持でき
るという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る薄膜トランジ
スタの製造方法を工程ごとに表す断面図である。
【図2】図1に続く工程を表す断面図である。
【図3】図2に続く工程を表す断面図である。
【図4】本発明の第2の実施の形態に係る薄膜トランジ
スタの製造方法を工程ごとに表す断面図である。
【図5】本発明の第3の実施の形態に係る薄膜トランジ
スタの製造方法を工程ごとに表す断面図である。
【図6】図5に続く工程を表す断面図である。
【図7】本発明の基本原理を説明するための図であり、
(a)はシリコン膜の下地に金属膜が形成された構造、
(b)はシリコン膜の下地に金属膜が形成されていない
構造をそれぞれ表す断面図である。
【図8】図7の原理を説明するためのシミュレーション
に用いる各材料のパラメータを表す図である。
【図9】図7(a)の構造にレーザビームを照射したと
きのシリコン膜の温度変化の状態を説明するための特性
図である。
【図10】図7(b)の構造にレーザビームを照射した
ときのシリコン膜の温度変化の状態を説明するための特
性図である。
【図11】本発明の基本原理を説明するための図であ
り、シリコン膜の下地に金属膜が形成されておらず、基
板上に熱伝導率がよい透明な絶縁膜が形成された構造を
表す断面図である。
【図12】図11の構造で熱伝導率がよい透明な絶縁膜
の膜厚に対するシリコン膜の最高到達温度と結晶化時間
を表す特性図である。
【図13】図11の構造で熱伝導率がよい透明な絶縁膜
の膜厚に対するガラス基板の最高到達温度とシリコン膜
の結晶化時間を表す特性図である。
【図14】従来の薄膜トランジスタの構造および製造方
法を説明するための断面図である。
【符号の説明】
10,40・・・ガラス基板、11,42・・・ゲート電極、
12,41・・・ 窒化アルミニウム膜、13,45・・フォト
レジスト膜、15,43・・・絶縁膜、15a,43a・・・窒
化シリコン層、15b,43b・・・二酸化シリコン層、1
6,44・・・非晶質シリコン膜、19,47・・・n型不純
物、20,48・・・レーザビーム、21,49・・多結晶シ
リコン膜、21a,49a・・・ソース領域、21b,49
b・・・ドレイン領域、21c,49c・・・チャネル領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 碓井 節夫 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板上に選択的に金属膜を形成する工程
    と、 前記基板上の金属膜が形成されていない領域に前記金属
    膜と実質的に熱伝導率が同じ絶縁膜を形成する工程と、 前記金属膜および前記絶縁膜上に非晶質で膜厚の均一な
    半導体膜を形成する工程と、 前記非晶質の半導体膜にエネルギービームを照射するこ
    とにより前記半導体膜を一様に多結晶化する工程とを含
    むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 基板上に絶縁膜を形成する工程と、 前記絶縁膜上に前記絶縁膜と実質的に熱伝導率が同じ金
    属膜を選択的に形成する工程と、 前記金属膜および前記絶縁膜上に非晶質で膜厚の均一な
    半導体膜を形成する工程と、 前記非晶質の半導体膜にエネルギービームを照射するこ
    とにより前記半導体膜を一様に多結晶化する工程とを含
    むことを特徴とする半導体装置の製造方法。
  3. 【請求項3】 前記非晶質の半導体膜はシリコン膜であ
    ることを特徴とする請求項1記載の半導体装置の製造方
    法。
  4. 【請求項4】 前記エネルギービームはエキシマレーザ
    によるビームであることを特徴とする請求項1記載の半
    導体装置の製造方法。
  5. 【請求項5】 前記絶縁膜の膜厚を前記金属膜の膜厚に
    応じて決定することを特徴とする請求項1記載の半導体
    装置の製造方法。
  6. 【請求項6】 透明基板の表面に薄膜トランジスタのゲ
    ート電極としての金属膜を形成する工程と、 前記透明基板上の前記金属膜以外の領域に前記金属膜と
    実質的に熱伝導率が同じ透明絶縁膜を形成する工程と、 前記金属膜および透明絶縁膜上に絶縁膜を形成した後、
    この絶縁膜上に非晶質で膜厚の均一な半導体膜を形成す
    る工程と、 前記半導体膜上の前記金属膜に対応する領域以外の領域
    に選択的に不純物を導入してソース領域およびドレイン
    領域をそれぞれ形成する工程と、 前記ソース領域およびドレイン領域が形成された半導体
    膜にエネルギービームを照射して多結晶化する工程とを
    含むことを特徴とする半導体装置の製造方法。
  7. 【請求項7】 透明基板の表面に透明絶縁膜を形成する
    工程と、 前記透明絶縁膜上に前記透明絶縁膜と実質的に熱伝導率
    が同じであり、薄膜トランジスタのゲート電極となる金
    属膜を選択的に形成する工程と、 前記金属膜および透明絶縁膜上に絶縁膜を形成した後、
    この絶縁膜上に非晶質で膜厚の均一な半導体膜を形成す
    る工程と、 前記半導体膜上の前記金属膜に対応する領域以外の領域
    に選択的に不純物を導入してソース領域およびドレイン
    領域をそれぞれ形成する工程と、 前記ソース領域およびドレイン領域が形成された半導体
    膜にエネルギービームを照射して多結晶化する工程とを
    含むことを特徴とする半導体装置の製造方法。
JP8324367A 1996-12-04 1996-12-04 半導体装置の製造方法 Pending JPH10163112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8324367A JPH10163112A (ja) 1996-12-04 1996-12-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8324367A JPH10163112A (ja) 1996-12-04 1996-12-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10163112A true JPH10163112A (ja) 1998-06-19

Family

ID=18165004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8324367A Pending JPH10163112A (ja) 1996-12-04 1996-12-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10163112A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470274B1 (ko) * 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
WO2009013873A1 (ja) * 2007-07-20 2009-01-29 Sharp Kabushiki Kaisha 積層膜の製造方法、半導体装置の製造方法、半導体装置および表示装置
US8546200B2 (en) 2000-02-01 2013-10-01 Sony Corporation Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546200B2 (en) 2000-02-01 2013-10-01 Sony Corporation Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof
US8604483B2 (en) 2000-02-01 2013-12-10 Sony Corporation Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof
US8779417B2 (en) 2000-02-01 2014-07-15 Sony Corporation Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof
KR100470274B1 (ko) * 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
WO2009013873A1 (ja) * 2007-07-20 2009-01-29 Sharp Kabushiki Kaisha 積層膜の製造方法、半導体装置の製造方法、半導体装置および表示装置
CN101689485B (zh) 2007-07-20 2012-06-13 夏普株式会社 层叠膜的制造方法、半导体装置的制造方法、半导体装置以及显示装置

Similar Documents

Publication Publication Date Title
JP3503427B2 (ja) 薄膜トランジスタの製造方法
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JPH11102867A (ja) 半導体薄膜の形成方法およびプラスチック基板
JPH1050607A (ja) 半導体装置の製造方法
CN100356509C (zh) 多晶硅膜的形成方法
US5580801A (en) Method for processing a thin film using an energy beam
JP3409576B2 (ja) 半導体装置の製造方法
JP3359670B2 (ja) 半導体装置の作製方法
JPH0883766A (ja) 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JPH08148692A (ja) 薄膜半導体装置の製造方法
JP4312741B2 (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP2001127301A (ja) 半導体装置および半導体装置の製造方法
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JPH10270696A (ja) 半導体装置の製造方法
JPH08139331A (ja) 薄膜トランジスタの製造方法
JPH10150202A (ja) 薄膜トランジスタ及びその製造方法
JP3407842B2 (ja) 薄膜トランジスタの製造方法
JPH1187724A (ja) 半導体素子の製造方法
JPH0945926A (ja) 多結晶半導体薄膜の形成方法、並びに薄膜トランジスタ及びその製造方法
JP2831006B2 (ja) 薄膜トランジスタの製造方法
JP2003017505A (ja) 多結晶シリコン薄膜トランジスタの製造方法
JPH1041233A (ja) 半導体装置の製造方法
JPH09330879A (ja) 多結晶シリコンの製造方法
JPH09246182A (ja) 半導体装置およびその製造方法
JP2000150888A (ja) 薄膜トランジスタの形成方法及び薄膜トランジスタ