JPH0883914A - 多結晶半導体装置及びその製造方法 - Google Patents

多結晶半導体装置及びその製造方法

Info

Publication number
JPH0883914A
JPH0883914A JP22016694A JP22016694A JPH0883914A JP H0883914 A JPH0883914 A JP H0883914A JP 22016694 A JP22016694 A JP 22016694A JP 22016694 A JP22016694 A JP 22016694A JP H0883914 A JPH0883914 A JP H0883914A
Authority
JP
Japan
Prior art keywords
polycrystalline semiconductor
region
semiconductor layer
film
energy density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22016694A
Other languages
English (en)
Inventor
Yuki Matsuura
由紀 松浦
Mitsuo Nakajima
充雄 中島
Yasuto Kawahisa
慶人 川久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22016694A priority Critical patent/JPH0883914A/ja
Priority to KR1019950030003A priority patent/KR0170467B1/ko
Priority to TW084110280A priority patent/TW289166B/zh
Publication of JPH0883914A publication Critical patent/JPH0883914A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 例えばアクティブマトリックス型液晶表示装
置の画素部スイッチング素子あるいは駆動回路を構成す
る回路素子として用いられる多結晶半導体装置におい
て、しきい値電圧などの動作特性を高精度に制御して均
一なのもとし、かつその移動度が高く高速応答特性に優
れた多結晶半導体装置を提供する。 【構成】 ａ−Ｓｉ：Ｈ膜１０３におけるチャネル領域
１０８の電流が流れる活性領域の水素濃度を、その活性
領域より深い領域における水素濃度よりも低い濃度分布
に形成されていることにより、しきい値電圧をはじめと
して半導体装置の動作特性を高精度に制御して均一なの
もとし、かつその電界効果移動度が高く応答特性等にも
優れたものとすることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多結晶半導体装置及び
その製造方法に関する。
【０００２】
【従来の技術】近年、アモルファスシリコン膜にエキシ
マレーザ光を照射することにより結晶化させて多結晶シ
リコン化して電界効果移動度の高い多結晶半導体膜を作
製するためのレーザアニール技術が開発されている。こ
のような技術を用いて多結晶シリコン薄膜トランジスタ
（ｐｏｌｙ−Ｓｉｌｉｃｏｎ Ｔｈｉｎ Ｆｉｌｍ Ｔ
ｒａｎｓｉｓｔｏｒ；以下、ｐ−ＳｉＴＦＴと略称）を
ガラス基板上に 450℃以下の低温で形成することが可能
となっている。
【０００３】このようなｐ−ＳｉＴＦＴを用いて、例え
ばアクティブマトリックス型液晶表示装置の駆動回路や
画素部のＴＦＴ素子アレイを形成するような場合、その
駆動回路を形成するＴＦＴには個々のＴＦＴの動作特性
が安定しておりＴＦＴアレイ全体としても高精度に均一
な動作特性であることが要求される。
【０００４】しかしながら、従来のｐ−ＳｉＴＦＴで
は、その製造方法上からもレーザアニール法による十分
に均一で高精度な膜質の多結晶シリコン膜を形成するこ
とができなかった。従って、そのようなばらつきが多く
不均一で低精度な多結晶シリコン膜を用いたＴＦＴの動
作特性は、ばらついた不均一なものとなるという問題が
ある。その結果、例えば数10万画素以上もの画素数のア
クティブマトリックス型液晶表示装置の画素部スイッチ
ング素子あるいは駆動回路に上記のようなＴＦＴを用い
ると、その液晶表示装置の表示画像は表示むらの目立つ
表示品位の極めて低いものとなってしまうという問題が
あった。
【０００５】ところで、ガラス基板を使用することが可
能な 450℃程度の低温プロセスを用いてアモルファスシ
リコン薄膜を形成する場合、一般にプラズマＣＶＤ法が
用いられる。このプラズマＣＶＤ法により形成されたア
モルファスシリコン膜中には、一般に 1×1021個／ｃｍ
3 以上〜 2×1021程度の水素が含まれている（「程度」
と述べたのは、成膜条件等により左記には多少のばらつ
きがあるためであるが、その数値のオーダーは左記の通
り 1×1021個／ｃｍ3 以上である）。
【０００６】このような水素化アモルファスシリコン膜
に高いエネルギー密度のレーザ光を照射すると、膜中の
水素が瞬時に放出されるのに伴ってその部分近傍の膜が
溶発する。その結果、水素化アモルファスシリコン膜の
表面や膜質が荒れてしまい、この水素化アモルファスシ
リコン膜を用いてＴＦＴを作製することができなくなる
という問題がある。
【０００７】従来、このような水素を多量に含んだａ−
Ｓｉ：Ｈ薄膜のレーザアニール法としては、 （１） レーザアニール前に 450℃、 1時間程度の熱ア
ニールを施し、膜中の水素を脱離させた後に、レーザア
ニールを行なって結晶化する。
【０００８】（２） 低いエネルギー密度でレーザ光を
照射して水素を放出した後に、高いエネルギー密度で照
射して結晶化させる 2回の照射でｐ−Ｓｉ膜を形成する
方法。の、主に 2通りの方法が用いられていた。
【０００９】
【発明が解決しようとする課題】しかしながら、（１）
の方法では、スループットが悪いという問題がある。ま
た、熱アニール工程において深さ方向にほぼ均一にＨ濃
度が低くなり、その結果、得られたｐ−Ｓｉ膜の水素分
布も均一でかつ低い濃度になり、ｐ−Ｓｉ膜のエネルギ
ー準位が不安定になるため、これを用いて形成されたＴ
ＦＴ素子アレイの動作特性等が、アレイ全体で不均一で
低精度なものとなるという問題があることを我々は確認
した。
【００１０】また、（２）の方法では、膜の溶発を抑え
ることが可能なので均一なｐ−Ｓｉ膜を得ることはでき
るものの、このときｐ−Ｓｉ膜の粒径が小さくなってし
まうので、このｐ−Ｓｉ膜を用いたＴＦＴの電界効果移
動度μFEが低く、動作特性が低劣なものとなるという問
題がある。
【００１１】このように、従来の技術に係る多結晶半導
体装置は、その特性にばらつきが多く、不均一で低精度
であり、例えばＴＦＴとして形成した場合の電界効果移
動度をはじめとした動作特性も低いという問題があっ
た。
【００１２】本発明は、このような問題を解決するため
に成されたもので、その目的は、例えばアクティブマト
リックス型液晶表示装置の画素部スイッチング素子ある
いは駆動回路を構成する回路素子として用いられる多結
晶半導体装置において、しきい値電圧などの動作特性を
高精度に制御して安定的でアレイ全体として均一なもの
とし、かつその電界効果移動度も高く、高速応答特性に
優れたものとした、多結晶半導体装置を提供すること、
またそれに用いられるような多結晶半導体層の製造方法
を提供することにある。
【００１３】
【課題を解決するための手段】本発明の多結晶半導体装
置は、半導体層中にキャリアが移動するチャネル領域を
備えた多結晶半導体装置であって、前記チャネル領域に
おける、電流が流れる活性領域の水素濃度が前記活性領
域より深い領域の水素濃度よりも低い濃度分布である多
結晶半導体層と、前記チャネル領域のキャリアの移動を
制御する制御電極と、を具備することを特徴とする多結
晶半導体装置であめ。
【００１４】また、絶縁性基板と、前記絶縁性基板上に
形成されたゲート電極と、前記ゲート電極を覆うように
形成された絶縁膜と、前記絶縁膜上に形成された、チャ
ネル領域とソース領域とドレイン領域とを備えた多結晶
半導体層であって、前記チャネル領域における電流が流
れる活性領域の水素濃度が前記活性領域より深い領域の
活性層の水素濃度よりも低い濃度分布である多結晶半導
体層と、前記多結晶半導体層のチャネル領域上を覆うよ
うに形成されたチャネル保護層と、前記多結晶半導体層
のソース領域及びドレイン領域に各々電気的に接続され
るソース電極及びドレイン電極と、を具備することを特
徴とする多結晶半導体装置である。
【００１５】また、上記のいずれかに記載の多結晶半導
体装置において、前記多結晶半導体層のチャネル領域に
おける、表面から深さ25ｎｍまでの電流が流れる活性領
域の水素濃度が、前記活性領域より深い領域の水素濃度
よりも低い濃度分布であることを特徴とする多結晶半導
体装置である。
【００１６】また、上記のうちいずれかに記載の多結晶
半導体装置において、前記多結晶半導体層がグレインサ
イズ50ｎｍ乃至 2μｍの多結晶シリコンで形成された多
結晶半導体層であって、該多結晶半導体層におけるチャ
ネル領域の表面から25ｎｍまでの深さの水素濃度が 5×
1018個／ｃｍ3 乃至 1×1020個／ｃｍ3 であり、かつ前
記深さ25ｎｍより深い領域の水素濃度が 1×1020個／ｃ
ｍ3 乃至 5×1021個／ｃｍ3 であることを特徴とする多
結晶半導体装置である。
【００１７】本発明の製造方法は、半導体層の材料膜を
成膜する工程と、前記半導体層の材料膜を被アニール体
として該半導体層の材料膜に対して異なるエネルギ密度
で、低いエネルギー密度から段階的にエネルギーを高く
して行き少なくとも 1回のエネルギービーム照射とその
前及び／又は後のエネルギービーム照射とにおけるビー
ムのエネルギー密度の差が10ｍＪ／ｃｍ2 乃至50ｍＪ／
ｃｍ2 であるようにエネルギービームを複数回にわたっ
て照射して、半導体層のチャネル領域の表面からその深
さ方向に連続的あるいは段階的に高濃度に水素が分布す
る半導体層を形成するエネルギービームアニール工程
と、を具備することを特徴とする多結晶半導体装置の製
造方法である。
【００１８】
【作用】本発明の多結晶半導体装置は、多結晶半導体層
においてチャネル領域の電流が流れる活性領域の水素濃
度をその活性領域より深い領域における水素濃度よりも
低い濃度分布に形成されていることにより、しきい値電
圧をはじめとして半導体装置の動作特性を高精度に制御
して均一なものとし、かつその電界効果移動度も高く高
速応答特性に優れたものとすることができる。
【００１９】本発明者らは、上記のように多結晶半導体
層における水素濃度をその深さ方向に制御することによ
り、上記のような効果を得ることができることを種々の
実験により確認した。これは下記のような理論的な作用
に基づくものと考えられる。すなわち、ドレイン電流が
流れる活性領域よりもそのゲート電極側（制御電極）を
表面として計ってさらに深い領域、つまりその表面から
計って25ｎｍの深さよりも深い領域、いわゆるバックチ
ャネル領域に、トラップ準位が存在しないと、下地のＳ
ｉＯx 等の内部に蓄積された電荷で、その上に配置され
ている多結晶半導体層のエネルギーバンドが曲げられて
しまい、その多結晶半導体層のエネルギー準位が不安定
な状態になる。しかして、このバックチャネル側の水素
濃度を高めると、これによってトラップ準位が存在する
ことになり、これにより多結晶半導体層のエネルギーバ
ンドが束縛（固定）される。従って、前記のＳｉＯx か
らの電荷の影響を受けることが極めて少なくなるように
抑制できるので、その多結晶半導体層のエネルギー準位
は安定し、安定した動作特性のＴＦＴを実現できる。す
なわち、上述の本発明発明に係る多結晶半導体層を用い
た例えば多結晶シリコンＴＦＴは、それをアレイ状に形
成しとたときその動作特性すなわちしきい値電圧
（μfe、Ｖth）等をアレイ全体で極めて均一で高精度な
ものとすることができる。
【００２０】また、上述のようにバックチャネル領域の
水素濃度を高くすることにより、この領域においては、
例えば本発明に係るレーザアニールを施した際に結晶粒
が形成されにくい。すなわち、バックチャネル領域では
結晶化が起こりにくい。よって、本発明に係る多結晶半
導体層の活性領域より深い領域、つまり数値的には25ｎ
ｍの深さより深い領域の、いわゆるバックチャネル領域
には、結晶核ができにくいので、その分、表面側つまり
表面から25ｎｍの深さの活性領域においては、グレイン
サイズの大きなポリシリコン膜が形成されるものと考え
られる。
【００２１】本発明に係る多結晶半導体層は、グレイン
サイズの大きなポリシリコン膜が形成できるので、これ
を用いた例えばｐ−ＳｉＴＦＴの電界効果移動度μFEな
どの動作特性等を向上するとともに均一なものとして形
成することができる。つまり高速動作性能などの動作特
性が高くかつ均一で信頼性の高いｐ−ＳｉＴＦＴのよう
な多結晶半導体装置を実現することができる。
【００２２】本発明においては、多結晶半導体層の水素
濃度を、上述のごとくその制御電極（ゲート電極など）
に対面する側の表面から活性領域にかけての深さ、具体
的には上述のごとく25ｎｍの深さまでの領域の水素濃度
を、 5×1018〜 1×1020／ｃｍ3 に設定することが好ま
しい。
【００２３】この表面から25ｎｍまでの深さの領域での
水素濃度が低すぎると、ダングリングボンドが多く、ト
ラップ密度が多くなり、その結果このような多結晶半導
体層を用いたＴＦＴなどの動作特性が低劣化する。一
方、上述のような数値範囲よりも水素濃度が高くなる
と、レーザアニールを施す際などにアブレーションが起
きやすくなるので、グレインサイズの大きなポリシリコ
ン膜が得られなくなる。その結果、グレインサイズの小
ささに起因した電界効果移動度の低劣化が生じてしま
い、このような多結晶半導体層を用いた例えばＴＦＴ
は、その動作特性（特に電界効果移動度）が低劣化して
しまう。従って、上述のような数値範囲に水素濃度を設
定することが好ましい。ただし、このような水素濃度の
好適値は、その前提条件として、多結晶半導体層として
はｐ−Ｓｉ半導体層であって、そのグレインサイズは50
ｎｍ〜 2μｍで、これをＴＦＴに用いる場合についての
数値である。
【００２４】なお、上述の水素濃度の更に好適な数値範
囲としては、その前提条件としてグレインサイズが 150
ｎｍ〜 2μｍの多結晶シリコン半導体層でＴＦＴに用い
られる場合に、その多結晶シリコン半導体層の表面側
（つまりゲート電極に対面する側）から深さ25ｎｍの深
さまでの領域の水素濃度を、 1×1019〜 5×1019／ｃｍ
3 とし、それよりも深い領域の水素濃度を 1×1020／ｃ
ｍ3 〜 5×1021／ｃｍ3に設定することが望ましい。
【００２５】そして、上記のような水素濃度の多結晶半
導体層の製造方法としては、多結晶シリコン層などの多
結晶半導体を形成するための材料膜であるアモルファス
シリコン膜などの非晶質半導体膜にレーザーアニールを
施してその粒径を大きく成長させる際に、そのレーザー
ビームにより投入するエネルギー密度を低いエネルギー
から段階的に上げて行き、 3段階以上の異なったエネル
ギー密度でエネルギービームアニールを行ない、少なく
ともその複数段階のうち一段階のレーザーアニールでの
エネルギー密度とその前及び／又は後の段階のエネルギ
ー密度との差が50ｍＪ／ｃｍ2 以下にすることにより、
粒径が大きくかつ均一な多結晶半導体を形成することが
できることを本発明者らは確認した。
【００２６】さらには、被アニール体の膜中水素濃度も
ビーム照射方向の膜表面から深さ方向に連続的あるいは
段階的に大であれば、水素放出に伴う膜の溶発を防ぐこ
とができ、最終的に高いエネルギー密度で結晶化するこ
とができるので、粒径の大きい多結晶体が得られる。従
って、高均一かつ高電界効果移動度のＴＦＴを作製する
ことができる。
【００２７】
【実施例】以下、本発明の多結晶半導体装置及び多結晶
半導体層の製造方法の実施例を、図面に基づいて詳細に
説明する。
【００２８】（実施例１）図１は、本発明の多結晶半導
体装置の構造を、その製造プロセスを追って説明する図
である。
【００２９】石英基板あるいはガラス基板を用いた基板
１０１の上にＳｉＯx を成膜してバッファ層１０２を形
成する（ａ）。
【００３０】続いて、バッファ層１０２の上に、ＳｉＨ
4 ＋Ｈ2 の雰囲気中で、 270℃〜 350℃の温度で、プラ
ズマＣＶＤにより50ｎｍの膜厚のａ−Ｓｉ：Ｈ膜１０３
を成膜する。
【００３１】そしてこのａ−Ｓｉ−Ｈ膜１０３に、後述
するような要領でエキシマレーザを照射して、多段階Ｅ
ＬＡ（エキシマレーザアニール）を施す。このように多
段階ＥＬＡを施すことにより結晶化し、その形成された
ｐ−Ｓｉは、その表面から25ｎｍの深さにわたって、水
素濃度が 5×1018〜 1×1020／ｃｍ3 の範囲内に納まる
ような水素濃度となる（ｂ）。
【００３２】なお本実施例においては、ＴＦＴの活性領
域の厚さは、設計上その表面から24ｎｍまでの深さの領
域に形成されるものと考えられる。この深さは、ＴＦＴ
の構造をシミュレートするコンピュータを用いたシミレ
ーションによって確認されている。
【００３３】そして、前記の図１（ｂ）に示した多段階
ＥＬＡ工程によって結晶粒径が成長してｐ−Ｓｉ化し
た、このｐ−Ｓｉ膜を、島状にＰＥＰ工程でパターング
して、多結晶シリコン半導体層１０４を形成する。そし
てその上及びバッファ層１０２の上ほぼ全面を覆うよう
にゲート絶縁膜１０５を形成する。このゲート絶縁膜１
０５は、ＳｉＯX 、ＳｉＮX 等を用いて、プラズマＣＶ
Ｄ、常圧ＣＶＤ、ＥＣＲ−ＣＶＤ法等により形成する。
続いて、ｐ−Ｓｉ１０４のチャネル領域の上をゲート絶
縁膜１０５を介して覆うようにゲート電極１０６を形成
するこのゲート電極１０６の材料としては、Ｍｏ−Ｔａ
や、Ｍｏ−Ｗ等の金属や、ｎ+ ｐ−Ｓｉを用いて、ＰＥ
Ｐ工程で形成することができる。そしてさらにゲート電
極１０６をマスクとして用いてセルフアラインでこのゲ
ート電極１０６から被覆されていない露出した部分のｐ
−Ｓｉ１０４つまりｐ−Ｓｉ１０４のソース領域及びド
レイン領域になるべき部分にｎ型あるいはｐ型によって
使い分けるがＰ+ あるいはＢ- などの不純物イオンを投
入する（ｃ）。この投入方法としては、例えばイオン打
ち込み法やドーピング法を用いることができる。
【００３４】続いて、前記のイオン打ち込み法等により
打ち込まれた不純物イオンの活性化及びその時の膜損害
のリカバリー等のために、基板上に（ｃ）の工程までに
作り込まれた構造物ほぼ全面にわたって熱アニール又は
エキシマレーザアニールを施す。この工程でのエネルギ
ー投入によっては、一般に前工程までに打ち込まれた不
純物イオンの活性化等の有効な効果以外には（ｂ）で示
した多段階ＥＬＡ工程における水素濃度の変化等はほと
んど生じることはなく、従って本発明に係る多結晶半導
体層の水素濃度はこの時点では悪影響を受けることは心
配ない。
【００３５】続いて、ゲート電極１０６及びゲート絶縁
膜１０５ほぼ全面を覆うように層間絶縁膜１０７を形成
する。この層間絶縁膜１０７としては本発明ではＳｉＯ
x を用いた。そして、層間絶縁膜１０７及びゲート絶縁
膜１０５を貫通しその下に覆われていたｐ−Ｓｉ層１０
４のチャネル領域１０８の両脇のソース領域１０９及び
ドレイン領域１１０の上面をそれぞれ露出させるよう
に、コンタクトホール１１１、１１２をそれぞれ穿設す
る（ｄ）。
【００３６】続いて、前記のコンタクトホール１１１、
１１２それぞれを通って各々ソース領域１０９、ドレイ
ン領域１１０に接続されるソース電極１１３、ドレイン
電極１１４を各々形成する。このソース電極１１３、ド
レイン電極１１４は、Ａｌ、Ａｌ−Ｓｉ、Ｍｏ、等の金
属膜から形成することができる。またその成膜方法とし
ては、例えば本実施例の如くスパッタ法により形成でき
る（ｅ）。
【００３７】このようにして、その主要部が上記の図１
（ｅ）に示すような構造に形成された、本発明に係る多
結晶半導体装置が完成する。
【００３８】このように多結晶半導体層（本実施例では
ｐ−Ｓｉ層１０４）の水素濃度を、チャネル領域におけ
る電流が流れる活性領域の水素濃度をその活性領域より
深い領域における水素濃度よりも低い濃度分布、具体的
には水素濃度を 5×1018〜 1×1020／ｃｍ3 の範囲内に
納まるような水素濃度に形成することにより、下記に示
すようにしきい値電圧をはじめとして半導体装置の動作
特性を高精度に制御して均一なものとし、かつその電界
効果移動度も高く高速応答特性に優れたものとすること
ができる。
【００３９】次に、上記のような本発明に係る多結晶半
導体装置の主要部である多結晶半導体層を製造するため
の製造方法について述べる。
【００４０】図２に示すように、無アルカリガラスのよ
うな絶縁性の基板２０１上に、バッファ層２０２を形成
した後に、ａ−Ｓｉ−Ｈ（水素化アモルファスシリコ
ン）膜２０３を形成する。バッファ層２０２としては、
本実施例では絶縁膜であるＳｉＯx を用いた。バッファ
層２及びａ−Ｓｉ−Ｈ膜２０３の堆積にはプラズマＣＶ
Ｄ法を用いた。ａ−Ｓｉ−Ｈ膜２０３は、原料ガスＳｉ
Ｈ4 ＋Ｈ2 を用いて、基板温度 270℃で堆積し、膜厚を
50ｎｍに形成する。
【００４１】この膜に対して、光ビーム２０４を照射す
る。この光ビーム２０４にはエキシマレーザやＡｒレー
ザ等のレーザビームを好適に用いることができる。ある
いは、この他にもエネルギービームとしては電子ビーム
を好適に用いることができることは言うまでもない。
【００４２】このａ−Ｓｉ−Ｈ膜２０３に、例えばＸｅ
Ｃｌエキシマレーザ（波長： 308ｎｍ）ビームを用い
て、図３に示すように第１のエネルギー密度75ｍＪ／ｃ
ｍ2 から照射を開始して段階的に25ｍＪ／ｃｍ2 ずつエ
ネルギー密度を増加しながら 8段階にわたってレーザビ
ーム照射を繰り返した。
【００４３】ＸｅＣｌエキシマレーザには、例えばビー
ム径 2.5ｍｍ角、発振周波数30Ｈｚのビームを用いて、
図４に示すように、そのビーム４０１を被アニール体４
０２（本実施例ではａ−Ｓｉ−Ｈ膜２０３）に掃引（走
査）させながら照射する。図４（ａ）のようにビーム４
０１を往復させて照射する方法によれば照射時間を短く
することができる。
【００４４】一方、図４（ｂ）のようにビーム４０１を
一方向のみ掃引させて照射する方法によれば、ビーム４
０１の重なり方向が常に同じであるので、図４（ａ）の
場合に比べてより均一に被アニール体４０２を結晶化さ
せることができる。
【００４５】掃引速度ｖは、被アニール体４０２の膜の
一箇所あたりの同一エネルギー密度による照射回数に関
係するので、Ｘ線回折による結果から（ 1， 1， 1）方
向の回折強度の大きい、すなわち結晶化率の高い10回か
ら25回照射になるような速度3〜 7.5ｍｍ／ｓに設定す
る。例えば、10回照射になるようにするには、ビームが
2.5ｍｍ□、周波数が30Ｈｚであり、掃引速度は 7.5ｍ
ｍ／ｓに設定する。
【００４６】第２段階の照射では、図３に示すように第
２のエネルギー密度 100ｍＪ／ｃｍ2 のレーザ光を照射
する。引き続き、第３のエネルギー密度 125ｍＪ／ｃｍ
2 、第４段階目のエネルギー密度 150ｍＪ／ｃｍ2 、・・
・・、第８のエネルギー密度 250ｍＪ／ｃｍ2 と、順次エ
ネルギー密度を変化させてレーザ光を照射する。このよ
うに、常にそれぞれのエネルギー密度が、 （第ｎ＋１のエネルギー密度）−（第ｎのエネルギー密
度）＝25ｍＪ／ｃｍ2 （ｎ＝１、２、３、４、５、６、７） となるように、50ｍＪ／ｃｍ2 以下の一定の増分でエネ
ルギー密度を変えて照射を繰り返す。このようにエネル
ギー密度の増分を50ｍＪ／ｃｍ2 以下にしながらエネル
ギー密度を増加しつつ、複数段階にわたってエネルギー
ビームを照射することによって、水素の放出に伴った形
成途中の多結晶半導体層の表面からの加熱部分の溶発を
抑制することができるので、高いエネルギーでの多結晶
半導体層の結晶化を実現することができる。
【００４７】このようにして得られたｐ−Ｓｉ層の水素
濃度を図１２（ａ）に示す。チャネル領域における電流
が流れる活性領域の水素濃度を、その活性領域よりも深
い領域における水素濃度よりも低い濃度分布、具体的に
は 5×1018〜 1×1020／ｃｍ3 に収まり、表面から25ｎ
ｍよりも深い領域の水素濃度は 1×1020／ｃｍ3 以上に
なる。このｐ−Ｓｉのグレインサイズは 800ｎｍであ
る。このような水素分布を持つｐ−Ｓｉ層を用いて 5イ
ンチの基板にＷ／Ｌ＝10（μｍ）／10（μｍ）でアレイ
状に 100個のＴＦＴを作製すると、その特性は、μFE＝
130± 5ｃｍ2 ／Ｖ、しきい値電圧Ｖth＝ 3± 0.5
［Ｖ］となり、半導体装置としての動作特性を高精度に
制御して均一なものとし、かつ高い電界効果移動度で高
速応答性に優れたものとすることができることが確認さ
れた。
【００４８】一方、比較のために、 450℃の熱アニール
を施した後に 250ｃｍ2 ／Ｖ−ｓでレーザアニールして
ｐ−Ｓｉ層を形成したところ、水素分布は図１２（ｂ）
のように水素濃度が低濃度領域で一定となった。このよ
うな水素分布のｐ−Ｓｉ層を用いてＴＦＴを作製しその
特性を上記同様に確認したところ、μFE＝ 100±20ｃｍ
2 ／Ｖ、しきい値電圧Ｖth＝ 3± 2［Ｖ］となり、上記
の本発明に係る半導体装置と比べてばらつきがμFEで約
4倍、しきい値電圧Ｖthでも約 4倍と、著しく大きくな
ることが確認された。このように、従来の半導体装置の
場合には、それをＴＦＴアレイとして形成するとそのア
レイ全体の特性は不均一になる。
【００４９】しかし、本発明によれば、高いμFEでかつ
アレイ全体の特性もばらつきの極めて少ない均一なＴＦ
Ｔアレイのような半導体装置を実現することができる。
【００５０】このような本発明の半導体装置は、大面積
にわたってアレイ状に素子が多数形成されており、それ
らの素子の特性の高精度な均一性が要求される、例えば
アクティブマトリックス型液晶表示装置の画素部スイッ
チング素子や駆動回路に用いられるような半導体装置に
好適である。
【００５１】（実施例２）この第２の実施例では、本発
明を逆スタガ型ＴＦＴに適用した場合について、図１３
に基づいて述べる。
【００５２】基板１３０１上に、ゲート電極１３０２を
形成する。このゲート電極１３０２の材料としては、Ｍ
ｏ−ＴａやＭｏ−Ｗを用いる。そしてそれを含む基板上
を覆うようにゲート絶縁膜１３０３を形成する。続いて
その上に、第１のａ−Ｓｉ：Ｈ膜１３０４を成膜する。
この第１のａ−Ｓｉ：Ｈ膜１３０４の膜厚は25ｎｍで、
450℃の成膜温度で、水素濃度の低い膜となるように堆
積させる。
【００５３】そしてこの第１のａ−Ｓｉ：Ｈ膜１３０４
に、本発明に係るレーザービーム１３０５を多段階照射
する。このとき、低いエネルギーから高いエネルギーへ
と段階的に変化させてレーザービーム（ＥＬＡ）１３０
５ａを照射する。その結果、第１のａ−Ｓｉ：Ｈ膜１３
０４は膜厚が薄く水素濃度も低いので、こうして得られ
た第１のｐ−Ｓｉ膜１３０６は、均一にｐ−Ｓｉ化した
膜でありその水素濃度も低くなる（図１３（ａ））。
【００５４】続いて、第２のａ−Ｓｉ：Ｈ膜１３０７を
上記と同様の方法で成膜し、これに今度は上記よりも低
い照射エネルギーでレーザビーム１３０５ｂを照射し
て、結晶化させてｐ−Ｓｉ化する（図１３（ｂ））。こ
のとき、第２のａ−Ｓｉ：Ｈ膜１３０７には低いパワー
でレーザビーム１３０５ｂを照射して結晶化させている
ので、これにより得られる第２のｐ−Ｓｉ膜１３０８は
水素量が多くなる。こうして形成された第２のｐ−Ｓｉ
膜１３０８と第１のｐ−Ｓｉ膜１３０６とで、合計50ｎ
ｍの膜厚の活性層１３０９が得られる。従ってこの活性
層１３０９は、電流が流れる活性領域が存在するゲート
電極に接する表面から25ｎｍの深さまでの領域が含まれ
ている第１のｐ−Ｓｉ膜１３０６は水素が低濃度で、そ
れよりも深い領域である第２のｐ−Ｓｉ膜１３０８は前
記の第１のｐ−Ｓｉ膜１３０６よりも水素が高濃度であ
る。このとき第１のａ−Ｓｉ：Ｈ＋ＥＬＡと第２のａ−
Ｓｉ：Ｈ＋ＥＬＡとの界面の汚染を防ぐために真空一貫
で行なう。
【００５５】そして、この活性層１３０９のチャネル領
域の上を覆うように、チャネルエッチングストッパ１３
１０を形成する。このチャネルエッチングストッパ１３
１０は、ＳｉＮx 、ＳｉＯx 等の材料を用いて形成され
る。
【００５６】そして活性層１３０９のソース領域・ドレ
イン領域それぞれを、不純物イオン注入法等により形成
する。
【００５７】そしてこのソース領域・ドレイン領域それ
ぞれの上を覆うように各々オーミックコンタクト層１３
１１ａ、１３１１ｂを形成する。本実施例では、ｎ+ ａ
−Ｓｉ膜を材料として用いて形成した。
【００５８】そしてこのオーミックコンタクト層１３１
１ａ、１３１１ｂを介して活性層１３０９のソース領
域、ドレイン領域にそれぞれ接続されるソース電極１３
１２、ドレイン電極１３１３を形成する。
【００５９】このように、本発明を逆スタガ型ＴＦＴに
適用した場合でも、活性領域の水素濃度をそれよりも深
い領域（バックチャネル側）の水素濃度よりも小さくす
ることができ、高電界効果移動度でかつＴＦＴ素子アレ
イを形成したときに均一な特性を実現できる。
【００６０】（実施例３）図７は、本発明に係る第２の
実施例の多結晶半導体層（ここでは具体的にはＴＦＴに
用いられる多結晶シリコン薄膜）の製造方法における、
レーザービームのエネルギー密度を変えつつ照射する方
法を示す図である。
【００６１】図２に示した第１の実施例と同様にして、
基板上２０１にバッファ層２０２、ａ−Ｓｉ−Ｈ膜２０
３を形成し、そのａ−Ｓｉ−Ｈ膜２０３に表面から光ビ
ーム２０４を照射する。このような工程の流れは第１の
実施例と同様である。
【００６２】しかして、第１の実施例では各段階ごとの
エネルギー密度が、 （第ｎ＋１のエネルギー密度）−（第ｎのエネルギー密
度）＝25ｍＪ／ｃｍ2 （ｎ＝１、２、３、４、５、６、７） となるように、一定の増分25ｍＪ／ｃｍ2 でエネルギー
密度を変えて照射を繰り返したが、本実施例では、図７
に示すように、各段階ごとのエネルギー密度の差つまり
エネルギー密度の増大分が、 （第ｎ＋１のエネルギー密度）−（第ｎのエネルギー密
度）＝50ｍＪ／ｃｍ2 （ｎ＝１、２、３） となるように一定の増分、つまり本発明に係る増分の最
大値である50ｍＪ／ｃｍ2 で一定の増分にして 4段階の
エネルギー密度を変えた照射を繰り返し、ａ−Ｓｉ−Ｈ
膜２０３を結晶化させた。
【００６３】すなわち、第１のレーザ光照射のエネルギ
ー密度を75ｍＪ／ｃｍ2 とし、引き続き第２のレーザ光
照射のエネルギー密度を 125ｍＪ／ｃｍ2 、第３のエネ
ルギー密度を 175ｍＪ／ｃｍ2 、第４のエネルギー密度
を 225ｍＪ／ｃｍ2 で照射する。このような照射方法に
よっても、第１の実施例に記述したものと同様な水素分
布を示すので、良好なＴＦＴ特性を備えていることが確
認できた。
【００６４】図５は、エネルギー密度の増分と（ 1，
1， 1）回折強度により計測された結晶化率との関係を
示すグラフである。同図からも一目瞭然で明らかなよう
に、エネルギー密度の増分が50ｍＪ／ｃｍ2 よりも大き
くなると、（ 1， 1， 1）回折強度は急激に減少してい
る。このことから、結晶化率の高い多結晶半導体層を得
るためには、上記のエネルギービーム照射工程における
エネルギー密度の増分は50ｍＪ／ｃｍ2 以下が好適であ
ることが分る。逆にそれ以上では、結晶化率は極めて低
劣化している。
【００６５】一方、上記の本発明に係る製造方法に対す
る比較例として、図６に示すように、第１のエネルギー
密度を75ｍＪ／ｃｍ2 で照射して、次に第２のエネルギ
ー密度 150ｍＪ／ｃｍ2 で照射する。次に第３のエネル
ギー密度 250ｍＪ／ｃｍ2 で照射する場合について実験
を行なった。ここで、（第ｎ＋１のエネルギー密度）−
（第ｎのエネルギー密度）＝ΔＥn ｍＪ／ｃｍ2 と定義
すると、 ΔＥ1 ＝75ｍＪ／ｃｍ2 、ΔＥ2 ＝ 100ｍＪ／ｃｍ2 であり、どの段階においてもエネルギー密度が、 （第ｎ＋１のエネルギー密度）−（第ｎのエネルギー密
度）＞50ｍＪ／ｃｍ2 である。つまり各段階ごとのエネルギー密度の増加分
は、本発明とは異なり、本発明よりも大きい値に設定し
た。
【００６６】このようにエネルギー密度の増分が50ｍＪ
／ｃｍ2 以上の多段階のレーザ光を照射すると、それに
より、形成された多結晶半導体層の表面に凹凸が生じ
て、均一に結晶化できなかった。
【００６７】上記のような実施例の多結晶シリコン半導
体層および比較例の多結晶シリコン半導体層を用いてそ
れぞれｎチャネルのコプラナ型ＴＦＴを別々に作製し、
それらの動作特性および均一性を評価し、比較した。
【００６８】図２に示したような本発明に係る製造方法
で形成した多結晶半導体層を用いたＴＦＴの特性は、電
界効果移動度が 130± 5ｃｍ2 ／Ｖ・ｓ、しきい値電圧
Ｖthが 3± 0.5Ｖであり、均一で、かつ電界効果移動度
の高いＴＦＴを実現できることが分かった。
【００６９】一方、図６に示したようにエネルギー密度
の増分を50ｍＪ／ｃｍ2 以上としたエネルギービーム照
射で結晶化させて得た多結晶半導体層を用いたＴＦＴの
特性は、電界効果移動度が70±15ｍＪ／ｃｍ2 ／Ｖ・
ｓ、しきい値電圧Ｖthが 3± 1.5Ｖであり、電界効果移
動度が低く、ばらつきも大きかった。
【００７０】このように、少なくとも 3段階以上の異な
ったエネルギー密度でアニールを行なって、第ｎ＋１の
エネルギー密度が第ｎのエネルギー密度よりも大きくな
るように照射し、エネルギー密度が第ｎ＋ 1のエネルギ
ー密度と第ｎのエネルギー密度との差が50ｍＪ／ｃｍ2
以下であるような多段階レーザービームアニールを行な
って多結晶半導体層を形成することにより、最終的に高
いエネルギー密度で結晶化させることができるので、表
面が平坦かつ粒径が大きく、電界効果移動度の高い、高
性能な多結晶半導体層が得られる。また、ｐ−Ｓｉの水
素分布は図１２（ａ）のようになる。すなわち、このよ
うな本発明に係る多結晶半導体層（本実施例では多結晶
シリコン層）を用いてＴＦＴを作製した場合、電界効果
移動度が高くかつ均一性の高いＴＦＴを実現できる。
【００７１】特に本実施例のようにエネルギー密度の増
分が一定である場合にその増分を好適値の最大値である
50ｍＪ／ｃｍ2 にすることにより、レーザービーム照射
の段階数を最小にすることができ、短時間のレーザービ
ームアニールで電界効果移動度が高くかつ均一性の高い
ＴＦＴを作製することができた。
【００７２】（実施例４）図２に示した第１の実施例と
同様に基板２０１上にバッファ層２０２を形成しさらに
この上にａ−Ｓｉ−Ｈ膜２０３を膜厚50ｎｍとして堆積
させる。このａ−Ｓｉ−Ｈ膜２０３はプラズマＣＶＤ法
を用いて 300℃以下で成膜する。
【００７３】そして、図８に示したように、先づ第１の
エネルギー密度75ｍＪ／ｃｍ2 でエキシマレーザビーム
を照射する。次に第２のエネルギー密度 100ｍＪ／ｃｍ
2 で照射する。ここでも、（第ｎ＋１のエネルギー密
度）−（第ｎのエネルギー密度）＝ΔＥn ｍＪ／ｃｍ2
と定義すると、ΔＥ1 ＝25ｍＪ／ｃｍ2 である。そして
次にΔＥ2 ＝50ｍＪ／ｃｍ2 として第３のエネルギー密
度 150ｍＪ／ｃｍ2 でエキシマレーザビームを照射し、
続いてΔＥ3 ＝75ｍＪ／ｃｍ2 として第４のエネルギー
密度 225ｍＪ／ｃｍ2 で照射する。
【００７４】このように、複数回のエキシマレーザビー
ム照射の各段階ごとにエネルギー密度の増分ΔＥn を一
定にせずに少なくとも 1つの段階においてエネルギー密
度の増分が50ｍＪ／ｃｍ2 の範囲内で増加させる段階を
含み、それ以後またはそれ以前の段階は50ｍＪ／ｃｍ2
以上でもよく、段階的にエネルギー密度の増分ΔＥn自
体を大きくして行く。つまり本実施例のエキシマレーザ
ビーム照射方法はエネルギー密度の増分が50ｍＪ／ｃｍ
2 以下である段階を含んでそれから徐々にエネルギー密
度の増分を大きくしていくことが特徴である。
【００７５】このような第３の実施例の製造方法によれ
ば、エネルギー密度の増分を上記の第１および第２の実
施例のような固定した方法よりも、短時間のアニール時
間で均一性が高くかつ移動度の良好な多結晶シリコン半
導体層を用いたｐ−ＳｉＴＦＴを得ることができる。
【００７６】次に、被アニール体の膜中の水素分布に注
目する。
【００７７】被アニール体であるａ−Ｓｉ−Ｈ膜２０３
のｎ段階目での膜中水素濃度がレーザービームの照射方
向の表面から深さ方向に連続的もしくは段階的に大きく
なるように、最適な膜厚及び照射するエネルギー密度を
決定する。
【００７８】例えば、上記のようなエネルギー密度で順
次照射を行なうことにより、膜中水素濃度は図９（ａ）
〜（ｃ）のような分布を持つ。
【００７９】図９（ａ）に、第１のエネルギー密度75ｍ
Ｊ／ｃｍ2 で照射した後の膜中水素濃度を、図９（ｂ）
に第２のエネルギー密度 100ｍＪ／ｃｍ2 で照射した後
の膜中水素濃度を、図９（ｃ）に第３のエネルギー密度
150ｍＪ／ｃｍ2 で照射した後の膜中水素濃度を示す。
このように膜厚方向に徐々に水素濃度が高くなるように
被アニール体であるａ−Ｓｉ−Ｈ膜２０３に対してレー
ザビーム照射を繰り返す。このようにして順次レーザ光
を照射していくことにより、最終的に高いエネルギー密
度 225ｍＪ／ｃｍ2 でレーザビームを照射することがで
き、その結果、粒径が 800ｎｍ程度と大きい多結晶シリ
コン層を得ることができる。
【００８０】上記のような水素濃度の分布を持つ多結晶
半導体層（本実施例では多結晶シリコン層）に対してレ
ーザビームを順次照射することにより、そのレーザービ
ーム照射による多結晶半導体層からの水素の放出に伴な
う表面の溶発を抑えることができるので、その多結晶半
導体層の表面は平坦性が高くかつ結晶性の高いものとな
る。そして得られたｐ−Ｓｉの水素濃度分布は、図１２
（ａ）と同様なものが得られるので、高均一、高電界効
果移動度のＴＦＴが得られる。
【００８１】一方、上記と同じ膜厚50ｎｍのａ−Ｓｉ−
Ｈ膜２０３を結晶化させる場合、次のような従来の方法
でレーザービームを照射すると、そのレーザービームが
照射された部分のａ−Ｓｉ−Ｈ膜２０３は表面から深さ
方向に溶発してしまうため、良好な多結晶シリコン膜が
得られない。
【００８２】図１０（ａ）のように、従来の如く一定の
エネルギー密度 150ｍＪ／ｃｍ2 でレーザー２０５を被
アニール体（ここでは言うまでもなくａ−Ｓｉ−Ｈ膜２
０３）に照射した場合、そのレーザーアニールの結果得
られた多結晶半導体膜中の水素濃度は、図１０（ｂ）に
示すような分布となる。
【００８３】すなわち、本発明とは異なり最適な照射方
法ではない、従来のような照射エネルギーの照射方法の
場合には、膜表面から水素が抜けるだけでなく、膜中に
水素が拡散するので、膜中に水素量の多い領域（図１０
中、例えば深さ30〜40ｎｍの部分）が存在してしまう。
【００８４】従ってこのような水素分布を持つ膜に、照
射エネルギーを順次上げつつ多段階でレーザビームを照
射しても、多量に水素を含んだ部分から水素が放出する
ため、膜が溶発してしまい、均一で結晶性の良好な多結
晶シリコン膜を得ることができなくなる。
【００８５】よって、被アニール体の膜中の水素濃度が
本発明に係る水素濃度の分布となるようにレーザビーム
のエネルギー密度を調節して照射することによって、粒
径が大きくかつ均一性の高い多結晶シリコン層を得るこ
とができる。その結果、その多結晶シリコン層のような
本発明に係る多結晶半導体層を用いて、高移動度でかつ
高均一なＴＦＴのような多結晶半導体装置を実現するこ
とができる。
【００８６】（実施例５）図２に示した第１の実施例と
同様に基板２０１上にバッファ層２０２を形成しさらに
この上にａ−Ｓｉ−Ｈ膜２０３を膜厚50ｎｍとして堆積
させる。このａ−Ｓｉ−Ｈ膜２０３はプラズマＣＶＤ法
を用いて 300℃以下で成膜する。
【００８７】続いて、ａ−Ｓｉ−Ｈ膜２０３にエキシマ
レーザービーム２０４を照射する。図１１に示すように
第１のエネルギー密度75ｍＪ／ｃｍ2 でレーザ光を照射
する。次にΔＥ1 ＝75ｍＪ／ｃｍ2 として第２のエネル
ギー密度 150ｍＪ／ｃｍ2 のレーザ光を照射する。続い
てΔＥ2 ＝25ｍＪ／ｃｍ2 として第３のエネルギー密度
175ｍＪ／ｃｍ2 で照射して、最後にΔＥ3 ＝75ｍＪ／
ｃｍ2 として第４のエネルギー密度 250ｍＪ／ｃｍ2 の
レーザ光を照射する。こうして、ａ−Ｓｉ−Ｈ膜２０３
を結晶化させてｐ−Ｓｉ化する。ここでは各段階のエネ
ルギー密度は膜表面が溶発に起因して荒れない値に設定
してある。
【００８８】上記のように、エネルギービームのエネル
ギー照射を少なくとも途中の 1段階におけるエネルギー
密度の増分を50ｍＪ／ｃｍ2 とすることにより、水素の
放出に伴う膜の表面およびその近傍の深さ25ｎｍまでの
深さの溶発を抑制することができ、その部分を高いエネ
ルギー密度で結晶化させることができる。従って、結晶
性の良好な多結晶シリコン層を得ることができ、移動度
が高くかつ均一性の高いＴＦＴを実現することができ
る。
【００８９】また、本実施例等で示した如く、エネルギ
ー密度の増分は 1つの段階以外は必ずしも50ｍＪ／ｃｍ
2 以下にする必要はないので、照射の段階数ｎを小さく
することもでき、アニール時間を短縮できるという利点
もある。
【００９０】なお、以上の実施例においては、ａ−Ｓ
ｉ：Ｈ（水素化アモルファスシリコン）薄膜に対して結
晶化を行なうためのレーザービームアニールに本発明の
技術を適用した場合について示したが、本発明の適用は
これのみには限定されないことは言うまでもない。この
他にも、例えばシリコンカーバイト等の非晶質体の結晶
化の際の光ビームアニールなどにも本発明を適用するこ
とができる。
【００９１】また、そのような多結晶半導体層を形成す
るにあたっての非晶質半導体膜の結晶化を行なうための
エネルギービームとしては、上記のエキシマレーザーの
他にも、例えばＡｒレーザーや、レーザー以外にも例え
ば電子ビーム等を用いることが可能であることは言うま
でもない。
【００９２】
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、多結晶半導体装置において、しきい値な
どの動作特性を高精度に制御して均一で移動度等の動作
特性が高く高速応答特性に優れた多結晶半導体装置を提
供することができる。
【図面の簡単な説明】
【図１】本発明の多結晶半導体装置の構造を、その製造
プロセスを追って説明する図である。
【図２】本発明に係る多結晶半導体装置の主要部である
多結晶半導体層を製造する製造プロセスを示す図であ
る。
【図３】第１のエネルギー密度75ｍＪ／ｃｍ2 から照射
を開始して段階的に25ｍＪ／ｃｍ2 ずつエネルギー密度
を増加しながら 8段階にわたってレーザビーム照射を行
なう場合の照射エネルギー密度を示す図である。
【図４】ビーム４０１を被アニール体４０２（本実施例
ではａ−Ｓｉ−Ｈ膜２０３）に掃引（走査）させながら
照射する方法を示す図である。
【図５】エネルギー密度の増分と（ 1， 1， 1）回折強
度により計測された結晶化率との関係を示すグラフであ
る。
【図６】本発明に係る製造方法に対する比較例の製造方
法の照射エネルギー密度を示す図である。
【図７】本発明に係る多結晶半導体層（ここでは具体的
にはＴＦＴに用いられる多結晶シリコン薄膜）の製造方
法の実施例における、レーザービームのエネルギー密度
を変えつつ照射する方法を示す図である。
【図８】本発明に係る多結晶半導体層（ここでは具体的
にはＴＦＴに用いられる多結晶シリコン薄膜）の製造方
法の実施例における、レーザービームのエネルギー密度
を変えつつ照射する方法を示す図である。
【図９】多結晶半導体層（膜）中の水素濃度分布を示す
図である。
【図１０】従来の如く一定のエネルギー密度 150ｍＪ／
ｃｍ2 でレーザー２０５を被アニール体（ここでは言う
までもなくａ−Ｓｉ−Ｈ膜２０３）に照射した場合
（ａ）の、そのレーザーアニールの結果得られた多結晶
半導体膜中の水素濃度を示す図（ｂ）である。
【図１１】本発明に係る多結晶半導体層（ここでは具体
的にはＴＦＴに用いられる多結晶シリコン薄膜）の製造
方法の実施例における、レーザービームのエネルギー密
度を変えつつ照射する方法を示す図である。
【図１２】本発明および比較例の多結晶半導体層（膜）
中の水素濃度分布を示す図である。
【図１３】本発明を逆スタガ型ＴＦＴに適用した場合の
製造方法を示す図である。
【符号の説明】
１０１………基板 １０２………バッファ層 １０３………ａ−Ｓｉ−Ｈ膜 １０４………多結晶シリコン半導体層 １０５………ゲート絶縁膜 １０６………ゲート電極 １０７………層間絶縁膜 １０８………チャネル領域 １０９………ソース領域 １１０………ドレイン領域 １１１、１１２……コンタクトホール １１３………ソース電極 １１４………ドレイン電極 ２０１………基板２０１ ２０２…バッファ層２０２ ２０３…ａ−Ｓｉ−Ｈ膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体層中にキャリアが移動するチャネ
    ル領域を備えた多結晶半導体装置であって、 前記チャネル領域における、電流が流れる活性領域の水
    素濃度が前記活性領域より深い領域の水素濃度よりも低
    い濃度分布である多結晶半導体層と、 前記チャネル領域のキャリアの移動を制御する制御電極
    と、を具備することを特徴とする多結晶半導体装置。
  2. 【請求項２】 絶縁性基板と、 前記絶縁性基板上に形成されたゲート電極と、 前記ゲート電極を覆うように形成された絶縁膜と、 前記絶縁膜上に形成された、チャネル領域とソース領域
    とドレイン領域とを備えた多結晶半導体層であって、前
    記チャネル領域における電流が流れる活性領域の水素濃
    度が前記活性領域より深い領域の活性層の水素濃度より
    も低い濃度分布である多結晶半導体層と、 前記多結晶半導体層のチャネル領域上を覆うように形成
    されたチャネル保護層と、 前記多結晶半導体層のソース領域及びドレイン領域に各
    々電気的に接続されるソース電極及びドレイン電極と、
    を具備することを特徴とする多結晶半導体装置。
  3. 【請求項３】 請求項１及び２のうちいずれかに記載の
    多結晶半導体装置において、 前記多結晶半導体層のチャネル領域における、表面から
    深さ25ｎｍまでの電流が流れる活性領域の水素濃度が、
    前記活性領域より深い領域の水素濃度よりも低い濃度分
    布であることを特徴とする多結晶半導体装置。
  4. 【請求項４】 請求項１乃至３のうちいずれかに記載の
    多結晶半導体装置において、 前記多結晶半導体層がグレインサイズ50ｎｍ乃至 2μｍ
    の多結晶シリコンで形成された多結晶半導体層であっ
    て、該多結晶半導体層におけるチャネル領域の表面から
    25ｎｍまでの深さの水素濃度が 5×1018個／ｃｍ3 乃至
    1×1020個／ｃｍ3 であり、かつ前記深さ25ｎｍより深
    い領域の水素濃度が 1×1020個／ｃｍ3 乃至 5×1021個
    ／ｃｍ3 であることを特徴とする多結晶半導体装置。
  5. 【請求項５】 半導体層の材料膜を成膜する工程と、 前記半導体層の材料膜を被アニール体として該半導体層
    の材料膜に対して異なるエネルギ密度で、低いエネルギ
    ー密度から段階的にエネルギーを高くして行き少なくと
    も 1回のエネルギービーム照射とその前及び／又は後の
    エネルギービーム照射とにおけるビームのエネルギー密
    度の差が10ｍＪ／ｃｍ2 乃至50ｍＪ／ｃｍ2 であるよう
    にエネルギービームを複数回にわたって照射して、半導
    体層のチャネル領域の表面からその深さ方向に連続的あ
    るいは段階的に高濃度に水素が分布する半導体層を形成
    するエネルギービームアニール工程と、を具備すること
    を特徴とする多結晶半導体装置の製造方法。
JP22016694A 1994-09-14 1994-09-14 多結晶半導体装置及びその製造方法 Pending JPH0883914A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22016694A JPH0883914A (ja) 1994-09-14 1994-09-14 多結晶半導体装置及びその製造方法
KR1019950030003A KR0170467B1 (ko) 1994-09-14 1995-09-14 비단결정 반도체 장치 및 그 제조 방법
TW084110280A TW289166B (ja) 1994-09-14 1995-10-02

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22016694A JPH0883914A (ja) 1994-09-14 1994-09-14 多結晶半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0883914A true JPH0883914A (ja) 1996-03-26

Family

ID=16746925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22016694A Pending JPH0883914A (ja) 1994-09-14 1994-09-14 多結晶半導体装置及びその製造方法

Country Status (3)

Country Link
JP (1) JPH0883914A (ja)
KR (1) KR0170467B1 (ja)
TW (1) TW289166B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051296A (ja) * 1999-08-06 2001-02-23 Seiko Epson Corp 薄膜デバイス装置の製造方法、薄膜デバイス装置、アクティブマトリクス基板の製造方法、アクティブマトリクス基板および電気光学装置
JP2005175476A (ja) * 2003-12-06 2005-06-30 Samsung Electronics Co Ltd 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051296A (ja) * 1999-08-06 2001-02-23 Seiko Epson Corp 薄膜デバイス装置の製造方法、薄膜デバイス装置、アクティブマトリクス基板の製造方法、アクティブマトリクス基板および電気光学装置
JP2005175476A (ja) * 2003-12-06 2005-06-30 Samsung Electronics Co Ltd 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法

Also Published As

Publication number Publication date
KR0170467B1 (ko) 1999-02-01
KR960012566A (ko) 1996-04-20
TW289166B (ja) 1996-10-21

Similar Documents

Publication Publication Date Title
US6020224A (en) Method for making thin film transistor
US6160279A (en) Method for producing a semiconductor device including doping with a catalyst that is a group IV element
US20060084204A1 (en) Method of manufacturing a thin film transistor
US6875628B1 (en) Semiconductor device and fabrication method of the same
JPH07153961A (ja) 順スタガ型薄膜トランジスタ及びその製造方法
US5786241A (en) Method for forming a thin film semiconductor device utilizing a gate and gate side walls as masks
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
KR100700681B1 (ko) 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법
EP0459836B1 (en) Method for fabricating thin-film transistors
JP4084039B2 (ja) 薄膜半導体装置及びその製造方法
JP2630244B2 (ja) 薄膜トランジスタの製造方法
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JPH0883914A (ja) 多結晶半導体装置及びその製造方法
JPH04340725A (ja) 薄膜トランジスタの製造方法
JPH09213965A (ja) 半導体装置の製造方法
WO2001050516A1 (en) Method of manufacturing a thin-film transistor
JP2002110542A (ja) Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JPH09246183A (ja) 多結晶半導体膜の製造方法
JP3244518B2 (ja) アクティブマトリクス基板の製造方法
JP3094542B2 (ja) アクティブマトリクス基板の製造方法
JPH0982639A (ja) 半導体装置およびその製造方法
JPH1187724A (ja) 半導体素子の製造方法
JP2005526396A (ja) アクティブマトリクスディスプレイ装置およびその製造
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP3467571B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020903