JPH0883953A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0883953A JPH0883953A JP24457694A JP24457694A JPH0883953A JP H0883953 A JPH0883953 A JP H0883953A JP 24457694 A JP24457694 A JP 24457694A JP 24457694 A JP24457694 A JP 24457694A JP H0883953 A JPH0883953 A JP H0883953A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- resist
- insulating film
- semiconductor laser
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 リッジ構造の半導体レーザの作製工程を簡略
化し、製造コストを大幅に低減すること。 【構成】 レーザ基板４１上に窒化膜４４を形成し、こ
の上にポリジメチルグルタルイミドを主成分とするレジ
スト（以下ＰＭＧＩという）を塗布し、ベーキングし
（ａ）、更にその上にフォトレジスト４６のマスク層を
形成し、４７を有するパターン形成し（ｂ）、次にＰＭ
ＧＩのエッチバックを行い、窒化膜４４を露出させ
（ｃ）、さらにリッジ上の窒化膜を除去し（ｄ）、レー
ザ基板４１上のマスクを除去し、電極を形成する。
化し、製造コストを大幅に低減すること。 【構成】 レーザ基板４１上に窒化膜４４を形成し、こ
の上にポリジメチルグルタルイミドを主成分とするレジ
スト（以下ＰＭＧＩという）を塗布し、ベーキングし
（ａ）、更にその上にフォトレジスト４６のマスク層を
形成し、４７を有するパターン形成し（ｂ）、次にＰＭ
ＧＩのエッチバックを行い、窒化膜４４を露出させ
（ｃ）、さらにリッジ上の窒化膜を除去し（ｄ）、レー
ザ基板４１上のマスクを除去し、電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は光記録，光通信，光ファ
イバアンプ励起用等に用いられる半導体レーザに関する
ものである。
イバアンプ励起用等に用いられる半導体レーザに関する
ものである。
【０００２】
【従来の技術】光記録，光通信，光ファイバアンプ励起
用等に用いられる半導体レーザは、高性能化とともに、
経済化が求められている。半導体レーザの簡便な構造と
してストライプ状のリッジを形成させることにより、光
及び電流の閉じ込めを行うリッジ構造が採用されてい
る。このリッジ構造レーザでは、図５のように半導体レ
ーザの層構造を有する基板１３上にリッジ１１を形成後
（ａ）、前記基板全面に絶縁膜１４を形成し（ｂ）、そ
の後、リッジ１１上部の絶縁膜を除去し、電流注入のた
めの電極１７とのコンタクトを形成する（ｈ）。このリ
ッジ１１上部の絶縁膜１４を除去するには、通常、リッ
ジを平坦化するためにリッジ高さより厚い第１のレジス
ト１５をコートし、これをベーキングによりフローさせ
て平坦化を行うと同時に、レジストを不溶化し（ｃ）、
この上に再度第２のレジスト１６を塗布し、フォトリソ
グラフィでリッジ上部近辺のレジストを除去し（ｄ）、
酸素プラズマによりリッジ上部のレジストを除去し
（ｅ）、その後、エッチングによりリッジ上部の絶縁膜
を除去し（ｆ）、最後にアッシングにより残ったレジス
トを除去する（ｇ）。
用等に用いられる半導体レーザは、高性能化とともに、
経済化が求められている。半導体レーザの簡便な構造と
してストライプ状のリッジを形成させることにより、光
及び電流の閉じ込めを行うリッジ構造が採用されてい
る。このリッジ構造レーザでは、図５のように半導体レ
ーザの層構造を有する基板１３上にリッジ１１を形成後
（ａ）、前記基板全面に絶縁膜１４を形成し（ｂ）、そ
の後、リッジ１１上部の絶縁膜を除去し、電流注入のた
めの電極１７とのコンタクトを形成する（ｈ）。このリ
ッジ１１上部の絶縁膜１４を除去するには、通常、リッ
ジを平坦化するためにリッジ高さより厚い第１のレジス
ト１５をコートし、これをベーキングによりフローさせ
て平坦化を行うと同時に、レジストを不溶化し（ｃ）、
この上に再度第２のレジスト１６を塗布し、フォトリソ
グラフィでリッジ上部近辺のレジストを除去し（ｄ）、
酸素プラズマによりリッジ上部のレジストを除去し
（ｅ）、その後、エッチングによりリッジ上部の絶縁膜
を除去し（ｆ）、最後にアッシングにより残ったレジス
トを除去する（ｇ）。
【０００３】この方法では、平坦化にフォトレジストや
ポリイミドを使用するのが通常であるが、これらの材料
では平坦化が十分でない。図６はリッジの両サイドが露
出されている場合を示す。図６において、２１はリッジ
部分、２２はレジストパタン、２３は平坦化レジスト、
２４は絶縁膜、２５は活性層、２６はレーザ基板、２７
はオーバエッチされたリッジサイド部分を示す。しかし
て、図６において（ａ）に示すように、リッジ２１の形
状が平坦化材料表面に残り、その形状のままエッチバッ
クを行うと、リッジの両脇の平坦化材料２３の部分の膜
厚が（ｂ）のように減少し、両脇の絶縁膜２４が露出す
るため、エッチングによりサイドの絶縁膜が大幅にエッ
チングされやすくなり、素子特性に悪影響をもたらす。
これを防ぐために、平坦化層を２回以上重ねてコートす
ると、平坦化が改善されるが、工程数が増加し、エッチ
バックの時間が長くなり、また、平坦化層のウエハ内で
の膜厚むらが増大し、均一なエッチバックが困難になる
問題点があった。
ポリイミドを使用するのが通常であるが、これらの材料
では平坦化が十分でない。図６はリッジの両サイドが露
出されている場合を示す。図６において、２１はリッジ
部分、２２はレジストパタン、２３は平坦化レジスト、
２４は絶縁膜、２５は活性層、２６はレーザ基板、２７
はオーバエッチされたリッジサイド部分を示す。しかし
て、図６において（ａ）に示すように、リッジ２１の形
状が平坦化材料表面に残り、その形状のままエッチバッ
クを行うと、リッジの両脇の平坦化材料２３の部分の膜
厚が（ｂ）のように減少し、両脇の絶縁膜２４が露出す
るため、エッチングによりサイドの絶縁膜が大幅にエッ
チングされやすくなり、素子特性に悪影響をもたらす。
これを防ぐために、平坦化層を２回以上重ねてコートす
ると、平坦化が改善されるが、工程数が増加し、エッチ
バックの時間が長くなり、また、平坦化層のウエハ内で
の膜厚むらが増大し、均一なエッチバックが困難になる
問題点があった。
【０００４】
【発明が解決しようとする課題】本発明の目的は、リッ
ジ構造半導体レーザの簡便な作製法を提供することであ
る。
ジ構造半導体レーザの簡便な作製法を提供することであ
る。
【０００５】
【課題を解決するための手段】上記の従来技術の問題点
を解決するため、本発明では、平坦化材料にポリジメチ
ルグルタルイミド（ＰＭＧＩ）を主成分とする材料を用
いることを特徴としている。ＰＭＧＩを主成分とする材
料は現在シプレイ社からＳＡＬ−１０１として商品化さ
れているが、本材料を半導体レーザの製造に適用した例
は公表されておらず、主に、電子デバイスの製造におけ
るリフトオフ工程に用いる２層レジストの下層用材料と
して使用されている。本発明では、このＳＡＬ−１０１
をリッジ型半導体レーザのリッジ上の絶縁膜を選択的に
除去する工程に適用すると、簡便に、しかも、再現性良
く加工できる方法を見いだしたものである。
を解決するため、本発明では、平坦化材料にポリジメチ
ルグルタルイミド（ＰＭＧＩ）を主成分とする材料を用
いることを特徴としている。ＰＭＧＩを主成分とする材
料は現在シプレイ社からＳＡＬ−１０１として商品化さ
れているが、本材料を半導体レーザの製造に適用した例
は公表されておらず、主に、電子デバイスの製造におけ
るリフトオフ工程に用いる２層レジストの下層用材料と
して使用されている。本発明では、このＳＡＬ−１０１
をリッジ型半導体レーザのリッジ上の絶縁膜を選択的に
除去する工程に適用すると、簡便に、しかも、再現性良
く加工できる方法を見いだしたものである。
【０００６】ＰＭＧＩは塗布した後、通常２００℃以上
の温度でベーキングすることにより、下地基板の段差を
平坦化できる。図７はＰＭＧＩの平坦化の状況を示す図
で、図において、３１はレーザ基板、３２は活性層、３
３はリッジ部分、３４は絶縁膜、３５はＰＭＧＩを示
す。図７のように、リッジ構造半導体レーザで用いられ
る典型的なリッジの形状である幅２ミクロン、深さ１．
２ミクロンのリッジが幅２０ミクロンのダブルチャンネ
ルを両側に有した構造の基板３１上に、ＰＭＧＩ３５を
塗布して、その後のベーク温度を変化させ、平坦化の状
況を調べると、（ａ）のように２００℃では不十分であ
った平坦化の度合いが、温度の上昇と共に改善される。
特に、２７５℃では（ｂ）のように２ミクロン幅のリッ
ジ部分が殆ど完全に平坦化されることがわかった。この
際、ダブルチャンネルの端部ではチャンネルの外部のパ
タンが大きいため、平坦化は不十分で、なだらかに傾斜
した形状になっている。このような平坦化の特徴を利用
して、リッジ上のＰＭＧＩを選択的に除去する手法が提
案できる。先ず、リッジの深さと殆ど同じ厚さにＰＭＧ
Ｉを塗布する。この状態で２７５℃でベーキングする
と、リッジ上のＰＭＧＩの厚さは１００ｎｍ以下にな
る。従って、この１００ｎｍ以下のＰＭＧＩを除去すれ
ば良いことになり、工程が簡略化されると同時にそのマ
ージンも大幅に向上する。従来技術のフォトレジストを
多層に塗布して平坦化し、これをエッチバックするに
は、少なくとも１ミクロン以上のフォトレジストをエッ
チングする必要があり、エッチング時間が長いだけでな
く、リッジ上のレジストを完全に除去するため、かなり
オーバーエッチングする必要があることから、加工のマ
ージンが少なくなる。
の温度でベーキングすることにより、下地基板の段差を
平坦化できる。図７はＰＭＧＩの平坦化の状況を示す図
で、図において、３１はレーザ基板、３２は活性層、３
３はリッジ部分、３４は絶縁膜、３５はＰＭＧＩを示
す。図７のように、リッジ構造半導体レーザで用いられ
る典型的なリッジの形状である幅２ミクロン、深さ１．
２ミクロンのリッジが幅２０ミクロンのダブルチャンネ
ルを両側に有した構造の基板３１上に、ＰＭＧＩ３５を
塗布して、その後のベーク温度を変化させ、平坦化の状
況を調べると、（ａ）のように２００℃では不十分であ
った平坦化の度合いが、温度の上昇と共に改善される。
特に、２７５℃では（ｂ）のように２ミクロン幅のリッ
ジ部分が殆ど完全に平坦化されることがわかった。この
際、ダブルチャンネルの端部ではチャンネルの外部のパ
タンが大きいため、平坦化は不十分で、なだらかに傾斜
した形状になっている。このような平坦化の特徴を利用
して、リッジ上のＰＭＧＩを選択的に除去する手法が提
案できる。先ず、リッジの深さと殆ど同じ厚さにＰＭＧ
Ｉを塗布する。この状態で２７５℃でベーキングする
と、リッジ上のＰＭＧＩの厚さは１００ｎｍ以下にな
る。従って、この１００ｎｍ以下のＰＭＧＩを除去すれ
ば良いことになり、工程が簡略化されると同時にそのマ
ージンも大幅に向上する。従来技術のフォトレジストを
多層に塗布して平坦化し、これをエッチバックするに
は、少なくとも１ミクロン以上のフォトレジストをエッ
チングする必要があり、エッチング時間が長いだけでな
く、リッジ上のレジストを完全に除去するため、かなり
オーバーエッチングする必要があることから、加工のマ
ージンが少なくなる。
【０００７】このように薄いＰＭＧＩをリッジ上から除
去する方法として、本発明では、以下の３種の方法を提
案した。第１の方法は、図１のように平坦化後のＰＭＧ
Ｉ上にレジストを塗布して、リッジ近辺のレジストを露
光・現像により除去し、この後、エッチバックによりリ
ッジ上のＰＭＧＩを除去するものである。第２の方法
は、図２のようにＰＭＧＩで平坦化後、リッジ近辺のＰ
ＭＧＩを遠紫外線あるいは電子ビームで露光し、その
後、現像する際、その現像時間を制御して、リッジ上の
ＰＭＧＩが完全に現像された時点で現像を止める方法で
ある。この方法では、ＰＭＧＩをレジストとして利用し
ているため、第１の方法に比べて、フォトレジストの塗
布を省略でき、また、後の工程におけるレジストの除去
も容易になる。第３の方法は、図３のようにリッジ上
と、ダブルチャンネルのエッジを覆っているＰＭＧＩの
膜厚の差を利用して、露光工程を全く用いないで、直
接、ドライエッチングして、リッジ上のＰＭＧＩが除去
された時点で、エッチングを止める方法である。この方
法では、平坦化後、全く露光・現像の工程が不要なた
め、第２の方法より更に簡便な工程となる。以上いずれ
の方法でも、リッジ上のＰＭＧＩを除去した後は、エッ
チングによりリッジ上の絶縁膜を除去し、その後、レジ
ストを除去した後、リッジ上部から電流を注入するため
の金属層を形成する。
去する方法として、本発明では、以下の３種の方法を提
案した。第１の方法は、図１のように平坦化後のＰＭＧ
Ｉ上にレジストを塗布して、リッジ近辺のレジストを露
光・現像により除去し、この後、エッチバックによりリ
ッジ上のＰＭＧＩを除去するものである。第２の方法
は、図２のようにＰＭＧＩで平坦化後、リッジ近辺のＰ
ＭＧＩを遠紫外線あるいは電子ビームで露光し、その
後、現像する際、その現像時間を制御して、リッジ上の
ＰＭＧＩが完全に現像された時点で現像を止める方法で
ある。この方法では、ＰＭＧＩをレジストとして利用し
ているため、第１の方法に比べて、フォトレジストの塗
布を省略でき、また、後の工程におけるレジストの除去
も容易になる。第３の方法は、図３のようにリッジ上
と、ダブルチャンネルのエッジを覆っているＰＭＧＩの
膜厚の差を利用して、露光工程を全く用いないで、直
接、ドライエッチングして、リッジ上のＰＭＧＩが除去
された時点で、エッチングを止める方法である。この方
法では、平坦化後、全く露光・現像の工程が不要なた
め、第２の方法より更に簡便な工程となる。以上いずれ
の方法でも、リッジ上のＰＭＧＩを除去した後は、エッ
チングによりリッジ上の絶縁膜を除去し、その後、レジ
ストを除去した後、リッジ上部から電流を注入するため
の金属層を形成する。
【０００８】
【作用】半導体レーザ基板上にリッジを形成したのち、
前記基板全面に絶縁膜を形成し、リッジ上の絶縁膜を除
去する工程において、絶縁膜を形成したリッジ上にＰＭ
ＧＩを塗布し、これをベーキングすることにより、リッ
ジ上で良好な平坦化が実現できるため、リッジ構造半導
体レーザの作製工程が簡略化され、レーザの製造コスト
を大幅に低減できる作用がある。
前記基板全面に絶縁膜を形成し、リッジ上の絶縁膜を除
去する工程において、絶縁膜を形成したリッジ上にＰＭ
ＧＩを塗布し、これをベーキングすることにより、リッ
ジ上で良好な平坦化が実現できるため、リッジ構造半導
体レーザの作製工程が簡略化され、レーザの製造コスト
を大幅に低減できる作用がある。
【０００９】
【実施例】次に本発明の実施例について説明する。 （実施例１）図１は、本発明の第１の実施例を説明する
図であって、リッジ構造半導体レーザの製造工程を示す
工程断面図である。本実施例では、請求項（１）にある
半導体レーザの製造方法について述べる。図において、
４１はレーザ基板、４２は活性層、４３はリッジ部分、
４４は絶縁膜、４５は平坦化レジスト（ＰＭＧＩ）、４
６はレジストパタン、４７は露出部分を示す。この方法
を実行するために、まず、ＧａＡｓでなる半導体基板本
体上に半導体層が形成された半導体基板が、リッジ構造
半導体レーザを作製すべきレーザ基板４１として、予め
用意されているとして、前記レーザ基板４１上に、フォ
トレジストでなるマスク層を、露光および現像処理によ
って、予定のパターンに形成した。次に、上記レーザ基
板４１に対し、上記マスク層をマスクとする、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ４３の加工を上記レーザ基板４１上に行っ
た。次に、上記レーザ基板４１上から、Ｎ−メチルピロ
リドンでなる液を用いて、上記マスク層を溶去除去し
た。さらに、酸素アッシャを用いて、エッチング残さの
処理を行った。次に、上記レーザ基板４１に対し、プラ
ズマＣＶＤを用いて、絶縁膜４４を形成した。ここで、
絶縁膜としては、窒化膜を成膜した。次に、上記レーザ
基板４１に対し、平坦化レジスト（ＰＭＧＩ）４５をス
ピンコートにより塗布した。ここで、スピンコートの回
転数を、ＰＭＧＩの膜厚とリッジの深さが一致するよう
に設定した。深さ１．２ミクロンのリッジの場合には、
毎分４０００回転とした。この後、上記レーザ基板４１
を２７５℃で１時間ベーキングした（ａ）。
図であって、リッジ構造半導体レーザの製造工程を示す
工程断面図である。本実施例では、請求項（１）にある
半導体レーザの製造方法について述べる。図において、
４１はレーザ基板、４２は活性層、４３はリッジ部分、
４４は絶縁膜、４５は平坦化レジスト（ＰＭＧＩ）、４
６はレジストパタン、４７は露出部分を示す。この方法
を実行するために、まず、ＧａＡｓでなる半導体基板本
体上に半導体層が形成された半導体基板が、リッジ構造
半導体レーザを作製すべきレーザ基板４１として、予め
用意されているとして、前記レーザ基板４１上に、フォ
トレジストでなるマスク層を、露光および現像処理によ
って、予定のパターンに形成した。次に、上記レーザ基
板４１に対し、上記マスク層をマスクとする、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ４３の加工を上記レーザ基板４１上に行っ
た。次に、上記レーザ基板４１上から、Ｎ−メチルピロ
リドンでなる液を用いて、上記マスク層を溶去除去し
た。さらに、酸素アッシャを用いて、エッチング残さの
処理を行った。次に、上記レーザ基板４１に対し、プラ
ズマＣＶＤを用いて、絶縁膜４４を形成した。ここで、
絶縁膜としては、窒化膜を成膜した。次に、上記レーザ
基板４１に対し、平坦化レジスト（ＰＭＧＩ）４５をス
ピンコートにより塗布した。ここで、スピンコートの回
転数を、ＰＭＧＩの膜厚とリッジの深さが一致するよう
に設定した。深さ１．２ミクロンのリッジの場合には、
毎分４０００回転とした。この後、上記レーザ基板４１
を２７５℃で１時間ベーキングした（ａ）。
【００１０】図４はリッジ上に形成したＰＭＧＩの厚さ
とベーク温度との関係を示す。２５０℃において、急激
に平坦化が起こっていることが分かる。２７５℃以下の
温度で十分な平坦化が達成されている。次に、上記レー
ザ基板４１に対し、フォトレジスト４６を塗布した。こ
の後、前記フォトレジスト４６でなるマスク層を、露光
および現像処理によって、予定のパターンに形成した。
ここで、リッジ４３直上およびその周辺部分を露光部分
４７とする予定のパターンを形成した（ｂ）。次に、上
記レーザ基板４１に対し、酸素ガスのプラズマを用いた
エッチング処理を施すことによって、ＰＭＧＩのエッチ
バックを行った。エッチング時間を制御して、リッジ上
のＰＭＧＩを除去し、窒化膜４４を露出させた（ｃ）。
次に、上記レーザ基板４１に対し、上記マスク層をマス
クとする、フロン系ガスのプラズマを用いたエッチング
処理を施すことによって、リッジ上の絶縁膜４４を除去
した。エッチング時間を制御して、リッジ上の半導体層
だけを露出させた（ｄ）。次に、上記レーザ基板４１上
から、Ｎ−メチルピロリドンでなる液を用いて、上記マ
スク層を溶去除去した。さらに、酸素アッシャを用い
て、エッチング残さの処理を行った。この後、Ｃｒ／Ａ
ｕあるいは、Ｔｉ／Ｐｔ／Ａｕ等のｐ電極、次に、Ａｕ
／Ｇｅ／Ｎｉ等のｎ電極を形成した。さらに、オーミッ
クシンターを行って、電極部まで形成した。次に、上記
レーザ基板４１の劈開を行い、レーザチップに分割した
後、モジュールとしての組み立ておよび実装を行い、半
導体レーザ装置とした。以上が、本発明による半導体レ
ーザの製造方法の第１の実施例である。このように本実
施例によれば、平坦化レジストとしてＰＭＧＩを用いる
ようにしたので、リッジ上のＰＭＧＩの膜厚を１００ｎ
ｍ以下にすることができた。このため、半導体レーザの
作製工程が簡略化されたと同時に、前記工程に対するマ
ージンも向上した。
とベーク温度との関係を示す。２５０℃において、急激
に平坦化が起こっていることが分かる。２７５℃以下の
温度で十分な平坦化が達成されている。次に、上記レー
ザ基板４１に対し、フォトレジスト４６を塗布した。こ
の後、前記フォトレジスト４６でなるマスク層を、露光
および現像処理によって、予定のパターンに形成した。
ここで、リッジ４３直上およびその周辺部分を露光部分
４７とする予定のパターンを形成した（ｂ）。次に、上
記レーザ基板４１に対し、酸素ガスのプラズマを用いた
エッチング処理を施すことによって、ＰＭＧＩのエッチ
バックを行った。エッチング時間を制御して、リッジ上
のＰＭＧＩを除去し、窒化膜４４を露出させた（ｃ）。
次に、上記レーザ基板４１に対し、上記マスク層をマス
クとする、フロン系ガスのプラズマを用いたエッチング
処理を施すことによって、リッジ上の絶縁膜４４を除去
した。エッチング時間を制御して、リッジ上の半導体層
だけを露出させた（ｄ）。次に、上記レーザ基板４１上
から、Ｎ−メチルピロリドンでなる液を用いて、上記マ
スク層を溶去除去した。さらに、酸素アッシャを用い
て、エッチング残さの処理を行った。この後、Ｃｒ／Ａ
ｕあるいは、Ｔｉ／Ｐｔ／Ａｕ等のｐ電極、次に、Ａｕ
／Ｇｅ／Ｎｉ等のｎ電極を形成した。さらに、オーミッ
クシンターを行って、電極部まで形成した。次に、上記
レーザ基板４１の劈開を行い、レーザチップに分割した
後、モジュールとしての組み立ておよび実装を行い、半
導体レーザ装置とした。以上が、本発明による半導体レ
ーザの製造方法の第１の実施例である。このように本実
施例によれば、平坦化レジストとしてＰＭＧＩを用いる
ようにしたので、リッジ上のＰＭＧＩの膜厚を１００ｎ
ｍ以下にすることができた。このため、半導体レーザの
作製工程が簡略化されたと同時に、前記工程に対するマ
ージンも向上した。
【００１１】（実施例２）本実施例では、請求項（２）
にある半導体レーザの製造方法について述べる。図２は
本発明の第２の実施例を示すもので、図において、５１
はレーザ基板、５２は活性層、５３はリッジ部分、５４
は絶縁膜、５５はＰＭＧＩ、５６は露出部分を示す。実
施例１と同様のリッジ構造半導体レーザの製造方法にお
いて、ＰＭＧＩの平坦化を行った後（ａ）、上記レーザ
基板５１に対し、リッジ５３直上およびその周辺部分を
露光部分５６として、電子線で露光した。この後、前記
露光部分５６を現像する際に、現像時間を制御すること
により、リッジ上のＰＭＧＩが完全に現像された時点で
現像を止めて、リッジ上のＰＭＧＩを除去した。露光時
間を制御して、リッジ上の絶縁膜（窒化膜）５４だけを
露出させた（ｂ）。次に、上記レーザ基板５１に対し、
フロン系ガスのプラズマを用いたエッチング処理を施す
ことによって、リッジ上の絶縁膜（窒化膜）５４を除去
した。エッチング時間を制御して、リッジ上の半導体層
だけを露出させた（ｃ）。その後の製造プロセスは、実
施例１と同様に行った。以上が、本発明による半導体レ
ーザの製造方法の第２の実施例である。このように本実
施例によれば、フォトレジストの塗布を省略でき、ま
た、マスク層の除去も容易になったので、第１の実施例
に比べて、半導体レーザの作製工程がさらに簡略化され
た。
にある半導体レーザの製造方法について述べる。図２は
本発明の第２の実施例を示すもので、図において、５１
はレーザ基板、５２は活性層、５３はリッジ部分、５４
は絶縁膜、５５はＰＭＧＩ、５６は露出部分を示す。実
施例１と同様のリッジ構造半導体レーザの製造方法にお
いて、ＰＭＧＩの平坦化を行った後（ａ）、上記レーザ
基板５１に対し、リッジ５３直上およびその周辺部分を
露光部分５６として、電子線で露光した。この後、前記
露光部分５６を現像する際に、現像時間を制御すること
により、リッジ上のＰＭＧＩが完全に現像された時点で
現像を止めて、リッジ上のＰＭＧＩを除去した。露光時
間を制御して、リッジ上の絶縁膜（窒化膜）５４だけを
露出させた（ｂ）。次に、上記レーザ基板５１に対し、
フロン系ガスのプラズマを用いたエッチング処理を施す
ことによって、リッジ上の絶縁膜（窒化膜）５４を除去
した。エッチング時間を制御して、リッジ上の半導体層
だけを露出させた（ｃ）。その後の製造プロセスは、実
施例１と同様に行った。以上が、本発明による半導体レ
ーザの製造方法の第２の実施例である。このように本実
施例によれば、フォトレジストの塗布を省略でき、ま
た、マスク層の除去も容易になったので、第１の実施例
に比べて、半導体レーザの作製工程がさらに簡略化され
た。
【００１２】（実施例３）本実施例では、請求項（３）
にある半導体レーザの製造方法について述べる。図３は
本発明の第３の実施例を示すもので、図において、６１
はレーザ基板、６２は活性層、６３はリッジ部分、６４
は絶縁膜、６５はＰＭＧＩを示す。実施例１と同様のリ
ッジ構造半導体レーザの製造方法において、ＰＭＧＩの
平坦化を行った後（ａ）、リッジ上の絶縁膜（窒化膜）
６４が露出するまで、上記レーザ基板６１に対し、酸素
ガスのプラズマを用いたエッチング処理を施した。エッ
チング時間を制御して、リッジ上の絶縁膜（窒化膜）６
４だけを露出させた（ｂ）。この場合、ＲＩＥ装置を用
いたエッチング処理を行えば、エッチング速度の時間に
対する線形性が良いので、エッチング時間の制御を容易
に行うことができる。次に、上記レーザ基板６１に対
し、フロン系ガスのプラズマを用いたエッチング処理を
施すことによって、リッジ上の絶縁膜（窒化膜）６４を
除去した。エッチング時間を制御して、リッジ上の半導
体層だけを露出させた（ｃ）。ここでも、ＲＩＥ装置を
用いたエッチング処理を行えば、エッチング時間の制御
を容易に行うことができる。その後の製造プロセスは、
実施例１と同様に行った。以上が、本発明による半導体
レーザの製造方法の第３の実施例である。このように本
実施例によれば、ＰＭＧＩのエッチバックのための露光
・現像の工程が不要になったので、第２の実施例に比べ
て、半導体レーザの作製工程がさらに簡略化された。
にある半導体レーザの製造方法について述べる。図３は
本発明の第３の実施例を示すもので、図において、６１
はレーザ基板、６２は活性層、６３はリッジ部分、６４
は絶縁膜、６５はＰＭＧＩを示す。実施例１と同様のリ
ッジ構造半導体レーザの製造方法において、ＰＭＧＩの
平坦化を行った後（ａ）、リッジ上の絶縁膜（窒化膜）
６４が露出するまで、上記レーザ基板６１に対し、酸素
ガスのプラズマを用いたエッチング処理を施した。エッ
チング時間を制御して、リッジ上の絶縁膜（窒化膜）６
４だけを露出させた（ｂ）。この場合、ＲＩＥ装置を用
いたエッチング処理を行えば、エッチング速度の時間に
対する線形性が良いので、エッチング時間の制御を容易
に行うことができる。次に、上記レーザ基板６１に対
し、フロン系ガスのプラズマを用いたエッチング処理を
施すことによって、リッジ上の絶縁膜（窒化膜）６４を
除去した。エッチング時間を制御して、リッジ上の半導
体層だけを露出させた（ｃ）。ここでも、ＲＩＥ装置を
用いたエッチング処理を行えば、エッチング時間の制御
を容易に行うことができる。その後の製造プロセスは、
実施例１と同様に行った。以上が、本発明による半導体
レーザの製造方法の第３の実施例である。このように本
実施例によれば、ＰＭＧＩのエッチバックのための露光
・現像の工程が不要になったので、第２の実施例に比べ
て、半導体レーザの作製工程がさらに簡略化された。
【００１３】
【発明の効果】以上説明した通り、半導体レーザ基板上
にリッジを形成したのち、前記基板全面に絶縁膜を形成
し、リッジ上の絶縁膜を除去する工程において、絶縁膜
を形成したリッジ上にＰＭＧＩを塗布し、これをベーキ
ングすると、リッジ上で良好な平坦化が実現できるため
に、リッジ構造半導体レーザの作製工程が簡略化され、
レーザの製造コストを大幅に低減できる効果を有する。
にリッジを形成したのち、前記基板全面に絶縁膜を形成
し、リッジ上の絶縁膜を除去する工程において、絶縁膜
を形成したリッジ上にＰＭＧＩを塗布し、これをベーキ
ングすると、リッジ上で良好な平坦化が実現できるため
に、リッジ構造半導体レーザの作製工程が簡略化され、
レーザの製造コストを大幅に低減できる効果を有する。
【図１】本発明の第１の実施例を示す断面図で、（ａ）
〜（ｄ）は各工程を示す。
〜（ｄ）は各工程を示す。
【図２】本発明の第２の実施例を示す断面図で、（ａ）
〜（ｃ）は各工程を示す。
〜（ｃ）は各工程を示す。
【図３】本発明の第３の実施例を示す断面図で、（ａ）
〜（ｃ）は各工程を示す。
〜（ｃ）は各工程を示す。
【図４】リッジ上のＰＭＧＩの厚さとベーク温度との関
係を示す。
係を示す。
【図５】従来のリッジ上の絶縁膜を除去する工程例を示
す断面図で、（ａ）〜（ｈ）は各工程を示す。
す断面図で、（ａ）〜（ｈ）は各工程を示す。
【図６】リッジの両サイドが露出されている場合を示す
断面図で、（ａ）〜（ｃ）は各工程を示す。
断面図で、（ａ）〜（ｃ）は各工程を示す。
【図７】ＰＭＧＩの平坦化の状況を示す断面図で、
（ａ），（ｂ）は各工程を示す。
（ａ），（ｂ）は各工程を示す。
１１ リッジ １２ 活性層 １３ レーザ基板 １４ 絶縁膜 １５ 平坦化レジスト １６ レジストパタン １７ 金属電極 ２１ リッジ部分 ２２ レジストパタン ２３ 平坦化レジスト ２４ 絶縁膜 ２５ 活性層 ２６ レーザ基板 ２７ オーバーエッチされたリッジサイド部分 ３１ レーザ基板 ３２ 活性層 ３３ リッジ部分 ３４ 絶縁膜 ３５ 平坦化レジスト（ＰＭＧＩ） ４１ レーザ基板 ４２ 活性層 ４３ リッジ部分 ４４ 絶縁膜 ４５ 平坦化レジスト（ＰＭＧＩ） ４６ レジストパタン ４７ 露光部分 ５１ レーザ基板 ５２ 活性層 ５３ リッジ部分 ５４ 絶縁膜 ５５ 平坦化レジスト（ＰＭＧＩ） ５６ 露光部分 ６１ レーザ基板 ６２ 活性層 ６３ リッジ部分 ６４ 絶縁膜 ６５ 平坦化レジスト（ＰＭＧＩ）
Claims (3)
- 【請求項１】 半導体レーザの層構造を有する基板上に
リッジを形成する工程と、前記基板全面に絶縁膜を形成
する工程と、前記絶縁膜上に樹脂を塗布しリッジを平坦
化する工程と、前記樹脂層上にレジストを塗布し、露光
・現像によりリッジ周辺部分のレジストを除去する工程
と、前記レジストパタンをマスクに前記樹脂層をエッチ
バックする工程と、リッジ上の絶縁膜をエッチングによ
り除去する工程と、レジストと樹脂層を剥離する工程
と、リッジ上に金属電極を設ける工程とを含む半導体レ
ーザの製造方法において、前記樹脂として、ポリジメチ
ルグルタルイミドを主成分とする樹脂を用いることを特
徴とする半導体レーザの製造方法。 - 【請求項２】 半導体レーザの層構造を有する基板上に
リッジを形成する工程と、前記基板全面に絶縁膜を形成
する工程と、前記絶縁膜上にレジストを塗布してリッジ
を平坦化する工程と、前記レジストを露光・現像により
リッジ上のレジストを除去する工程と、リッジ上の絶縁
膜をエッチングにより除去する工程と、レジストを剥離
する工程と、リッジ上に金属電極を設ける工程とを含む
半導体レーザの製造方法において、前記レジストとし
て、ポリジメチルグルタルイミドを主成分とするレジス
トを用いることを特徴とする半導体レーザの製造方法。 - 【請求項３】 半導体レーザの層構造を有する基板上に
ダブルチャンネルを有するリッジを形成する工程と、前
記基板全面に絶縁膜を形成する工程と、前記絶縁膜上に
レジストを塗布しリッジを平坦化する工程と、前記レジ
スト層をエッチバックしてリッジ上のレジスト層を除去
する工程と、リッジ上の絶縁膜をエッチングにより除去
する工程と、レジストを剥離する工程と、リッジ上に金
属電極を設ける工程とを含む半導体レーザの製造方法に
おいて、前記レジストとして、ポリジメチルグルタルイ
ミドを主成分とするレジストを用いることを特徴とする
半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24457694A JPH0883953A (ja) | 1994-09-12 | 1994-09-12 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24457694A JPH0883953A (ja) | 1994-09-12 | 1994-09-12 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883953A true JPH0883953A (ja) | 1996-03-26 |
Family
ID=17120781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24457694A Pending JPH0883953A (ja) | 1994-09-12 | 1994-09-12 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0883953A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317914A (ja) * | 2004-03-31 | 2005-11-10 | Sharp Corp | 半導体素子及び半導体レーザチップの製造方法 |
| JP2006295229A (ja) * | 2004-11-11 | 2006-10-26 | Mitsubishi Electric Corp | 半導体レーザ |
| US7756180B2 (en) | 2004-11-11 | 2010-07-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| JP2014093393A (ja) * | 2012-11-02 | 2014-05-19 | Canon Inc | リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子 |
-
1994
- 1994-09-12 JP JP24457694A patent/JPH0883953A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317914A (ja) * | 2004-03-31 | 2005-11-10 | Sharp Corp | 半導体素子及び半導体レーザチップの製造方法 |
| JP2006295229A (ja) * | 2004-11-11 | 2006-10-26 | Mitsubishi Electric Corp | 半導体レーザ |
| US7756180B2 (en) | 2004-11-11 | 2010-07-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| US7804871B2 (en) | 2004-11-11 | 2010-09-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| JP2014093393A (ja) * | 2012-11-02 | 2014-05-19 | Canon Inc | リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0973610A (ja) | 磁気抵抗効果型ヘッドの製造方法 | |
| JPS59139643A (ja) | 半導体装置およびその製造方法 | |
| US20020048835A1 (en) | Method for manufacturing semiconducter laser diode | |
| JPH0883953A (ja) | 半導体レーザの製造方法 | |
| JP3684433B2 (ja) | 二重ゲート絶縁膜を有するゲート電極の形成方法 | |
| JP4093606B2 (ja) | 半導体素子の製造方法 | |
| JP2000138416A (ja) | リッジ型半導体素子の作製方法 | |
| US6180528B1 (en) | Method for forming a minute resist pattern and method for forming a gate electrode | |
| JP2001308461A (ja) | リッジ型半導体素子の作製方法 | |
| JP3920222B2 (ja) | 磁気抵抗効果型ヘッドの製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JP4534763B2 (ja) | 半導体素子の製造方法 | |
| JP4609830B2 (ja) | 半導体装置の製造方法 | |
| KR100214080B1 (ko) | 반도체 장치 제조방법 | |
| JPH0918085A (ja) | 半導体レーザの製造方法 | |
| JPH09148666A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0870156A (ja) | 半導体レーザの製造方法 | |
| JPS61287245A (ja) | 多層配線法 | |
| KR100200302B1 (ko) | 레이저 다이오드 제조방법 | |
| JP2597703B2 (ja) | 半導体装置の製造方法 | |
| KR100241518B1 (ko) | 반도체 장치의 필드 산화막 제조방법 | |
| KR19990081061A (ko) | 반도체장치의 미세 콘택홀 형성방법 | |
| JP2006186275A5 (ja) | ||
| JP2005275413A (ja) | マスクを用いたパターン形成方法 | |
| JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 |