JPH088419A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH088419A JPH088419A JP16263594A JP16263594A JPH088419A JP H088419 A JPH088419 A JP H088419A JP 16263594 A JP16263594 A JP 16263594A JP 16263594 A JP16263594 A JP 16263594A JP H088419 A JPH088419 A JP H088419A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- conductivity type
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 降伏時の耐電圧を向上させ許容電流を向上す
る半導体装置を提供する。 【構成】 基板ウェーハとなる第１の半導体層１の表面
からカソードを形成する第４の半導体層４とウェーハを
分離する第２の半導体層２との間に第１の半導体層と同
じ導電型で第１の半導体層の不純物濃度より高い不純物
濃度の第６の半導体層１３を設けた。
る半導体装置を提供する。 【構成】 基板ウェーハとなる第１の半導体層１の表面
からカソードを形成する第４の半導体層４とウェーハを
分離する第２の半導体層２との間に第１の半導体層と同
じ導電型で第１の半導体層の不純物濃度より高い不純物
濃度の第６の半導体層１３を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、サイリスタ，トライア
ック等の半導体装置に関するものであり、特に過電圧耐
量の高い半導体装置に関する。
ック等の半導体装置に関するものであり、特に過電圧耐
量の高い半導体装置に関する。
【０００２】
【従来の技術】サイリスタ，トライアック等の半導体装
置には図６に示すものが知られている。同図（ａ）はこ
の種の半導体装置の断面図で、同図（ｂ）は電極と酸化
膜を除いた平面を模式的に示した平面図である。１は例
えばＮ型の第１の半導体層であり、２は第１の半導体層
１の両表面間を選択的に貫通する様に設けた例えばＰ型
の第２の半導体層である。この第２の半導体層２により
分離拡散された第１の半導体層１の一方の面を全面に、
また他方の面を選択的に例えばＰ型の第３の半導体層３
と第４の半導体層４を形成する。第４の半導体層４内に
例えばＮ型の第５の半導体層５を形成し、第１の半導体
層１と第２の半導体層２，第１の半導体層１と第４の半
導体層４，第４の半導体層４と第５の半導体層５のそれ
ぞれ接合面を含めて酸化膜６を形成し、酸化膜６の形成
後第５の半導体層５にカソード電極７，第３の半導体層
３にアノード電極８，第４の半導体層４にゲート電極９
を形成し、半導体装置（サイリスタ）を形成する。
置には図６に示すものが知られている。同図（ａ）はこ
の種の半導体装置の断面図で、同図（ｂ）は電極と酸化
膜を除いた平面を模式的に示した平面図である。１は例
えばＮ型の第１の半導体層であり、２は第１の半導体層
１の両表面間を選択的に貫通する様に設けた例えばＰ型
の第２の半導体層である。この第２の半導体層２により
分離拡散された第１の半導体層１の一方の面を全面に、
また他方の面を選択的に例えばＰ型の第３の半導体層３
と第４の半導体層４を形成する。第４の半導体層４内に
例えばＮ型の第５の半導体層５を形成し、第１の半導体
層１と第２の半導体層２，第１の半導体層１と第４の半
導体層４，第４の半導体層４と第５の半導体層５のそれ
ぞれ接合面を含めて酸化膜６を形成し、酸化膜６の形成
後第５の半導体層５にカソード電極７，第３の半導体層
３にアノード電極８，第４の半導体層４にゲート電極９
を形成し、半導体装置（サイリスタ）を形成する。
【０００３】今アノード電極８に正，カソード電極７に
負の電圧を印加すると、第１半導体層１と第４の半導体
層４の接合Ｊ２の両側に空乏層が生じる。一般的に第４
の半導体層４の濃度が第１の半導体層１の濃度より高く
設計されるため、空乏層のほとんどが第１の半導体層１
側に生じる。そして印加する電圧を増加させると空乏層
は第１の半導体層１と第３の半導体層３との接合Ｊ１及
び第１の半導体層１と第２の半導体層２の接合Ｊ１方向
に拡がって行くとともに、接合Ｊ２の電界強度が高くな
る。この状態では半導体装置はしゃ断特性を示してい
る。このとき、ゲート電極９に正，カソード電極７に負
の電圧を印加すると、ゲート電極９，第４の半導体層
４，第５の半導体層５，カソード電極７にゲート電流が
流れ、第４の半導体層４に注入された電子がアノード電
極８方向に引かれ、アノード電極８，第３の半導体層
３，第１の半導体層１，第４の半導体層４，第５の半導
体層５，カソード電極７に電流が流れ、半導体装置は導
通状態となる。
負の電圧を印加すると、第１半導体層１と第４の半導体
層４の接合Ｊ２の両側に空乏層が生じる。一般的に第４
の半導体層４の濃度が第１の半導体層１の濃度より高く
設計されるため、空乏層のほとんどが第１の半導体層１
側に生じる。そして印加する電圧を増加させると空乏層
は第１の半導体層１と第３の半導体層３との接合Ｊ１及
び第１の半導体層１と第２の半導体層２の接合Ｊ１方向
に拡がって行くとともに、接合Ｊ２の電界強度が高くな
る。この状態では半導体装置はしゃ断特性を示してい
る。このとき、ゲート電極９に正，カソード電極７に負
の電圧を印加すると、ゲート電極９，第４の半導体層
４，第５の半導体層５，カソード電極７にゲート電流が
流れ、第４の半導体層４に注入された電子がアノード電
極８方向に引かれ、アノード電極８，第３の半導体層
３，第１の半導体層１，第４の半導体層４，第５の半導
体層５，カソード電極７に電流が流れ、半導体装置は導
通状態となる。
【０００４】また、ゲート電極９とカソード電極７との
間に電圧を印加せずにアノード電極８とカソード電極７
に印加する電圧を高くすると、印加する電圧に伴ない空
乏層は拡がり接合Ｊ２の電界強度はどんどん高くなる。
そして、空乏層が接合Ｊ１に達するか、接合Ｊ２の電界
強度がある電界に達したとき、アノード電極８からカソ
ード電極７に電流が流れ降伏現象を起こす。従って、半
導体装置の耐電圧は接合Ｊ１と接合Ｊ２との距離あるい
は接合Ｊ２の電界強度によって決定される。
間に電圧を印加せずにアノード電極８とカソード電極７
に印加する電圧を高くすると、印加する電圧に伴ない空
乏層は拡がり接合Ｊ２の電界強度はどんどん高くなる。
そして、空乏層が接合Ｊ１に達するか、接合Ｊ２の電界
強度がある電界に達したとき、アノード電極８からカソ
ード電極７に電流が流れ降伏現象を起こす。従って、半
導体装置の耐電圧は接合Ｊ１と接合Ｊ２との距離あるい
は接合Ｊ２の電界強度によって決定される。
【０００５】
【発明が解決しようとする課題】しかし、接合Ｊ１と接
合Ｊ２との距離で決定するように半導体装置の耐電圧を
設計した場合には、高温時の耐電圧が著しく低下し、高
温時の使用に問題があった。また、接合Ｊ２の電界強度
で半導体装置の耐電圧を設計した場合には、接合Ｊ２の
位置は熱処理によりばらつきが生じ、降伏現象が電界強
度の最も強い箇所で起こるため、半導体装置を降伏させ
ると局部的な降伏電流の集中により半導体装置が破損す
るという問題点があった。
合Ｊ２との距離で決定するように半導体装置の耐電圧を
設計した場合には、高温時の耐電圧が著しく低下し、高
温時の使用に問題があった。また、接合Ｊ２の電界強度
で半導体装置の耐電圧を設計した場合には、接合Ｊ２の
位置は熱処理によりばらつきが生じ、降伏現象が電界強
度の最も強い箇所で起こるため、半導体装置を降伏させ
ると局部的な降伏電流の集中により半導体装置が破損す
るという問題点があった。
【０００６】
【課題を解決するための手段】この発明は、上記の問題
点を解決するためになされたものであり、第１の導電型
の第１半導体層と、上記第１の半導体層の両表面間を選
択的に貫通する第２の導電型の第２の半導体層と、上記
第１の半導体層の片側の表面に設けられた上記第２の導
電型の第３の半導体層と、上記第３の半導体層と対向す
る表面に選択的に設けられた第２の導電型の第４の半導
体層と、上記第４の半導体層内に選択的に設けられた第
１の導電型の第５の半導体層とを有する半導体装置にお
いて、上記第１の半導体層の表面から上記第４の半導体
層と上記第２の半導体層との間に第１の導電型で上記第
１の半導体層の不純物濃度より高い不純物濃度の第６の
半導体層を設けたものである。
点を解決するためになされたものであり、第１の導電型
の第１半導体層と、上記第１の半導体層の両表面間を選
択的に貫通する第２の導電型の第２の半導体層と、上記
第１の半導体層の片側の表面に設けられた上記第２の導
電型の第３の半導体層と、上記第３の半導体層と対向す
る表面に選択的に設けられた第２の導電型の第４の半導
体層と、上記第４の半導体層内に選択的に設けられた第
１の導電型の第５の半導体層とを有する半導体装置にお
いて、上記第１の半導体層の表面から上記第４の半導体
層と上記第２の半導体層との間に第１の導電型で上記第
１の半導体層の不純物濃度より高い不純物濃度の第６の
半導体層を設けたものである。
【０００７】また、上記第４の半導体層の表面形状及び
上記第２の半導体層の表面形状に曲線部を有する場合、
上記第６の半導体層が上記曲線部に対向する曲線部を除
いた半導体層である。
上記第２の半導体層の表面形状に曲線部を有する場合、
上記第６の半導体層が上記曲線部に対向する曲線部を除
いた半導体層である。
【０００８】また、上記第６の半導体層の表面に低抵抗
の配線層を設けたものである。
の配線層を設けたものである。
【０００９】
【作用】第１の導電型の第１の半導体層の両表面間を貫
通する第２の導電型の第２の半導体層が形成され、第１
の半導体層の片側の表面に上記第２の導電型の第３の半
導体層が形成され、第１の半導体層のもう片側の表面に
選択的に第２の導電型の第４の半導体層が設けられ、第
４の半導体層内に選択的に第１の導電型の第５の半導体
層が形成される。さらに第１の半導体層の表面から上記
第４の半導体層と第２の半導体層間に第１の導電型で第
１の半導体層の不純物濃度より高い不純物濃度の第６の
半導体層が設けられ、第３の半導体層に接続された電極
に正また第５の半導体層に接続された電極に負の電圧を
印加し電圧を上昇させると、空乏層が第１の半導体層と
第６の半導体層との境界部より拡がることができず、こ
の接合の表面近傍の電界が上昇し、ある値に達すると降
伏現象を起こす。
通する第２の導電型の第２の半導体層が形成され、第１
の半導体層の片側の表面に上記第２の導電型の第３の半
導体層が形成され、第１の半導体層のもう片側の表面に
選択的に第２の導電型の第４の半導体層が設けられ、第
４の半導体層内に選択的に第１の導電型の第５の半導体
層が形成される。さらに第１の半導体層の表面から上記
第４の半導体層と第２の半導体層間に第１の導電型で第
１の半導体層の不純物濃度より高い不純物濃度の第６の
半導体層が設けられ、第３の半導体層に接続された電極
に正また第５の半導体層に接続された電極に負の電圧を
印加し電圧を上昇させると、空乏層が第１の半導体層と
第６の半導体層との境界部より拡がることができず、こ
の接合の表面近傍の電界が上昇し、ある値に達すると降
伏現象を起こす。
【００１０】また、第４の半導体層の表面形状が曲線を
有する場合、第６の半導体層の曲線部を除いて第６の半
導体層の曲線部に電界集中するのをさける。
有する場合、第６の半導体層の曲線部を除いて第６の半
導体層の曲線部に電界集中するのをさける。
【００１１】また、第６の半導体層の表面に低抵抗の配
線層を設けることにより第６の半導体層１３の表面方向
での電位ばらつきが小さくなる。
線層を設けることにより第６の半導体層１３の表面方向
での電位ばらつきが小さくなる。
【００１２】
【実施例】本考案を実施例を示す図１に基づいて説明す
る。図１において、図６と同一符号のものは同じ機能の
ものを示す。図１が図６と異なる点は、第１の半導体層
１の他方の表面であって、第２の半導体層２と第４の半
導体層４との間に第１の半導体層と同導電型の第６の半
導体層１３を設けた点にある。この第６の半導体層１３
は第１の半導体層１の不純物濃度より高い不純物濃度で
形成されている。
る。図１において、図６と同一符号のものは同じ機能の
ものを示す。図１が図６と異なる点は、第１の半導体層
１の他方の表面であって、第２の半導体層２と第４の半
導体層４との間に第１の半導体層と同導電型の第６の半
導体層１３を設けた点にある。この第６の半導体層１３
は第１の半導体層１の不純物濃度より高い不純物濃度で
形成されている。
【００１３】今、アノード電極８に正，カソード電極７
に負の電圧を印加し印加電圧を上昇させると、空乏層は
接合Ｊ２から第３の半導体層３側の接合Ｊ１の方向と第
６の半導体層１３の方向に拡がって行き、空乏層が第１
の半導体層１と第６の半導体層１３との接合Ｊ４に達す
る。空乏層が接合Ｊ４に達した後は、第６の半導体層６
の濃度が第１の半導体層１の濃度より高いため接合Ｊ４
付近から拡がらず、以降は接合Ｊ４の表面近傍の電界強
度が上昇して行き、ある値に達すると降伏現象を起こ
す。
に負の電圧を印加し印加電圧を上昇させると、空乏層は
接合Ｊ２から第３の半導体層３側の接合Ｊ１の方向と第
６の半導体層１３の方向に拡がって行き、空乏層が第１
の半導体層１と第６の半導体層１３との接合Ｊ４に達す
る。空乏層が接合Ｊ４に達した後は、第６の半導体層６
の濃度が第１の半導体層１の濃度より高いため接合Ｊ４
付近から拡がらず、以降は接合Ｊ４の表面近傍の電界強
度が上昇して行き、ある値に達すると降伏現象を起こ
す。
【００１４】そして、第６の半導体層１３と接合Ｊ２と
の距離が降伏を支配しているため、降伏のばらつきを第
６の半導体層１３のパターンニング精度によって考える
ことができ、パターンの精度を向上させることにより、
従来のスボット的な降伏に対して降伏を起す箇所が接合
線状のとなり（以下接合線状で起る降伏を線降伏とい
う）、そして、降伏時の許容電流が大きくなり、素子降
伏時にも破壊しにくい半導体装置を得ることができる。
の距離が降伏を支配しているため、降伏のばらつきを第
６の半導体層１３のパターンニング精度によって考える
ことができ、パターンの精度を向上させることにより、
従来のスボット的な降伏に対して降伏を起す箇所が接合
線状のとなり（以下接合線状で起る降伏を線降伏とい
う）、そして、降伏時の許容電流が大きくなり、素子降
伏時にも破壊しにくい半導体装置を得ることができる。
【００１５】図２ないし図５は他の実施例であり、それ
ぞれの図の（ａ）図は半導体装置のＡ−Ａの断面図で、
（ｂ）図は電極及び酸化膜を除いた平面を模式的に示し
た平面図である。図１に示す上記実施例では、第６の半
導体層６のコーナの曲線部に最も電界強度が高くなる。
このため、図２の実施例ではコーナの曲線部を除いた第
６の半導体層１３を設けたものである。従って、降伏現
象は第６の半導体層で線降伏が起こり、降伏時の許容電
流が大きくなり、素子降伏時にも破壊しにくい半導体装
置を得ることができる。
ぞれの図の（ａ）図は半導体装置のＡ−Ａの断面図で、
（ｂ）図は電極及び酸化膜を除いた平面を模式的に示し
た平面図である。図１に示す上記実施例では、第６の半
導体層６のコーナの曲線部に最も電界強度が高くなる。
このため、図２の実施例ではコーナの曲線部を除いた第
６の半導体層１３を設けたものである。従って、降伏現
象は第６の半導体層で線降伏が起こり、降伏時の許容電
流が大きくなり、素子降伏時にも破壊しにくい半導体装
置を得ることができる。
【００１６】さらに、図３に示す実施例のものは、第６
の半導体層１３の表面に低抵抗の配線層１５を設けたも
のである。また、図４に示すものは、第６の半導体層１
３のコーナの曲線部を除き、第６の半導体層１３の表面
に低抵抗の配線層１５を設けたものである。また、図５
に示すものは第６の半導体層１３のコーナ部を除き、第
６の半導体層１３の表面と酸化膜６の表面に低抵抗の配
線層１５を設けたもので、Ａ−Ａの断面は図４のＡ−Ａ
断面と同じである。これら図３ないし図５に示す実施例
では、第６の半導体層１３の表面方向での電位ばらつき
を小さくすることができる。
の半導体層１３の表面に低抵抗の配線層１５を設けたも
のである。また、図４に示すものは、第６の半導体層１
３のコーナの曲線部を除き、第６の半導体層１３の表面
に低抵抗の配線層１５を設けたものである。また、図５
に示すものは第６の半導体層１３のコーナ部を除き、第
６の半導体層１３の表面と酸化膜６の表面に低抵抗の配
線層１５を設けたもので、Ａ−Ａの断面は図４のＡ−Ａ
断面と同じである。これら図３ないし図５に示す実施例
では、第６の半導体層１３の表面方向での電位ばらつき
を小さくすることができる。
【００１７】また、上記実施例ではＰゲートのサイリス
タの例を示しているが、全ての導電層を反転させたＮゲ
ートのサイリスタにも適用でき、トライアックについて
も適用できる。
タの例を示しているが、全ての導電層を反転させたＮゲ
ートのサイリスタにも適用でき、トライアックについて
も適用できる。
【００１８】
【発明の効果】以上のように、降伏現象を点から線に拡
張することができ、降伏時の許容電流を増加させること
ができ、半導体装置を破損しにくくなる。また、降伏時
のリーク電流がゲート電流として働きゲート感度を適切
に選ぶことにより、半導体装置を点弧させることがで
き、半導体装置は過電圧を自分自身で保護することがで
きる。
張することができ、降伏時の許容電流を増加させること
ができ、半導体装置を破損しにくくなる。また、降伏時
のリーク電流がゲート電流として働きゲート感度を適切
に選ぶことにより、半導体装置を点弧させることがで
き、半導体装置は過電圧を自分自身で保護することがで
きる。
【図１】この発明の半導体装置の実施例の断面図と電極
及び酸化膜を除いた平面図である。
及び酸化膜を除いた平面図である。
【図２】この発明の半導体装置の他の実施例の断面図と
電極及び酸化膜を除いた平面図である。
電極及び酸化膜を除いた平面図である。
【図３】この発明の半導体装置の他の実施例の断面図と
電極及び酸化膜を除いた平面図である。
電極及び酸化膜を除いた平面図である。
【図４】この発明の半導体装置の他の実施例の断面図と
電極及び酸化膜を除いた平面図である。
電極及び酸化膜を除いた平面図である。
【図５】この発明の半導体装置の他の実施例の断面図と
電極及び酸化膜を除いた平面図である。
電極及び酸化膜を除いた平面図である。
【図６】従来の半導体装置の断面図と電極及び酸化膜を
除いた平面図である。
除いた平面図である。
１ 第１の半導体層 ２ 第２の半導体層 ３ 第３の半導体層 ４ 第４の半導体層 ５ 第５の半導体層 ６ 酸化膜 ７ カソード電極 ８ アノード電極 ９ ゲート電極 １３ 第６の半導体層 １５ 配線層 Ｊ１，Ｊ２，Ｊ３，Ｊ４ 接合
Claims (3)
- 【請求項１】 第１の導電型の第１半導体層と、上記第
１の半導体層の両表面間を選択的に貫通する第２の導電
型の第２の半導体層と、上記第１の半導体層の片側の表
面に設けられた上記第２の導電型の第３の半導体層と、
上記第３の半導体層と対向する表面に選択的に設けられ
た第２の導電型の第４の半導体層と、上記第４の半導体
層内に選択的に設けられた第１の導電型の第５の半導体
層とを有する半導体装置において、上記第１の半導体層
の表面から上記第４の半導体層と上記第２の半導体層と
の間に第１の導電型で上記第１の半導体層の不純物濃度
より高い不純物濃度の第６の半導体層を設けたことを特
徴とする半導体装置。 - 【請求項２】 上記第４の半導体層の表面形状及び上記
第２の半導体層の表面形状に曲線部を有する場合、上記
第６の半導体層が上記曲線部に対向する曲線部を除いた
半導体層である請求値１記載の半導体装置。 - 【請求項３】 上記第６の半導体層の表面に低抵抗の配
線層を設けた請求値１又は２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16263594A JPH088419A (ja) | 1994-06-21 | 1994-06-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16263594A JPH088419A (ja) | 1994-06-21 | 1994-06-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088419A true JPH088419A (ja) | 1996-01-12 |
Family
ID=15758367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16263594A Pending JPH088419A (ja) | 1994-06-21 | 1994-06-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9268144B2 (en) | 2013-06-18 | 2016-02-23 | Teknologian Tutkimuskeskus Vtt | Method for producing a mirror plate for Fabry-Perot interferometer, and a mirror plate produced by the method |
-
1994
- 1994-06-21 JP JP16263594A patent/JPH088419A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9268144B2 (en) | 2013-06-18 | 2016-02-23 | Teknologian Tutkimuskeskus Vtt | Method for producing a mirror plate for Fabry-Perot interferometer, and a mirror plate produced by the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450306B1 (en) | High-speed diode and method for producing the same | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US5166760A (en) | Semiconductor Schottky barrier device with pn junctions | |
| CN101165897A (zh) | 半导体装置及其制造方法 | |
| CN104969359B (zh) | 半导体装置 | |
| JPH0324791B2 (ja) | ||
| US4388635A (en) | High breakdown voltage semiconductor device | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| GB2082836A (en) | Corrugated semiconductor devices | |
| EP0110320B1 (en) | A mos transistor | |
| JP2004303927A (ja) | 半導体素子 | |
| JPH088419A (ja) | 半導体装置 | |
| JPH05343662A (ja) | 半導体装置およびその製造方法 | |
| JPH01123478A (ja) | プレーナ形ｐｎ接合をもつ半導体デバイス | |
| JPS6153877B2 (ja) | ||
| JP4029549B2 (ja) | 半導体装置 | |
| JPH0832049A (ja) | 半導体装置 | |
| JP2925970B2 (ja) | 逆導通静電誘導サイリスタ | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JP2002094046A (ja) | 半導体装置 | |
| JP3789580B2 (ja) | 高耐圧半導体装置 | |
| JP2730014B2 (ja) | 半導体素子のベベル構造 | |
| JPS639670B2 (ja) | ||
| TWI527246B (zh) | 蕭特基二極體 | |
| JPS61129867A (ja) | 半導体装置 |