JPH088671B2 - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JPH088671B2 JPH088671B2 JP63306947A JP30694788A JPH088671B2 JP H088671 B2 JPH088671 B2 JP H088671B2 JP 63306947 A JP63306947 A JP 63306947A JP 30694788 A JP30694788 A JP 30694788A JP H088671 B2 JPH088671 B2 JP H088671B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- output
- liquid crystal
- signal
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ドットマトリクスの液晶表示パネルを駆
動する液晶駆動装置に関する。
動する液晶駆動装置に関する。
［従来の技術］ 従来、携帯用の小型テレビジョン受像機、小型電子式
計算機等の表示部には、一般にドットマトリクスの液晶
表示パネルが使用されている。第５図はその駆動回路の
構成を示すもので、11がＮ×Ｍドットのドットマトリク
スの液晶表示パネル（LCD）、12は液晶表示パネル11の
セグメント電極を駆動するセグメントドライバ、13は同
じく液晶表示パネル11のコモン電極を駆動するコモンド
ライバ、14はアナログの映像入力信号をＮ×Ｍの画素単
位に量子化するA/D変換器、15は上記セグメントドライ
バ12、コモンドライバ13、A/D変換器14にそれぞれタイ
ミング信号を送出するタイミング信号発生回路である。
計算機等の表示部には、一般にドットマトリクスの液晶
表示パネルが使用されている。第５図はその駆動回路の
構成を示すもので、11がＮ×Ｍドットのドットマトリク
スの液晶表示パネル（LCD）、12は液晶表示パネル11の
セグメント電極を駆動するセグメントドライバ、13は同
じく液晶表示パネル11のコモン電極を駆動するコモンド
ライバ、14はアナログの映像入力信号をＮ×Ｍの画素単
位に量子化するA/D変換器、15は上記セグメントドライ
バ12、コモンドライバ13、A/D変換器14にそれぞれタイ
ミング信号を送出するタイミング信号発生回路である。
アナログの映像入力信号はA/D変換器14でタイミング
信号発生回路15からのタイミング信号によりＮ×Ｍドッ
トの画素単位に量子化され、セグメントドライバ12に送
出される。このセグメントドライバ12は上記A/D変換器1
4、コモンドライバ13と共にタイミング信号発生回路15
からのタイミング信号に同期して動作するもので、A/D
変換器14からのデジタルデータに対応した階調波形をコ
モンドライバ13で選択された走査線に表示させる。
信号発生回路15からのタイミング信号によりＮ×Ｍドッ
トの画素単位に量子化され、セグメントドライバ12に送
出される。このセグメントドライバ12は上記A/D変換器1
4、コモンドライバ13と共にタイミング信号発生回路15
からのタイミング信号に同期して動作するもので、A/D
変換器14からのデジタルデータに対応した階調波形をコ
モンドライバ13で選択された走査線に表示させる。
上記のような構成の液晶駆動装置にあって、テレビ画
像は17［mS］（＝1/60［ｓ］）毎に表示しなければなら
ないため、液晶表示パネルの応答速度も必然的に17［m
S］より充分速いことが望まれる。しかしながら、現状
における液晶表示パネルの応答速度は50［mS］〜100［m
S］程度であり、動画表示の際に残像が見えてしまうと
いう欠点があった。
像は17［mS］（＝1/60［ｓ］）毎に表示しなければなら
ないため、液晶表示パネルの応答速度も必然的に17［m
S］より充分速いことが望まれる。しかしながら、現状
における液晶表示パネルの応答速度は50［mS］〜100［m
S］程度であり、動画表示の際に残像が見えてしまうと
いう欠点があった。
そこで、応答速度を向上させ、残像が出なくなる液晶
駆動装置として次のような方法が考えられた。すなわ
ち、液晶表示パネル中の一画素に着目すると、1F（フレ
ーム：本願明細書中に言う「フレーム」とは、１画面を
構成する絵素全てが１通り走査される期間を示し、例え
ばTV信号の１フィールド毎に１画面を構成する絵素全て
を１通り走査して表示を行なう場合、TV信号の１フィー
ルドと本願中に言う１フレームは等しいとみなし、TV信
号の１フレームとは必ずしも一致しない。）に１回選択
状態となり、画像データがリフレッシュされる。液晶表
示パネルが累積応答性を有することは周知であるが、こ
の累積応答性を数式のモデルとして表わすと yn＝（１−Ｋ）xn＋Kyn-1 …（１） （ただし、K:定数 xn：入力画像データ yn：出力画像データ （表示されるデータ）） となる。この（１）式をＺ変換すると、 Ｙ（ｚ）＝（１−Ｋ）Ｘ（ｚ）＋KZ-1Ｙ（ｚ） Ｙ（ｚ）＝（１−Ｋ）Ｘ（ｚ）／（１−KZ-1） …（２） （ただし、Z-1:1フレーム分の遅延演算子）となる。
したがって、液晶表示パネルの伝達関数Ｈ（ｚ）は Ｈ（ｚ）＝（１−Ｋ）／（１−KZ-1） …（３） と考えることができる。ここで、液晶表示パネルの伝達
関数とは逆の伝達関数で信号の前処理を行なえば、表示
の応答速度を改善することができる。すなわち、 Ｘ（ｚ）＝（１−KZ-1）Ｗ（ｚ）／（１−Ｋ） …（４） この（４）式をＺ逆変換すると、 xn＝（wn−Kwn-1）／（１−Ｋ） …（５） なる式を得るものである。なお、こうして得られた信号
xnはその振幅が大きくなってしまい、そのまま液晶表示
パネルで表示させることは不可能であるので、リミッタ
によってxnとwnの振幅を等しくする必要がある。
駆動装置として次のような方法が考えられた。すなわ
ち、液晶表示パネル中の一画素に着目すると、1F（フレ
ーム：本願明細書中に言う「フレーム」とは、１画面を
構成する絵素全てが１通り走査される期間を示し、例え
ばTV信号の１フィールド毎に１画面を構成する絵素全て
を１通り走査して表示を行なう場合、TV信号の１フィー
ルドと本願中に言う１フレームは等しいとみなし、TV信
号の１フレームとは必ずしも一致しない。）に１回選択
状態となり、画像データがリフレッシュされる。液晶表
示パネルが累積応答性を有することは周知であるが、こ
の累積応答性を数式のモデルとして表わすと yn＝（１−Ｋ）xn＋Kyn-1 …（１） （ただし、K:定数 xn：入力画像データ yn：出力画像データ （表示されるデータ）） となる。この（１）式をＺ変換すると、 Ｙ（ｚ）＝（１−Ｋ）Ｘ（ｚ）＋KZ-1Ｙ（ｚ） Ｙ（ｚ）＝（１−Ｋ）Ｘ（ｚ）／（１−KZ-1） …（２） （ただし、Z-1:1フレーム分の遅延演算子）となる。
したがって、液晶表示パネルの伝達関数Ｈ（ｚ）は Ｈ（ｚ）＝（１−Ｋ）／（１−KZ-1） …（３） と考えることができる。ここで、液晶表示パネルの伝達
関数とは逆の伝達関数で信号の前処理を行なえば、表示
の応答速度を改善することができる。すなわち、 Ｘ（ｚ）＝（１−KZ-1）Ｗ（ｚ）／（１−Ｋ） …（４） この（４）式をＺ逆変換すると、 xn＝（wn−Kwn-1）／（１−Ｋ） …（５） なる式を得るものである。なお、こうして得られた信号
xnはその振幅が大きくなってしまい、そのまま液晶表示
パネルで表示させることは不可能であるので、リミッタ
によってxnとwnの振幅を等しくする必要がある。
第６図は上記（５）式を実現するための回路構成を示
すもので、アナログの映像入力信号はA/D変換器21で画
素単位に量子化され、デジタル信号wnとして１フレーム
遅延回路22と減算器23の＋入力側に送出される。１フレ
ーム遅延回路22は入力された信号wnを１フレーム、17
［mS］だけ遅延させ、信号wn-1として乗算器24に出力す
る。乗算器24は信号wn-1をＫ倍してKwn-1とし、上記減
算器23の−入力側に送出する。減算器23ではA/D変換器2
1からの信号wnと減算器23からの信号Kwn-1とにより、減
算 wn−Kwn-1 を行ない、その差を乗算器25に出力する。乗算器25は入
力された信号を1/（１−Ｋ）倍し、リミッタ26に送出す
る。リミッタ26は、送られてきた信号が上記A/D変換器2
1の出力信号wnの振幅を越えていた場合にこれを演算に
よって制限するもので、その出力が信号xnとしてセグメ
ントドライバ27に送られる。セグメントドライバ27は信
号xnに従って液晶表示パネル28のセグメント電極を駆動
する。この液晶表示パネル28のコモン電極はコモンドラ
イバ29によって駆動されるもので、これら液晶表示パネ
ル28、コモンドライバ29及び上記A/D変換器21は共にタ
イミング信号発生回路30から送られてくるタイミング信
号に同期して動作する。
すもので、アナログの映像入力信号はA/D変換器21で画
素単位に量子化され、デジタル信号wnとして１フレーム
遅延回路22と減算器23の＋入力側に送出される。１フレ
ーム遅延回路22は入力された信号wnを１フレーム、17
［mS］だけ遅延させ、信号wn-1として乗算器24に出力す
る。乗算器24は信号wn-1をＫ倍してKwn-1とし、上記減
算器23の−入力側に送出する。減算器23ではA/D変換器2
1からの信号wnと減算器23からの信号Kwn-1とにより、減
算 wn−Kwn-1 を行ない、その差を乗算器25に出力する。乗算器25は入
力された信号を1/（１−Ｋ）倍し、リミッタ26に送出す
る。リミッタ26は、送られてきた信号が上記A/D変換器2
1の出力信号wnの振幅を越えていた場合にこれを演算に
よって制限するもので、その出力が信号xnとしてセグメ
ントドライバ27に送られる。セグメントドライバ27は信
号xnに従って液晶表示パネル28のセグメント電極を駆動
する。この液晶表示パネル28のコモン電極はコモンドラ
イバ29によって駆動されるもので、これら液晶表示パネ
ル28、コモンドライバ29及び上記A/D変換器21は共にタ
イミング信号発生回路30から送られてくるタイミング信
号に同期して動作する。
上記のような構成にあって、液晶表示パネル28の１画
素における応答速度が例えば50［mS］（≒３フレーム）
であるとする。この場合、上記（５）式の定数Ｋ＝1/2
となる。したがって、乗算器24では１フレーム遅延回路
22で遅延された信号wn-1をwn-1/2とし、減算器23では減
算 wn−wn-1/2 が行なわれる。乗算器25は入力された信号を２倍し、リ
ミッタ26に「２wn−wn-1」なる信号を送出する。リミッ
タ26では、送られてきた信号に対して、例えば xn＝（２wn−wn-1）/3＋1/3 なる演算を施し、得られた信号xnをセグメントドライバ
27に出力して液晶表示パネル28で表示させる。
素における応答速度が例えば50［mS］（≒３フレーム）
であるとする。この場合、上記（５）式の定数Ｋ＝1/2
となる。したがって、乗算器24では１フレーム遅延回路
22で遅延された信号wn-1をwn-1/2とし、減算器23では減
算 wn−wn-1/2 が行なわれる。乗算器25は入力された信号を２倍し、リ
ミッタ26に「２wn−wn-1」なる信号を送出する。リミッ
タ26では、送られてきた信号に対して、例えば xn＝（２wn−wn-1）/3＋1/3 なる演算を施し、得られた信号xnをセグメントドライバ
27に出力して液晶表示パネル28で表示させる。
このような回路構成とすれば、予め時間方向の画像変
化を強調する信号処理を施したデータを用いて液晶表示
パネルを駆動するようにしたので、残像となる影響成分
を除去することが可能となり、液晶表示パネルの低い応
答速度を補償することができる。
化を強調する信号処理を施したデータを用いて液晶表示
パネルを駆動するようにしたので、残像となる影響成分
を除去することが可能となり、液晶表示パネルの低い応
答速度を補償することができる。
［発明が解決しようとする課題］ しかしながら、上記のような構成の液晶駆動装置は応
答速度の改善効果は大きいが、その反面、静止画に近い
動きの少ない画像領域では過度に変化を強調してしま
う。
答速度の改善効果は大きいが、その反面、静止画に近い
動きの少ない画像領域では過度に変化を強調してしま
う。
この発明は上記のような実情に鑑みてなされたもの
で、残像とノイズを大幅に減らした画像表示を行なうこ
とが可能な液晶駆動装置を提供することを目的とする。
で、残像とノイズを大幅に減らした画像表示を行なうこ
とが可能な液晶駆動装置を提供することを目的とする。
［課題を解決するための手段及び作用］ この発明は、動きの少ない静止画領域と動きの多い動
画領域とを判別し、動画領域にのみ、時間方向の画像変
化を強調する信号処理を施すようにしたもので、必要な
画像領域のみ応答速度を向上させるため、残像及びノイ
ズを大幅に減少することができる。
画領域とを判別し、動画領域にのみ、時間方向の画像変
化を強調する信号処理を施すようにしたもので、必要な
画像領域のみ応答速度を向上させるため、残像及びノイ
ズを大幅に減少することができる。
［実施例］ 以下図面を参照してこの発明の実施例を説明する。
第１図は一実施例の回路構成を示すもので、第６図の
ものと基本的な構成は同一であるので、同一部分には同
一符号を付してその説明は省略する。
ものと基本的な構成は同一であるので、同一部分には同
一符号を付してその説明は省略する。
しかして、A/D変換器21の出力するデジタル信号wnと
１フレーム遅延回路22の出力する信号wn-1は動き検出回
路31にも送出される。この動き検出回路31は、１フレー
ム分の時差を有する２つの信号wn，wn-1の差からその画
素が動画領域にあるか、静止画領域にあるかを判断し、
その判断結果に応じて上記乗算器24及び乗算器25に定数
Ｋを出力する。
１フレーム遅延回路22の出力する信号wn-1は動き検出回
路31にも送出される。この動き検出回路31は、１フレー
ム分の時差を有する２つの信号wn，wn-1の差からその画
素が動画領域にあるか、静止画領域にあるかを判断し、
その判断結果に応じて上記乗算器24及び乗算器25に定数
Ｋを出力する。
例えば、A/D変換器21の出力するデジタル信号wn及び
これを１フレーム遅延回路22で１フレーム分遅延させた
信号wn-1は、映像信号の輝度成分をｍビットの重みを持
ったデータで表わしたものであるので、これらの差分が
ある所定ビット以上あるか否かで動画領域であるか、静
止画領域であるかを判断する。この判断結果によって動
き検出回路31から出力される定数Ｋのとりうる範囲は
「０≦Ｋ＜１」である。静止画領域であると判断された
場合は定数Ｋの値は「０」となり、その結果、乗算器24
の出力は「０」、乗算器25はスルーパスとなって、上記
第７図に示した回路と機能的に同一の、画像変化を強調
する信号処理を行なわない回路となる。また、動画領域
であると判断された場合は、定数Ｋは「０＜Ｋ＜１」の
範囲内で予め設定された値、例えば「1/2」とされるも
ので、上記第６図に示した如く画像変化を強調する信号
処理が施され、応答速度の改善がなされる。この場合、
定数Ｋの値が「１」に近付く程、強調の度合いが大きく
なる。
これを１フレーム遅延回路22で１フレーム分遅延させた
信号wn-1は、映像信号の輝度成分をｍビットの重みを持
ったデータで表わしたものであるので、これらの差分が
ある所定ビット以上あるか否かで動画領域であるか、静
止画領域であるかを判断する。この判断結果によって動
き検出回路31から出力される定数Ｋのとりうる範囲は
「０≦Ｋ＜１」である。静止画領域であると判断された
場合は定数Ｋの値は「０」となり、その結果、乗算器24
の出力は「０」、乗算器25はスルーパスとなって、上記
第７図に示した回路と機能的に同一の、画像変化を強調
する信号処理を行なわない回路となる。また、動画領域
であると判断された場合は、定数Ｋは「０＜Ｋ＜１」の
範囲内で予め設定された値、例えば「1/2」とされるも
ので、上記第６図に示した如く画像変化を強調する信号
処理が施され、応答速度の改善がなされる。この場合、
定数Ｋの値が「１」に近付く程、強調の度合いが大きく
なる。
上記第１図では信号wnと１フレーム分遅延された信号
wn-1とにより動きがあるか否かを検出するようにした
が、これに代わって信号wnとリミッタ26の出力である信
号xnとにより同じように動きの検出を行なうことも考え
られる。
wn-1とにより動きがあるか否かを検出するようにした
が、これに代わって信号wnとリミッタ26の出力である信
号xnとにより同じように動きの検出を行なうことも考え
られる。
第２図はこれを実現し他の構成例を示すもので、上記
第１図と同じく基本的な構成は第６図に示したものと同
様であるので、同一部分には同一符号を付してその説明
は省略する。
第１図と同じく基本的な構成は第６図に示したものと同
様であるので、同一部分には同一符号を付してその説明
は省略する。
しかして、A/D変換器21の出力するデジタル信号wnが
動き検出回路32に出力される。この動き検出回路32には
また、リミッタ26の出力である信号xnが１フレーム遅延
回路33を介して１フレーム分遅延され、信号xn-1となっ
て入力される。この動き検出回路32は、１フレーム分の
時差を有する２つの信号wn，xn-1の差からその画素が動
画領域にあるか、静止画領域にあるかを判断し、その判
断結果に応じて上記乗算器24及び乗算器25に定数Ｋを出
力する。
動き検出回路32に出力される。この動き検出回路32には
また、リミッタ26の出力である信号xnが１フレーム遅延
回路33を介して１フレーム分遅延され、信号xn-1となっ
て入力される。この動き検出回路32は、１フレーム分の
時差を有する２つの信号wn，xn-1の差からその画素が動
画領域にあるか、静止画領域にあるかを判断し、その判
断結果に応じて上記乗算器24及び乗算器25に定数Ｋを出
力する。
動き検出回路32の動作自体は上記第１図の動き検出回
路31と同様であるが、動き検出回路31の周波数特性がフ
ラットであり、周波数に関係なく画像変化を強調するの
に対し、動き検出回路32はハイパスフィルタ的な周波数
特性を有し、周波数が高くなるにつれて強調の度合いも
大きくなる。これは、液晶表示パネルの伝達関数Ｈ
（ｚ）が上記（３）式に示した通りである。この（３）
式の式中に Z-1＝e-jwT …（６） を代入して周波数特性をみると、 なる式が得られるものである。第３図は第１図の動き検
出回路31による動き検出の周波数特性Ｉと第２図の動き
検出回路32による動き検出の周波数特性IIを示すもので
あり、動き検出回路32が動き検出回路31に比して、より
顕著に動き（すなわち画像の変化）を検出することがで
きることを表わしている。
路31と同様であるが、動き検出回路31の周波数特性がフ
ラットであり、周波数に関係なく画像変化を強調するの
に対し、動き検出回路32はハイパスフィルタ的な周波数
特性を有し、周波数が高くなるにつれて強調の度合いも
大きくなる。これは、液晶表示パネルの伝達関数Ｈ
（ｚ）が上記（３）式に示した通りである。この（３）
式の式中に Z-1＝e-jwT …（６） を代入して周波数特性をみると、 なる式が得られるものである。第３図は第１図の動き検
出回路31による動き検出の周波数特性Ｉと第２図の動き
検出回路32による動き検出の周波数特性IIを示すもので
あり、動き検出回路32が動き検出回路31に比して、より
顕著に動き（すなわち画像の変化）を検出することがで
きることを表わしている。
また、上記第２図に示した構成はさらに第４図のよう
にすることも考えられる。これは、上記（１）式の逆関
数を求めると xn＝（yn−Kyn-1）／（１−Ｋ） …（８） なる式が得られる。、この（８）式の画像入力データyn
をwnで置換えると xn＝（wn−Kyn-1）／（１−Ｋ） …（９） なる式が得られ、これを実現する回路をA/D変換器21と
セグメントドライバ27の間に配設すれば、上記第１図と
同様の効果が得られるものである。以下、第４図につい
て述べる。
にすることも考えられる。これは、上記（１）式の逆関
数を求めると xn＝（yn−Kyn-1）／（１−Ｋ） …（８） なる式が得られる。、この（８）式の画像入力データyn
をwnで置換えると xn＝（wn−Kyn-1）／（１−Ｋ） …（９） なる式が得られ、これを実現する回路をA/D変換器21と
セグメントドライバ27の間に配設すれば、上記第１図と
同様の効果が得られるものである。以下、第４図につい
て述べる。
図中、A/D変換器21（図示せず）から送られてきたデ
ジタル信号wnは動き検出回路34及び減算器35に送出され
る。減算着35の減算結果は乗算器36に送られるもので、
乗算器36では送られてきた信号を1/（１−Ｋ）倍してリ
ミッタ37に出力する。リミッタ37は送られてきた信号が
上記A/D変換器21の出力信号wnの振幅を越えていた場合
にこれを演算によって制限するもので、その出力は信号
xnとしてセグメントドライバ27（図示せず）に送られる
と共に、１フレーム遅延回路38、乗算器39にも送られ
る。乗算器39は入力された信号xnを（１−Ｋ）倍し、そ
の乗算結果を加算器40に出力する。加算器40は後述する
乗算器42からの信号と乗算器39からの信号とを加算し、
その加算結果である信号ynを１フレーム遅延回路41に送
出する。１フレーム遅延回路41で１フレーム分遅延され
てyn-1となった信号は乗算器42でＫ倍された後、上記加
算器40及び減算器35の−入力側に出力される。上記１フ
レーム遅延回路38は、信号xnを１フレーム分遅延させ、
信号xn-1として動き検出回路34に出力する。動き検出回
路34は、１フレーム分の時差を有する２つの信号wn，x
n-1の差からその画素が動画領域にあるか、静止画領域
にあるかを判断し、その判断結果に応じて上記乗算器3
6、乗算器39及び乗算器42に定数Ｋを出力する。
ジタル信号wnは動き検出回路34及び減算器35に送出され
る。減算着35の減算結果は乗算器36に送られるもので、
乗算器36では送られてきた信号を1/（１−Ｋ）倍してリ
ミッタ37に出力する。リミッタ37は送られてきた信号が
上記A/D変換器21の出力信号wnの振幅を越えていた場合
にこれを演算によって制限するもので、その出力は信号
xnとしてセグメントドライバ27（図示せず）に送られる
と共に、１フレーム遅延回路38、乗算器39にも送られ
る。乗算器39は入力された信号xnを（１−Ｋ）倍し、そ
の乗算結果を加算器40に出力する。加算器40は後述する
乗算器42からの信号と乗算器39からの信号とを加算し、
その加算結果である信号ynを１フレーム遅延回路41に送
出する。１フレーム遅延回路41で１フレーム分遅延され
てyn-1となった信号は乗算器42でＫ倍された後、上記加
算器40及び減算器35の−入力側に出力される。上記１フ
レーム遅延回路38は、信号xnを１フレーム分遅延させ、
信号xn-1として動き検出回路34に出力する。動き検出回
路34は、１フレーム分の時差を有する２つの信号wn，x
n-1の差からその画素が動画領域にあるか、静止画領域
にあるかを判断し、その判断結果に応じて上記乗算器3
6、乗算器39及び乗算器42に定数Ｋを出力する。
この回路の動作も上記第２図に示したものと同様であ
り、動き検出回路32はハイパスフィルタ的な周波数特性
を有し、周波数が高くなるにつれて強調の度合いも大き
くなる。したがって、第１図の動き検出回路31に比し
て、より顕著に動き（すなわち画像の変化）を検出する
ことができる ［発明の効果］ 以上詳記した如くこの発明によれば、動きの少ない静
止画領域と動きの多い動画領域とを判別し、動画領域に
のみ、時間方向の画像変化を強調する信号処理を施すよ
うにしたので、必要な画像領域のみ応答速度を向上さ
せ、残像及びノイズの発生が少ない液晶駆動装置を提供
することができる。
り、動き検出回路32はハイパスフィルタ的な周波数特性
を有し、周波数が高くなるにつれて強調の度合いも大き
くなる。したがって、第１図の動き検出回路31に比し
て、より顕著に動き（すなわち画像の変化）を検出する
ことができる ［発明の効果］ 以上詳記した如くこの発明によれば、動きの少ない静
止画領域と動きの多い動画領域とを判別し、動画領域に
のみ、時間方向の画像変化を強調する信号処理を施すよ
うにしたので、必要な画像領域のみ応答速度を向上さ
せ、残像及びノイズの発生が少ない液晶駆動装置を提供
することができる。
第１図乃至第４図はこの発明の実施例を示すもので、第
１図は一実施例の回路構成を示すブロック図、第２図は
他の構成例を示すブロック図、第３図は第２図の周波数
特性を示す図、第４図は他の構成例を示すブロック図、
第５図及び第６図は従来の液晶駆動装置の回路構成を示
すブロック図である。 11,28……液晶表示パネル、12,27……セグメントドライ
バ、13,29……コモンドライバ、14,21……A/D変換器、1
5,30……タイミング信号発生回路、22,33,38,41……１
フレーム遅延回路、23,35……減算器、24,25,36,39,42
……乗算器、26,37……リミッタ、31,32,34……動き検
出回路、40……加算器。
１図は一実施例の回路構成を示すブロック図、第２図は
他の構成例を示すブロック図、第３図は第２図の周波数
特性を示す図、第４図は他の構成例を示すブロック図、
第５図及び第６図は従来の液晶駆動装置の回路構成を示
すブロック図である。 11,28……液晶表示パネル、12,27……セグメントドライ
バ、13,29……コモンドライバ、14,21……A/D変換器、1
5,30……タイミング信号発生回路、22,33,38,41……１
フレーム遅延回路、23,35……減算器、24,25,36,39,42
……乗算器、26,37……リミッタ、31,32,34……動き検
出回路、40……加算器。
Claims (3)
- 【請求項１】累積応答性を有する液晶表示パネルに映像
信号を表示するための液晶駆動装置において、 映像信号Wn（ｎはフレーム）を出力する映像信号出力手
段と、 液晶表示パネルの伝達関数 Ｈ（ｚ）＝（１−Ｋ）／（１−KZ-1） （Ｋは定数） とは逆特性の伝達関数 Ｘ（ｚ）＝（１−KZ-1）Ｗ（ｚ）／（１−Ｋ） で上記映像信号Wnを演算処理する演算手段と、 映像信号WnとWn-1とを比較し、その差の大きさに応じて
上記定数Ｋを設定する設定手段と、 上記演算処理された映像信号Xnに基づいて液晶表示パネ
ルに表示を行なう駆動手段と を具備したことを特徴とする液晶駆動装置。 - 【請求項２】映像信号Wn（ｎはフレーム）を１フレーム
分遅延して出力する第１の遅延手段と、 この遅延手段より出力される映像信号Wn-1に対して定数
Ｋを乗ずる第１の乗算手段と、 上記映像信号Wnから上記第１の乗算手段の出力する映像
信号KWn-1を減ずる減算手段と、 この減算手段の出力する映像信号「Wn−KWn-1」に対し
て定数Ｋを用いた乗数「1/（１−Ｋ）」を乗ずる第２の
乗算手段と、 この第２の乗算手段の出力する映像信号「（Wn−K
Wn-1）／（１−Ｋ）」の振幅制限を行なう制限手段と、 この制限手段より出力される映像信号xnを１フレーム分
遅延して出力する第２の遅延手段と、 この第２の遅延手段より出力される映像信号xn-1と上記
映像信号Wnとを比較し、その差の大きさに応じて上記定
数Ｋを設定する動き検出手段と、 上記制限手段より出力される映像信号xnに基づいて液晶
表示パネルに表示を行なう駆動手段と を具備したことを特徴とする液晶駆動装置。 - 【請求項３】映像信号Wn（ｎはフレーム）から、映像信
号Kyn-1を減ずる第１の減算手段と、 この第１の減算手段の出力する映像信号「Wn−Kyn-1」
に対して定数Ｋを用いた乗算「1/（１−Ｋ）」を乗ずる
第１の乗算手段と、 この第１の乗算手段の出力する映像信号「Wn−Kyn-1）
／（１−Ｋ）」の振幅制限を行なう制限手段と、 この制限手段より出力される映像信号xnに対して定数Ｋ
を用いた乗数「１−Ｋ」を乗ずる第２の乗算手段と、 この第２の乗算手段の出力する映像信号「（１−Ｋ）
xn」と映像信号Kyn-1とを加算する加算手段と、 この加算手段より出力される映像信号ynを１フレーム分
遅延して出力する第１の遅延手段と、 この第１の遅延手段より出力される映像信号yn-1に対し
て定数Ｋを乗じ、その積出力である映像信号Kyn-1を上
記第１の加算手段及び加算出力に出力する上記第２の乗
算手段と、 上記制限手段より出力される映像信号xnを１フレーム分
遅延して出力する第２の遅延手段と、 この第２の遅延手段より出力される映像信号xn-1と上記
映像信号Wnとを比較し、その差の大きさに応じて上記定
数Ｋを設定する動き検出手段と、 上記制限手段より出力される映像信号xnに基づいて液晶
表示パネルに表示を行なう駆動手段と を具備したことを特徴とする液晶駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306947A JPH088671B2 (ja) | 1988-12-06 | 1988-12-06 | 液晶駆動装置 |
| US07/440,496 US5119084A (en) | 1988-12-06 | 1989-11-22 | Liquid crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306947A JPH088671B2 (ja) | 1988-12-06 | 1988-12-06 | 液晶駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02153687A JPH02153687A (ja) | 1990-06-13 |
| JPH088671B2 true JPH088671B2 (ja) | 1996-01-29 |
Family
ID=17963191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63306947A Expired - Lifetime JPH088671B2 (ja) | 1988-12-06 | 1988-12-06 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088671B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008242472A (ja) * | 2000-10-27 | 2008-10-09 | Mitsubishi Electric Corp | 液晶表示装置の駆動回路および駆動方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63184486A (ja) * | 1987-01-26 | 1988-07-29 | Nec Home Electronics Ltd | 巡回型雑音低減装置 |
-
1988
- 1988-12-06 JP JP63306947A patent/JPH088671B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02153687A (ja) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501451B1 (en) | Liquid crystal display panel driving device and method | |
| US5119084A (en) | Liquid crystal display apparatus | |
| JP3331687B2 (ja) | 液晶パネル駆動装置 | |
| US8063861B2 (en) | Image display unit | |
| EP2114067A2 (en) | Image processing apparatus and image processing method, and program | |
| EP2262255B1 (en) | Image processing apparatus and image processing method | |
| JP2005241787A (ja) | 画像表示装置 | |
| JP5138096B2 (ja) | 画像表示装置 | |
| JP5149725B2 (ja) | 画像処理装置及びその制御方法 | |
| CN101496088B (zh) | 图像处理装置和图像处理方法 | |
| JP2000330501A (ja) | 液晶駆動回路 | |
| US7202843B2 (en) | Driving circuit of a liquid crystal display panel and related driving method | |
| JP2929105B2 (ja) | 液晶駆動装置 | |
| JP2005173525A (ja) | 液晶表示装置、液晶表示制御方法、並びに、そのプログラムおよび記録媒体 | |
| JP2536403B2 (ja) | 液晶駆動装置 | |
| JPH088671B2 (ja) | 液晶駆動装置 | |
| JPH088670B2 (ja) | 液晶駆動装置 | |
| JPH088673B2 (ja) | 液晶駆動装置 | |
| JPH088672B2 (ja) | 液晶駆動装置 | |
| JP3425611B2 (ja) | 液晶表示装置 | |
| JP5867162B2 (ja) | 映像処理装置及び映像処理方法、映像表示装置及び映像表示方法 | |
| KR20040085494A (ko) | 액정표시장치의 구동방법 | |
| JP2546214B2 (ja) | 液晶駆動方式 | |
| JPH06110414A (ja) | 液晶駆動回路 | |
| JP2546210B2 (ja) | 液晶駆動方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |