JPH0886845A - 半導体ｉｃ試験装置 - Google Patents
半導体ｉｃ試験装置Info
- Publication number
- JPH0886845A JPH0886845A JP6249903A JP24990394A JPH0886845A JP H0886845 A JPH0886845 A JP H0886845A JP 6249903 A JP6249903 A JP 6249903A JP 24990394 A JP24990394 A JP 24990394A JP H0886845 A JPH0886845 A JP H0886845A
- Authority
- JP
- Japan
- Prior art keywords
- sine wave
- stage
- digital
- storage memory
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000012360 testing method Methods 0.000 title claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000013500 data storage Methods 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 7
- 238000013139 quantization Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 高精度の試験信号用正弦波を発生させる半導
体ＩＣ試験装置に装着の高精度正弦波発生装置を提供す
る。 【構成】 装着の高精度正弦波発生装置を制御する制御
ステージ１００を設け、正弦波データ格納メモリ１０は
デジタル加算器２０と接続し、デジタル加算器２０を中
心にループ状に配置したデジタル／アナログ変換（Ｄ／
Ａ）ステージ３０とローパス・フイルタ４０とアナログ
／デジタル変換（Ａ／Ｄ）ステージ６０とデジタル・シ
グナル・プロセッサ（ＤＳＰ）７０と補正データ格納メ
モリ（ＲＡＭ）８０とデジタル加算器２０に接続した構
成よりなる高精度正弦波発生装置。
体ＩＣ試験装置に装着の高精度正弦波発生装置を提供す
る。 【構成】 装着の高精度正弦波発生装置を制御する制御
ステージ１００を設け、正弦波データ格納メモリ１０は
デジタル加算器２０と接続し、デジタル加算器２０を中
心にループ状に配置したデジタル／アナログ変換（Ｄ／
Ａ）ステージ３０とローパス・フイルタ４０とアナログ
／デジタル変換（Ａ／Ｄ）ステージ６０とデジタル・シ
グナル・プロセッサ（ＤＳＰ）７０と補正データ格納メ
モリ（ＲＡＭ）８０とデジタル加算器２０に接続した構
成よりなる高精度正弦波発生装置。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ＩＣ試験装置に
装着の高精度正弦波発生装置に関する。
装着の高精度正弦波発生装置に関する。
【０００２】
【従来の技術】従来半導体ＩＣ試験装置に装着の正弦波
発生装置の一実施例を図５に示す。制御ステージ９０は
正弦波発生装置の各ステージに命令する構成で、各ステ
ージは正弦波データ格納メモリ１０とデジタル／アナロ
グ変換ステージ３０とローパス・フイルタステージ４０
と直列に接続され、ローパス・フイルタ４０より正弦波
を出力する構成である。正弦波データ格納メモリ１０に
正弦波データを格納（メモリ）しておく、制御ステージ
９０によって命令されると、デジタル／アナログ変換ス
テージ３０は正弦波を読み出す（当該ステージは回路特
性の歪が発生する）、デジタル／アナログ変換ステージ
４０の正弦波をローパス・フイルタ４０を通過させて、
その正弦波信号をフイルタにかけ歪みを取り除いたが例
えば−１００ｄＢ程度が限界であった。
発生装置の一実施例を図５に示す。制御ステージ９０は
正弦波発生装置の各ステージに命令する構成で、各ステ
ージは正弦波データ格納メモリ１０とデジタル／アナロ
グ変換ステージ３０とローパス・フイルタステージ４０
と直列に接続され、ローパス・フイルタ４０より正弦波
を出力する構成である。正弦波データ格納メモリ１０に
正弦波データを格納（メモリ）しておく、制御ステージ
９０によって命令されると、デジタル／アナログ変換ス
テージ３０は正弦波を読み出す（当該ステージは回路特
性の歪が発生する）、デジタル／アナログ変換ステージ
４０の正弦波をローパス・フイルタ４０を通過させて、
その正弦波信号をフイルタにかけ歪みを取り除いたが例
えば−１００ｄＢ程度が限界であった。
【０００３】
【発明が解決しようとする課題】被半導体ＩＣ素子（Ｄ
ＵＴ）の技術的進歩は目覚ましく例えばＰＣＭオ−デオ
用のＡＤコンバータＩＣの測定用に高精度の正弦波を要
求されることが多くなり例えば−１２０ｄＢ以上の高精
度正弦波を要求された。従来の装置では例えば−１００
ｄＢが限界であった、その出力を−１２０ｄＢまで引き
上げる、現状では正弦波データ格納メモリ１０に格納さ
れた正弦波データをデジタル／アナログ変換ステージ３
０によりアナログ変換を行いその正弦波をローパス・フ
イルタ４０を通過させ目的の正弦波以外を取り除いたが
それでも−１００ｄＢ程度が限界であるという課題があ
った。ローパス・フイルタ４０を通過した量子化ノイズ
や高調波歪の除去されたスムージグ波形を再度歪を補強
するために高速フーリエ変換、逆高速フーリエ変換を用
いて第２高調波と第３高調波を算出して利用することに
的を絞った。
ＵＴ）の技術的進歩は目覚ましく例えばＰＣＭオ−デオ
用のＡＤコンバータＩＣの測定用に高精度の正弦波を要
求されることが多くなり例えば−１２０ｄＢ以上の高精
度正弦波を要求された。従来の装置では例えば−１００
ｄＢが限界であった、その出力を−１２０ｄＢまで引き
上げる、現状では正弦波データ格納メモリ１０に格納さ
れた正弦波データをデジタル／アナログ変換ステージ３
０によりアナログ変換を行いその正弦波をローパス・フ
イルタ４０を通過させ目的の正弦波以外を取り除いたが
それでも−１００ｄＢ程度が限界であるという課題があ
った。ローパス・フイルタ４０を通過した量子化ノイズ
や高調波歪の除去されたスムージグ波形を再度歪を補強
するために高速フーリエ変換、逆高速フーリエ変換を用
いて第２高調波と第３高調波を算出して利用することに
的を絞った。
【０００４】
【問題を解決するための手段】例えば正弦波の歪を要求
の−１２０ｄＢとするためには、ローパス・フイルタ４
０を通過するのみでは達成できない。ローパス・フイル
タ４０を通過した正弦波信号をデジタルデータに変換す
る手段を設け、そのデジタルデータを高速フーリエ変換
と逆高速フーリエ変換を行う手段を設け、逆高速フーリ
エ変換を行つた歪信号と正弦波データ格納メモリ１０に
格納して有る正弦波信号をデジタル加算器で加算したの
ちデジタル／アナログ変換ステージ３０とローパス・フ
イルタ４０を通過させ高精度の正弦波を発生させる手段
を設けた。
の−１２０ｄＢとするためには、ローパス・フイルタ４
０を通過するのみでは達成できない。ローパス・フイル
タ４０を通過した正弦波信号をデジタルデータに変換す
る手段を設け、そのデジタルデータを高速フーリエ変換
と逆高速フーリエ変換を行う手段を設け、逆高速フーリ
エ変換を行つた歪信号と正弦波データ格納メモリ１０に
格納して有る正弦波信号をデジタル加算器で加算したの
ちデジタル／アナログ変換ステージ３０とローパス・フ
イルタ４０を通過させ高精度の正弦波を発生させる手段
を設けた。
【０００５】
【実施例】図１に本発明の一実施例のブロック図を示
す。高精度正弦波発生装置の制御を行う制御ステージ１
００を設け、正弦波データ格納メモリ１０とデジタル加
算器２０を接続して設け、デジタル加算器２０を中心に
各ステージを配置した、それはデジタル加算器２０とデ
ジタル／アナログ変換（Ｄ／Ａ）ステージ３０とローパ
ス・フィルタ４０とアナログ／デジタル変換（Ａ／Ｄ）
ステージ６０とデジタル・シグナル・プロセッサ（ＤＳ
Ｐ）７０と補正データ格納メモリ（ＲＡＭ）ステージ８
０と最初のデジタル加算器２０に接続した構成である、
被半導体ＩＣ試験素子（ＤＵＴ）に高精度正弦波を出力
する端子はローパス・フィルタ４０とアナログ／デジタ
ル変換（Ａ／Ｄ）ステージ６０の回路に直結したリレー
５０より構成する。
す。高精度正弦波発生装置の制御を行う制御ステージ１
００を設け、正弦波データ格納メモリ１０とデジタル加
算器２０を接続して設け、デジタル加算器２０を中心に
各ステージを配置した、それはデジタル加算器２０とデ
ジタル／アナログ変換（Ｄ／Ａ）ステージ３０とローパ
ス・フィルタ４０とアナログ／デジタル変換（Ａ／Ｄ）
ステージ６０とデジタル・シグナル・プロセッサ（ＤＳ
Ｐ）７０と補正データ格納メモリ（ＲＡＭ）ステージ８
０と最初のデジタル加算器２０に接続した構成である、
被半導体ＩＣ試験素子（ＤＵＴ）に高精度正弦波を出力
する端子はローパス・フィルタ４０とアナログ／デジタ
ル変換（Ａ／Ｄ）ステージ６０の回路に直結したリレー
５０より構成する。
【０００６】正弦波データ格納メモリ１０には正弦波デ
ータを格納して置く、その正弦波データと補正データ格
納メモリ（ＲＡＭ）ステージ８０のデータをデジタル加
算器２０で加算を行い、そのデータはデジタル／アナロ
グ変換（Ｄ／Ａ）ステージ３０でアナログ波形に変換さ
れる。変換されたアナログ波形はローパス・フィルタ４
０を通過する際スムージングな波形となる。スムージン
グされたアナログ波形はアナログ／デジタル変換（Ａ／
Ｄ）ステージ６０によってデジタル・データに変換さ
れ、デジタル・シグナル・プロセッサ７０により正弦波
位１周期分のデータが取り込まれる、デジタル・シグナ
ル・プロセッサ７０はデジタル・データを高速フーリエ
変換処理をして高調波歪を取り出す、そのデータを逆高
速フーリエ変換処理をして歪波形データを算出する。歪
波形データは補正データ格納メモリ（ＲＡＭ）ステージ
８０に格納され、デジタル加算器２０に加算される、そ
のデータは先の正弦波データ格納メモリ１０の正弦波デ
ータと加算されデジタル／アナログ変換（Ｄ／Ａ）ステ
ージ３０に入力されローパス・フィルタ４０を通過して
高精度の正弦波を発生する。
ータを格納して置く、その正弦波データと補正データ格
納メモリ（ＲＡＭ）ステージ８０のデータをデジタル加
算器２０で加算を行い、そのデータはデジタル／アナロ
グ変換（Ｄ／Ａ）ステージ３０でアナログ波形に変換さ
れる。変換されたアナログ波形はローパス・フィルタ４
０を通過する際スムージングな波形となる。スムージン
グされたアナログ波形はアナログ／デジタル変換（Ａ／
Ｄ）ステージ６０によってデジタル・データに変換さ
れ、デジタル・シグナル・プロセッサ７０により正弦波
位１周期分のデータが取り込まれる、デジタル・シグナ
ル・プロセッサ７０はデジタル・データを高速フーリエ
変換処理をして高調波歪を取り出す、そのデータを逆高
速フーリエ変換処理をして歪波形データを算出する。歪
波形データは補正データ格納メモリ（ＲＡＭ）ステージ
８０に格納され、デジタル加算器２０に加算される、そ
のデータは先の正弦波データ格納メモリ１０の正弦波デ
ータと加算されデジタル／アナログ変換（Ｄ／Ａ）ステ
ージ３０に入力されローパス・フィルタ４０を通過して
高精度の正弦波を発生する。
【０００７】図２、３、４、５にその波形を示す。は
正弦波データ格納メモリ１０より出力される波形を示
す、はの正弦波データ格納メモリ１０より出力され
る同じ波形、はデジタル／アナログ変換（Ｄ／Ａ）ス
テージ３０でのデジタル・データはアナログ変換され
る、この場合デジタル／アナログ変換（Ｄ／Ａ）ステー
ジ３０の歪成分と量子化ノイズが発生する、はローパ
ス・フイルタ４０をの波形が通過するとローパス・フ
イルタ４０の作用によって量子化ノイズと高調波歪が除
かれスムージングされたアナログ波形が（正弦波）出力
されるこの時点の歪は例えば−１００ｄＢ、は例えば
−１００ｄＢのスムージングされた正弦波出力をデジタ
ル変換した波形を示す、はのデジタル変換したデー
タを高速フーリエ変換して高調波歪を算出する、次にそ
のデータを逆高速フーリエ変換を行い歪データを算出し
た波形を示す。はの歪データとの正弦波データを
デジタル加算を行った正弦波データを示す。
正弦波データ格納メモリ１０より出力される波形を示
す、はの正弦波データ格納メモリ１０より出力され
る同じ波形、はデジタル／アナログ変換（Ｄ／Ａ）ス
テージ３０でのデジタル・データはアナログ変換され
る、この場合デジタル／アナログ変換（Ｄ／Ａ）ステー
ジ３０の歪成分と量子化ノイズが発生する、はローパ
ス・フイルタ４０をの波形が通過するとローパス・フ
イルタ４０の作用によって量子化ノイズと高調波歪が除
かれスムージングされたアナログ波形が（正弦波）出力
されるこの時点の歪は例えば−１００ｄＢ、は例えば
−１００ｄＢのスムージングされた正弦波出力をデジタ
ル変換した波形を示す、はのデジタル変換したデー
タを高速フーリエ変換して高調波歪を算出する、次にそ
のデータを逆高速フーリエ変換を行い歪データを算出し
た波形を示す。はの歪データとの正弦波データを
デジタル加算を行った正弦波データを示す。
【０００８】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に掲載されるような効果を奏する。デジ
タル変換したデータを高速フーリエ変換して高調波歪を
算出する、次にそのデータを逆高速フーリエ変換を行い
歪データを算出した波形と正弦波データ格納メモリ１０
より出力される波形をデジタル加算を行った正弦波デー
タはデジタル／アナログ変換（Ｄ／Ａ）ステージ３０と
ローパス・フイルタ４０を通過し、リレー５０によって
ＤＵＴに伝達される例えば−１２０ｄＢレベルの高精度
正弦波出力を発生する。
ているので以下に掲載されるような効果を奏する。デジ
タル変換したデータを高速フーリエ変換して高調波歪を
算出する、次にそのデータを逆高速フーリエ変換を行い
歪データを算出した波形と正弦波データ格納メモリ１０
より出力される波形をデジタル加算を行った正弦波デー
タはデジタル／アナログ変換（Ｄ／Ａ）ステージ３０と
ローパス・フイルタ４０を通過し、リレー５０によって
ＤＵＴに伝達される例えば−１２０ｄＢレベルの高精度
正弦波出力を発生する。
【図１】本発明の一実施例のブロック図である。
【図２】本発明のの波形図である。
【図３】本発明のの波形図である。
【図４】本発明のの波形図である。
【図５】本発明のの波形図である。
【図６】従来の一実施例のブロック図である。
１０ 正弦波データ ２０ デジタル・加算器 ３０ デジタル／アナログ変換（Ｄ／Ａ）ステージ ４０ ローパス・フイルタ ５０ リレー ６０ アナログ／デジタル変換（Ａ／Ｄ）ステージ ７０ デジタル・シグナル・プロセッサ（ＤＳＰ） ８０ 補正データ格納メモリ（ＲＡＭ）ステージ ９０、１００ 制御ステージ
Claims (1)
- 【請求項１】 正弦波データ格納メモリ（１０）とデジ
タル／アナログ変換ステージ（３０）とローパス・フイ
ルタ（４０）を有する半導体ＩＣ試験装置において、 制御ステージ（１００）の命令が各関係ステージに伝達
される用に設け、 正弦波データ格納メモリ（１０）と補正データ格納メモ
リ（ＲＡＭ）ステージ（８０）に接続したデジタル加算
器（２０）を設け、 デジタル加算器（２０）と直列に接続したデジタル／ア
ナログ変換（Ｄ／Ａ）ステージ（３０）とローパス・フ
ィルタ（４０）の構成で、 ローパス・フィルタ（４０）と直列に接続したアナログ
／デジタル変換（Ａ／Ｄ）ステージ（６０）とデジタル
・シグナル・プロセッサ（７０）と補正データ格納メモ
リ（ＲＡＭ）ステージ（８０）を設け、 ローパス・フィルタ（４０）とアナログ／デジタル変換
（Ａ／Ｄ）ステージ（６０）に接続したリレー（５０）
を設け、 以上の構成を具備することを特徴とする半導体ＩＣ試験
装置に装着の高精度正弦波発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249903A JPH0886845A (ja) | 1994-09-19 | 1994-09-19 | 半導体ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249903A JPH0886845A (ja) | 1994-09-19 | 1994-09-19 | 半導体ｉｃ試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0886845A true JPH0886845A (ja) | 1996-04-02 |
Family
ID=17199927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6249903A Pending JPH0886845A (ja) | 1994-09-19 | 1994-09-19 | 半導体ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0886845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007198981A (ja) * | 2006-01-27 | 2007-08-09 | Advantest Corp | 補正方法および補正装置 |
-
1994
- 1994-09-19 JP JP6249903A patent/JPH0886845A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007198981A (ja) * | 2006-01-27 | 2007-08-09 | Advantest Corp | 補正方法および補正装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6248242B2 (ja) | ||
| US5508617A (en) | Electric power measuring apparatus and method | |
| CN115001495A (zh) | 数模转换器的测试方法及系统 | |
| US4209672A (en) | Method and apparatus for measuring characteristics of a loudspeaker | |
| JP2000106526A (ja) | アナログ―デジタル・コンバ―タのスプリアスを含まないダイナミック・レンジを拡張するための方法および装置 | |
| US5578948A (en) | Harmonic tone generator for low level input audio signals and small amplitude input audio signals | |
| JPS63208913A (ja) | 振動制御装置 | |
| JPH0886845A (ja) | 半導体ｉｃ試験装置 | |
| JP2001056359A (ja) | 半導体試験装置 | |
| JP3272865B2 (ja) | 電力系統ディジタル保護制御装置のａ／ｄ変換方法 | |
| EP3419308B1 (en) | Audio reproduction device | |
| JP3139803B2 (ja) | インパルス応答測定装置 | |
| JP2757740B2 (ja) | ディストーション回路 | |
| JPH0125335Y2 (ja) | ||
| JP3472333B2 (ja) | 信号発生装置および歪み測定装置 | |
| KR20040052275A (ko) | 필터 특성 측정 방법 및 측정장치 | |
| JPWO2002033427A1 (ja) | ノイズ測定装置、方法、記録媒体 | |
| JPH02213770A (ja) | 三相電圧電流実効値および三相有効無効電力の演算方法 | |
| KR0149940B1 (ko) | 신호 처리기를 이용한 협대역 간이 무선용 선형화기 | |
| JPH02109500A (ja) | スピーカの周波数特性測定装置 | |
| JPH10232255A (ja) | 電力系統特性測定方法 | |
| JPH06311034A (ja) | Ａｄ変換器の試験装置 | |
| Li et al. | A High-Resolution Large Swing Signal Generation Test Method for ADC Automatic Testing | |
| JP2000101430A (ja) | ノイズ除去回路 | |
| JPH0683378A (ja) | 残響付加装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |