JPH0887034A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH0887034A JPH0887034A JP22228494A JP22228494A JPH0887034A JP H0887034 A JPH0887034 A JP H0887034A JP 22228494 A JP22228494 A JP 22228494A JP 22228494 A JP22228494 A JP 22228494A JP H0887034 A JPH0887034 A JP H0887034A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- pixel electrode
- crystal display
- display pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 製造工程を複雑にすることなく画質の劣化が
生じにくい液晶表示装置を提供する。 【構成】 アレイ基板10に対向基板30を対向させ、封着
用のシール剤39で周囲を封着し、注入口から液晶41を注
入し、注入口を封止剤で封止する。アレイ基板10は、ガ
ラス基板11上にゲート電極12a 、第１および第２のゲー
ト絶縁膜14，15を順次積層形成する。ゲート電極12a に
対応する第２のゲート絶縁膜15上に第１および第２の半
導体層16，18を積層形成し、ソース電極20a およびドレ
イン電極21を形成し、薄膜トランジスタ22を形成する。
ドレイン電極21に接続する表示画素電極19を第１のゲー
ト絶縁膜14上にパターン形成する。表示画素電極19の周
辺部に保護膜23を重ねて形成し、不純物イオンや水分の
第１のゲート絶縁膜14中への浸入を防止し、薄膜トラン
ジスタ22の特性の劣化を防止して、画質の劣化を防止す
る。
生じにくい液晶表示装置を提供する。 【構成】 アレイ基板10に対向基板30を対向させ、封着
用のシール剤39で周囲を封着し、注入口から液晶41を注
入し、注入口を封止剤で封止する。アレイ基板10は、ガ
ラス基板11上にゲート電極12a 、第１および第２のゲー
ト絶縁膜14，15を順次積層形成する。ゲート電極12a に
対応する第２のゲート絶縁膜15上に第１および第２の半
導体層16，18を積層形成し、ソース電極20a およびドレ
イン電極21を形成し、薄膜トランジスタ22を形成する。
ドレイン電極21に接続する表示画素電極19を第１のゲー
ト絶縁膜14上にパターン形成する。表示画素電極19の周
辺部に保護膜23を重ねて形成し、不純物イオンや水分の
第１のゲート絶縁膜14中への浸入を防止し、薄膜トラン
ジスタ22の特性の劣化を防止して、画質の劣化を防止す
る。
Description
【０００１】
【産業上の利用分野】本発明は、いわゆる薄膜トランジ
スタ（ＴＦＴ）の書き込み不良による画質の劣化を防止
した液晶表示装置およびその製造方法に関する。
スタ（ＴＦＴ）の書き込み不良による画質の劣化を防止
した液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、この種の液晶表示装置としてはア
クティブマトリクス型があり、このアクティブマトリク
ス型の液晶表示装置は、コントラスト比の高さおよび応
答速度の速さにおいて、他の方式に比べて格段に優れて
おり、平面型の表示装置として脚光を浴びている。
クティブマトリクス型があり、このアクティブマトリク
ス型の液晶表示装置は、コントラスト比の高さおよび応
答速度の速さにおいて、他の方式に比べて格段に優れて
おり、平面型の表示装置として脚光を浴びている。
【０００３】そして、この種の従来の液晶表示装置を図
４および図５を参照して説明する。
４および図５を参照して説明する。
【０００４】図４および図５において、10はアレイ基板
で、このアレイ基板10は絶縁性透明基板としてのガラス
基板11の表面にはモリブデン・タンタル（ＭｏＴａ）合
金を材料とした導電膜が所定形状にパターン形成されて
ゲート電極12a を有する走査線12および補助容量電極13
が形成されている。そして、これらゲート電極12a を有
する走査線12および補助容量電極13を含めたガラス基板
11上には常圧ＣＶＤ（Chemical Vapor Deposition ）法
により形成された酸化シリコン（ＳｉＯx ）の第１のゲ
ート絶縁膜14が形成されている。
で、このアレイ基板10は絶縁性透明基板としてのガラス
基板11の表面にはモリブデン・タンタル（ＭｏＴａ）合
金を材料とした導電膜が所定形状にパターン形成されて
ゲート電極12a を有する走査線12および補助容量電極13
が形成されている。そして、これらゲート電極12a を有
する走査線12および補助容量電極13を含めたガラス基板
11上には常圧ＣＶＤ（Chemical Vapor Deposition ）法
により形成された酸化シリコン（ＳｉＯx ）の第１のゲ
ート絶縁膜14が形成されている。
【０００５】また、この第１のゲート絶縁膜14のゲート
電極12a に対応する上部に、プラズマＣＶＤ法により形
成された窒化シリコン（ＳｉＮx ）膜からなる第２のゲ
ート絶縁膜15、アモルファスシリコン（ａ−Ｓｉ）膜か
らなる第１の半導体層16、保護膜となるエッチングスト
ッパ層17が所定パターンで積層形成され、第１の半導体
層16およびエッチングストッパ層17上に低抵抗のアモル
ファスシリコン（ｎ+ａ−Ｓｉ）膜からなる第２の半導
体層18が形成されている。
電極12a に対応する上部に、プラズマＣＶＤ法により形
成された窒化シリコン（ＳｉＮx ）膜からなる第２のゲ
ート絶縁膜15、アモルファスシリコン（ａ−Ｓｉ）膜か
らなる第１の半導体層16、保護膜となるエッチングスト
ッパ層17が所定パターンで積層形成され、第１の半導体
層16およびエッチングストッパ層17上に低抵抗のアモル
ファスシリコン（ｎ+ａ−Ｓｉ）膜からなる第２の半導
体層18が形成されている。
【０００６】さらに、ゲート電極12a から外れた第１の
ゲート絶縁膜14上に、ＩＴＯ（Indium Tin Oxide）をス
パッタリング法により成膜してパターン形成された表示
画素電極19が形成されている。
ゲート絶縁膜14上に、ＩＴＯ（Indium Tin Oxide）をス
パッタリング法により成膜してパターン形成された表示
画素電極19が形成されている。
【０００７】そして、第２の半導体層18上に、アルミニ
ウムを材料としてスパッタリング法により成膜しパター
ン形成されたソース電極20a を兼ねる信号線20および一
端が表示画素電極19に接続されたドレイン電極21が形成
され、薄膜トランジスタ22が形成されている。
ウムを材料としてスパッタリング法により成膜しパター
ン形成されたソース電極20a を兼ねる信号線20および一
端が表示画素電極19に接続されたドレイン電極21が形成
され、薄膜トランジスタ22が形成されている。
【０００８】また、この薄膜トランジスタ22上には、こ
の薄膜トランジスタ22を覆うように表示画素電極19に間
隙を介して保護膜23がパターン形成され、この保護膜23
上には配向膜24が形成されている。
の薄膜トランジスタ22を覆うように表示画素電極19に間
隙を介して保護膜23がパターン形成され、この保護膜23
上には配向膜24が形成されている。
【０００９】一方、30は対向基板で、この対向基板30は
絶縁性透明基板としてのガラス基板31の表面に赤
（Ｒ）、緑（Ｇ）および青（Ｂ）にパターン形成された
カラーフィルタ32R ，32G ，32B が表示画素電極19に対
応して形成され、隣り合うカラーフィルタ32R ，32G ，
32B 間で薄膜トランジスタ22上には格子状にブラックマ
トリクス33が形成されている。さらに、これらカラーフ
ィルタ32R ，32G ，32B およびブラックマトリクス33上
には、ＩＴＯからなる対向電極34が形成され、この対向
電極34上には配向膜35が形成されている。
絶縁性透明基板としてのガラス基板31の表面に赤
（Ｒ）、緑（Ｇ）および青（Ｂ）にパターン形成された
カラーフィルタ32R ，32G ，32B が表示画素電極19に対
応して形成され、隣り合うカラーフィルタ32R ，32G ，
32B 間で薄膜トランジスタ22上には格子状にブラックマ
トリクス33が形成されている。さらに、これらカラーフ
ィルタ32R ，32G ，32B およびブラックマトリクス33上
には、ＩＴＯからなる対向電極34が形成され、この対向
電極34上には配向膜35が形成されている。
【００１０】さらに、アレイ基板10のガラス基板11およ
び対向基板30のガラス基板31のそれぞれ対向しない面に
は、偏光板36および偏光板37が設けられている。
び対向基板30のガラス基板31のそれぞれ対向しない面に
は、偏光板36および偏光板37が設けられている。
【００１１】そして、アレイ基板10および対向基板30は
スペーサ38により所定の間隙が形成され、アレイ基板10
のガラス基板11および対向基板30のガラス基板31の周囲
は、エポキシ樹脂などのシール剤39で封着され、このシ
ール剤39の一部に図６に示すように注入口40が開口形成
され、アレイ基板10および対向基板30には注入口40から
注入された液晶41が封入され、注入口40はアクリル樹脂
などの封止剤42にて封止されて、液晶表示装置が構成さ
れている。
スペーサ38により所定の間隙が形成され、アレイ基板10
のガラス基板11および対向基板30のガラス基板31の周囲
は、エポキシ樹脂などのシール剤39で封着され、このシ
ール剤39の一部に図６に示すように注入口40が開口形成
され、アレイ基板10および対向基板30には注入口40から
注入された液晶41が封入され、注入口40はアクリル樹脂
などの封止剤42にて封止されて、液晶表示装置が構成さ
れている。
【００１２】
【発明が解決しようとする課題】ここで、上記構成によ
る従来のアレイ基板10では、表示画素電極19上の液晶41
に加わる電圧を一定にし、かつ、開口率を向上させるた
めに、図５に示すように、表示画素電極19と保護膜23と
が互いに重ならないようにしており、表示画素電極19と
保護膜23との間に表示画素電極19のほぼ周囲に溝状の間
隔Ａが生じ、この間隔Ａの部分から第１のゲート絶縁膜
14が露出する。
る従来のアレイ基板10では、表示画素電極19上の液晶41
に加わる電圧を一定にし、かつ、開口率を向上させるた
めに、図５に示すように、表示画素電極19と保護膜23と
が互いに重ならないようにしており、表示画素電極19と
保護膜23との間に表示画素電極19のほぼ周囲に溝状の間
隔Ａが生じ、この間隔Ａの部分から第１のゲート絶縁膜
14が露出する。
【００１３】この第１のゲート絶縁膜14は、不純物イオ
ンが侵入し易く、耐吸湿性でも劣っている。このため、
第１のゲート絶縁膜14の露出部分からたとえばガラス基
板11から発生したナトリウム（Ｎａ）などの不純物イオ
ン、封止剤42で封止された注入口40あるいはシール剤39
を介して外部からの水分、第１のゲート絶縁膜14自体に
含まれる内包の水分が第１のゲート絶縁膜14中に浸入
し、薄膜トランジスタ22にまで移動すると、特性の劣
化、すなわちトランジスタの書き込み特性が時間ととも
に劣化する原因となり、画質の劣化が生じる問題を有し
ている。
ンが侵入し易く、耐吸湿性でも劣っている。このため、
第１のゲート絶縁膜14の露出部分からたとえばガラス基
板11から発生したナトリウム（Ｎａ）などの不純物イオ
ン、封止剤42で封止された注入口40あるいはシール剤39
を介して外部からの水分、第１のゲート絶縁膜14自体に
含まれる内包の水分が第１のゲート絶縁膜14中に浸入
し、薄膜トランジスタ22にまで移動すると、特性の劣
化、すなわちトランジスタの書き込み特性が時間ととも
に劣化する原因となり、画質の劣化が生じる問題を有し
ている。
【００１４】そして、初期のうちは図７に示すように、
注入口40の周囲の半径３ｃｍ程度の部分に画質の劣化、
たとえばノーマリーホワイトモードで黒画像を表示する
信号を全面に与えた時、画面の一部に黒にならない部分
が発生する劣化Ｗが生じ、経時的変化により図８に示す
ように、封止剤42の周囲に画質の劣化Ｗが生じていき、
視認性が低下する。
注入口40の周囲の半径３ｃｍ程度の部分に画質の劣化、
たとえばノーマリーホワイトモードで黒画像を表示する
信号を全面に与えた時、画面の一部に黒にならない部分
が発生する劣化Ｗが生じ、経時的変化により図８に示す
ように、封止剤42の周囲に画質の劣化Ｗが生じていき、
視認性が低下する。
【００１５】そこで、このような不具合が生じず信頼性
が向上し、製造に際してもパターンニングが増加するこ
となく、アレイプロセスの整合性の高い簡便な製造方法
により製造の可能な構造が望まれている。
が向上し、製造に際してもパターンニングが増加するこ
となく、アレイプロセスの整合性の高い簡便な製造方法
により製造の可能な構造が望まれている。
【００１６】本発明は、製造工程を複雑にすることなく
画質の劣化が生じにくい液晶表示装置およびその製造方
法を提供することを目的とする。
画質の劣化が生じにくい液晶表示装置およびその製造方
法を提供することを目的とする。
【００１７】
【課題を解決するための手段】請求項１記載の液晶表示
装置は、絶縁性透明基板上に薄膜トランジスタを介して
表示画素電極が形成されたアレイ基板と、このアレイ基
板に間隙を介して対向した対向基板と、これらアレイ基
板および対向基板の周囲に形成された注入口を有する封
着用のシール剤と、前記注入口から注入され前記アレイ
基板および前記対向基板間に注入される液晶と、前記注
入口を封止する封止剤とを備えた液晶表示装置におい
て、前記アレイ基板上には、前記表示画素電極を除く非
画素領域に形成され、かつ前記非画素領域から延在し前
記表示画素電極の周縁に重なるように形成された保護膜
を有するものである。
装置は、絶縁性透明基板上に薄膜トランジスタを介して
表示画素電極が形成されたアレイ基板と、このアレイ基
板に間隙を介して対向した対向基板と、これらアレイ基
板および対向基板の周囲に形成された注入口を有する封
着用のシール剤と、前記注入口から注入され前記アレイ
基板および前記対向基板間に注入される液晶と、前記注
入口を封止する封止剤とを備えた液晶表示装置におい
て、前記アレイ基板上には、前記表示画素電極を除く非
画素領域に形成され、かつ前記非画素領域から延在し前
記表示画素電極の周縁に重なるように形成された保護膜
を有するものである。
【００１８】請求項２記載の液晶表示装置は、絶縁性透
明基板上に薄膜トランジスタを介して表示画素電極が形
成されたアレイ基板と、このアレイ基板に間隙を介して
対向した対向基板と、これらアレイ基板および対向基板
の周囲に形成され注入口を有する封着用のシール剤と、
前記注入口から注入され前記アレイ基板および前記対向
基板間に注入される液晶と、前記注入口を封止する封止
剤とを備え、絶縁性透明基板上にゲート電極およびゲー
ト絶縁膜が順次積層形成され、前記ゲート電極に対応す
るゲート絶縁膜上に半導体層が積層形成されるととも
に、この半導体層上にソース電極およびドレイン電極が
それぞれ形成された薄膜トランジスタを有する液晶表示
装置において、前記アレイ基板上には、前記表示画素電
極を除く非画素領域に形成され、かつ前記非画素領域か
ら延在し前記表示画素電極の周縁に重なるように形成さ
れた保護膜を有するものである。
明基板上に薄膜トランジスタを介して表示画素電極が形
成されたアレイ基板と、このアレイ基板に間隙を介して
対向した対向基板と、これらアレイ基板および対向基板
の周囲に形成され注入口を有する封着用のシール剤と、
前記注入口から注入され前記アレイ基板および前記対向
基板間に注入される液晶と、前記注入口を封止する封止
剤とを備え、絶縁性透明基板上にゲート電極およびゲー
ト絶縁膜が順次積層形成され、前記ゲート電極に対応す
るゲート絶縁膜上に半導体層が積層形成されるととも
に、この半導体層上にソース電極およびドレイン電極が
それぞれ形成された薄膜トランジスタを有する液晶表示
装置において、前記アレイ基板上には、前記表示画素電
極を除く非画素領域に形成され、かつ前記非画素領域か
ら延在し前記表示画素電極の周縁に重なるように形成さ
れた保護膜を有するものである。
【００１９】請求項３記載の液晶表示装置は、請求項１
または２記載の液晶表示装置において、前記保護膜は、
注入口の周辺においてのみ前記表示画素電極の周縁に重
なるように形成されているものである。
または２記載の液晶表示装置において、前記保護膜は、
注入口の周辺においてのみ前記表示画素電極の周縁に重
なるように形成されているものである。
【００２０】請求項４記載の液晶表示装置は、請求項１
または２記載の液晶表示装置において、前記保護膜は、
注入口の周辺の半径３ｃｍ以内においてのみ前記表示画
素電極の周縁に重なるように形成されているものであ
る。
または２記載の液晶表示装置において、前記保護膜は、
注入口の周辺の半径３ｃｍ以内においてのみ前記表示画
素電極の周縁に重なるように形成されているものであ
る。
【００２１】請求項５記載の液晶表示装置は、請求項１
ないし４いずれか記載の液晶表示装置において、前記保
護膜は、シール剤および封止剤に沿って前記表示画素電
極の周縁に重なるように形成されているものである。
ないし４いずれか記載の液晶表示装置において、前記保
護膜は、シール剤および封止剤に沿って前記表示画素電
極の周縁に重なるように形成されているものである。
【００２２】請求項６記載の液晶表示装置は、請求項１
ないし４いずれか記載の液晶表示装置において、前記保
護膜は、シール剤および封止剤に沿った１ないし３ｃｍ
の領域において、前記表示画素電極の周縁に重なるよう
に形成されているものである。
ないし４いずれか記載の液晶表示装置において、前記保
護膜は、シール剤および封止剤に沿った１ないし３ｃｍ
の領域において、前記表示画素電極の周縁に重なるよう
に形成されているものである。
【００２３】請求項７記載の液晶表示装置は、請求項１
または２記載の液晶表示装置において、前記保護膜は、
全面に亘って前記表示画素電極の周縁に重なるように形
成されているものである。
または２記載の液晶表示装置において、前記保護膜は、
全面に亘って前記表示画素電極の周縁に重なるように形
成されているものである。
【００２４】請求項８記載の液晶表示装置は、請求項１
ないし７いずれか記載の液晶表示装置において、表示画
素電極の周縁に対する保護膜の重なり幅は、２μｍ以上
７μｍ以下であるものである。
ないし７いずれか記載の液晶表示装置において、表示画
素電極の周縁に対する保護膜の重なり幅は、２μｍ以上
７μｍ以下であるものである。
【００２５】請求項９記載の液晶表示装置は、請求項１
ないし８いずれか記載の液晶表示装置において、ゲート
絶縁膜は、常圧ＣＶＤ法により２度以上積層して成膜し
た膜厚２００ｎｍ以上４００ｎｍ以下の酸化シリコン膜
を含むものである。
ないし８いずれか記載の液晶表示装置において、ゲート
絶縁膜は、常圧ＣＶＤ法により２度以上積層して成膜し
た膜厚２００ｎｍ以上４００ｎｍ以下の酸化シリコン膜
を含むものである。
【００２６】請求項１０記載の液晶表示装置の製造方法
は、絶縁性透明基板上にゲート電極およびゲート絶縁膜
を形成し、このゲート電極に対応するゲート絶縁膜上に
半導体層を積層形成し、この半導体層上にソース電極お
よびドレイン電極をそれぞれ形成し、このドレイン電極
に接続する表示画素電極を前記ゲート電極から外れたゲ
ート絶縁膜上にパターン形成し、前記表示画素電極の周
縁に重ねて保護膜を形成して薄膜トランジスタを有する
アレイ基板を形成し、このアレイ基板に間隙を介して対
向して対向基板を形成し、これらアレイ基板および対向
基板の周囲に注入口を形成した封着用のシール剤を形成
し、前記注入口から前記アレイ基板および前記対向基板
間に液晶を注入し、前記注入口を封止剤で封止するもの
である。
は、絶縁性透明基板上にゲート電極およびゲート絶縁膜
を形成し、このゲート電極に対応するゲート絶縁膜上に
半導体層を積層形成し、この半導体層上にソース電極お
よびドレイン電極をそれぞれ形成し、このドレイン電極
に接続する表示画素電極を前記ゲート電極から外れたゲ
ート絶縁膜上にパターン形成し、前記表示画素電極の周
縁に重ねて保護膜を形成して薄膜トランジスタを有する
アレイ基板を形成し、このアレイ基板に間隙を介して対
向して対向基板を形成し、これらアレイ基板および対向
基板の周囲に注入口を形成した封着用のシール剤を形成
し、前記注入口から前記アレイ基板および前記対向基板
間に液晶を注入し、前記注入口を封止剤で封止するもの
である。
【００２７】
【作用】請求項１記載の液晶表示装置は、保護膜を表示
画素電極の周縁に重ねてパターン形成したため、シール
剤あるいは封止剤を介した注入口から浸入した外部から
の水分が、保護膜によりゲート絶縁膜から薄膜トランジ
スタに浸入することを阻止するため、薄膜トランジスタ
の書き込み特性が時間とともに劣化することを防止で
き、構造を複雑化することなく、画質の劣化を防止す
る。
画素電極の周縁に重ねてパターン形成したため、シール
剤あるいは封止剤を介した注入口から浸入した外部から
の水分が、保護膜によりゲート絶縁膜から薄膜トランジ
スタに浸入することを阻止するため、薄膜トランジスタ
の書き込み特性が時間とともに劣化することを防止で
き、構造を複雑化することなく、画質の劣化を防止す
る。
【００２８】請求項２記載の液晶表示装置は、保護膜を
表示画素電極の周縁に重ねてパターン形成したため、シ
ール剤あるいは封止剤を介した注入口から浸入した外部
からの水分が、保護膜によりゲート絶縁膜から薄膜トラ
ンジスタに浸入することを阻止するため、薄膜トランジ
スタの書き込み特性が時間とともに劣化することを防止
でき、構造を複雑化することなく、画質の劣化を防止す
る。
表示画素電極の周縁に重ねてパターン形成したため、シ
ール剤あるいは封止剤を介した注入口から浸入した外部
からの水分が、保護膜によりゲート絶縁膜から薄膜トラ
ンジスタに浸入することを阻止するため、薄膜トランジ
スタの書き込み特性が時間とともに劣化することを防止
でき、構造を複雑化することなく、画質の劣化を防止す
る。
【００２９】請求項３記載の液晶表示装置は、表示画素
電極の周縁に重ねてパターン形成された保護膜を注入口
の周辺に形成したことにより、最も画質の劣化が生じや
すい部分の画質の劣化を防止するとともに、他の表示画
素電極の周縁に保護膜を重ねない部分では、開口率が低
下することを防止して明るさが低下することも防止す
る。
電極の周縁に重ねてパターン形成された保護膜を注入口
の周辺に形成したことにより、最も画質の劣化が生じや
すい部分の画質の劣化を防止するとともに、他の表示画
素電極の周縁に保護膜を重ねない部分では、開口率が低
下することを防止して明るさが低下することも防止す
る。
【００３０】請求項４記載の液晶表示装置は、表示画素
電極の周縁に重ねてパターン形成された保護膜を注入口
の周辺の半径３ｃｍ以内に形成したことにより、画質の
劣化が生じやすい注入口の周辺半径３ｃｍの部分の画質
の劣化を防止するとともに、他の表示画素電極の周縁に
保護膜を重ねない部分では、開口率が低下することを防
止して明るさが低下することも防止する。
電極の周縁に重ねてパターン形成された保護膜を注入口
の周辺の半径３ｃｍ以内に形成したことにより、画質の
劣化が生じやすい注入口の周辺半径３ｃｍの部分の画質
の劣化を防止するとともに、他の表示画素電極の周縁に
保護膜を重ねない部分では、開口率が低下することを防
止して明るさが低下することも防止する。
【００３１】請求項５記載の液晶表示装置は、表示画素
電極の周縁に重ねてパターン形成された保護膜をシール
剤および封止剤に沿って周縁近傍に形成したことによ
り、最も画質の劣化が生じやすい部分の画質の劣化を防
止するとともに、他の表示画素電極の周縁に保護膜を重
ねない部分では、開口率が低下することを防止して明る
さが低下することも防止する。
電極の周縁に重ねてパターン形成された保護膜をシール
剤および封止剤に沿って周縁近傍に形成したことによ
り、最も画質の劣化が生じやすい部分の画質の劣化を防
止するとともに、他の表示画素電極の周縁に保護膜を重
ねない部分では、開口率が低下することを防止して明る
さが低下することも防止する。
【００３２】請求項６記載の液晶表示装置は、表示画素
電極の周縁に重ねてパターン形成された保護膜をシール
剤および封止剤に沿って１ないし３ｃｍの幅で周縁近傍
に形成したことにより、画質の劣化が生じやすいシール
剤および封止剤に沿った１ないし３ｃｍの幅の部分の画
質の劣化を防止するとともに、他の表示画素電極の周縁
に保護膜を重ねない部分では、開口率が低下することを
防止して明るさが低下することも防止する。
電極の周縁に重ねてパターン形成された保護膜をシール
剤および封止剤に沿って１ないし３ｃｍの幅で周縁近傍
に形成したことにより、画質の劣化が生じやすいシール
剤および封止剤に沿った１ないし３ｃｍの幅の部分の画
質の劣化を防止するとともに、他の表示画素電極の周縁
に保護膜を重ねない部分では、開口率が低下することを
防止して明るさが低下することも防止する。
【００３３】請求項７記載の液晶表示装置は、表示画素
電極の周縁に重ねてパターン形成された保護膜を全面に
亘って形成したことにより、全面に亘って画質の劣化を
防止する。
電極の周縁に重ねてパターン形成された保護膜を全面に
亘って形成したことにより、全面に亘って画質の劣化を
防止する。
【００３４】請求項８記載の液晶表示装置は、表示画素
電極の周縁に対する保護膜の重なり幅を２μｍ以上７μ
ｍ以下としたことにより、２μｍより小さいとパターン
ずれで重なりがなくなるおそれがあり、７μｍより大き
いと開口率が低下するため、画質の劣化および開口率の
低下を防止できる。
電極の周縁に対する保護膜の重なり幅を２μｍ以上７μ
ｍ以下としたことにより、２μｍより小さいとパターン
ずれで重なりがなくなるおそれがあり、７μｍより大き
いと開口率が低下するため、画質の劣化および開口率の
低下を防止できる。
【００３５】請求項９記載の液晶表示装置は、ゲート絶
縁膜を常圧ＣＶＤ法により２度以上積層して成膜した膜
厚２００ｎｍ以上４００ｎｍ以下の酸化シリコン膜を含
むようにしたことにより、特性および製造工程を複雑に
することなく、画質の劣化を防止できる。
縁膜を常圧ＣＶＤ法により２度以上積層して成膜した膜
厚２００ｎｍ以上４００ｎｍ以下の酸化シリコン膜を含
むようにしたことにより、特性および製造工程を複雑に
することなく、画質の劣化を防止できる。
【００３６】請求項１０記載の液晶表示装置の製造方法
は、ゲート絶縁膜上に半導体層を積層形成し、表示画素
電極の周縁に重ねて保護膜を形成して薄膜トランジスタ
を形成したため、特性を低下させずに画質の劣化を防止
できる。
は、ゲート絶縁膜上に半導体層を積層形成し、表示画素
電極の周縁に重ねて保護膜を形成して薄膜トランジスタ
を形成したため、特性を低下させずに画質の劣化を防止
できる。
【００３７】
【実施例】以下、本発明の液晶表示装置の一実施例を図
面を参照して説明する。なお、従来例に対応する部分に
は、同一符号を付して説明する。
面を参照して説明する。なお、従来例に対応する部分に
は、同一符号を付して説明する。
【００３８】図１および図２に示すように、アレイ基板
10は絶縁性透明基板としてのガラス基板11の表面にモリ
ブデン・タンタル（ＭｏＴａ）合金を材料とした導電膜
が所定形状にパターン形成されてゲート電極12a を有す
る走査線12および補助容量電極13が形成されている。そ
して、これらゲート電極12a を有する走査線12および補
助容量電極13を含めたガラス基板11上には酸化シリコン
（ＳｉＯx ）の第１のゲート絶縁膜14が形成されてい
る。
10は絶縁性透明基板としてのガラス基板11の表面にモリ
ブデン・タンタル（ＭｏＴａ）合金を材料とした導電膜
が所定形状にパターン形成されてゲート電極12a を有す
る走査線12および補助容量電極13が形成されている。そ
して、これらゲート電極12a を有する走査線12および補
助容量電極13を含めたガラス基板11上には酸化シリコン
（ＳｉＯx ）の第１のゲート絶縁膜14が形成されてい
る。
【００３９】また、この第１のゲート絶縁膜14のゲート
電極12a に対応する上部に、窒化シリコン（ＳｉＮx ）
膜からなる第２のゲート絶縁膜15、アモルファスシリコ
ン（ａ−Ｓｉ）膜からなる第１の半導体層16、保護膜と
なるエッチングストッパ層17が所定パターンで積層形成
され、第１の半導体層16およびエッチングストッパ層17
上に低抵抗のアモルファスシリコン（ｎ+ ａ−Ｓｉ）膜
からなる第２の半導体層18が形成されている。
電極12a に対応する上部に、窒化シリコン（ＳｉＮx ）
膜からなる第２のゲート絶縁膜15、アモルファスシリコ
ン（ａ−Ｓｉ）膜からなる第１の半導体層16、保護膜と
なるエッチングストッパ層17が所定パターンで積層形成
され、第１の半導体層16およびエッチングストッパ層17
上に低抵抗のアモルファスシリコン（ｎ+ ａ−Ｓｉ）膜
からなる第２の半導体層18が形成されている。
【００４０】さらに、ゲート電極12a から外れたゲート
絶縁膜14上に、ＩＴＯ（Indium TinOxide）を成膜して
パターン形成された表示画素電極19が形成されている。
絶縁膜14上に、ＩＴＯ（Indium TinOxide）を成膜して
パターン形成された表示画素電極19が形成されている。
【００４１】そして、第２の半導体層18上に、アルミニ
ウムを材料でパターン形成されたソース電極20a を兼ね
る信号線20および一端が表示画素電極19に接続されたド
レイン電極21が形成され、薄膜トランジスタ22が形成さ
れ、マトリクス状に配置されている。
ウムを材料でパターン形成されたソース電極20a を兼ね
る信号線20および一端が表示画素電極19に接続されたド
レイン電極21が形成され、薄膜トランジスタ22が形成さ
れ、マトリクス状に配置されている。
【００４２】また、この薄膜トランジスタ22上には、こ
の薄膜トランジスタ22を覆うように、図２に示すよう
に、表示画素電極19に保護膜23を３μｍの幅で重なり幅
Ｂでパターン形成され、この保護膜23上には配向膜24が
形成されている。
の薄膜トランジスタ22を覆うように、図２に示すよう
に、表示画素電極19に保護膜23を３μｍの幅で重なり幅
Ｂでパターン形成され、この保護膜23上には配向膜24が
形成されている。
【００４３】一方、30は対向基板で、この対向基板30は
絶縁性透明基板としてのガラス基板31の表面に赤
（Ｒ）、緑（Ｇ）および青（Ｂ）にパターン形成された
カラーフィルタ32R ，32G ，32B が表示画素電極19に対
応して形成され、隣り合うカラーフィルタ32R ，32G ，
32B 間で薄膜トランジスタ22上には格子状にブラックマ
トリクス33が形成されている。さらに、これらカラーフ
ィルタ32R ，32G ，32B およびブラックマトリクス33上
には、ＩＴＯからなる対向電極34が形成され、この対向
電極34上には配向膜35が形成されている。
絶縁性透明基板としてのガラス基板31の表面に赤
（Ｒ）、緑（Ｇ）および青（Ｂ）にパターン形成された
カラーフィルタ32R ，32G ，32B が表示画素電極19に対
応して形成され、隣り合うカラーフィルタ32R ，32G ，
32B 間で薄膜トランジスタ22上には格子状にブラックマ
トリクス33が形成されている。さらに、これらカラーフ
ィルタ32R ，32G ，32B およびブラックマトリクス33上
には、ＩＴＯからなる対向電極34が形成され、この対向
電極34上には配向膜35が形成されている。
【００４４】さらに、アレイ基板10のガラス基板11およ
び対向基板30のガラス基板31のそれぞれ対向しない面に
は、偏光板36および偏光板37が設けられている。
び対向基板30のガラス基板31のそれぞれ対向しない面に
は、偏光板36および偏光板37が設けられている。
【００４５】そして、アレイ基板10および対向基板30は
スペーサ38により所定の間隙が形成され、アレイ基板10
のガラス基板11および対向基板30のガラス基板31の周囲
は、エポキシ樹脂などのシール剤39で封着され、このシ
ール剤39の一部に図６に示すように高さ５μｍで幅１８
ｎｍの注入口40が開口形成されている。さらに、アレイ
基板10および対向基板30には注入口40から注入された液
晶41が封入され、注入口40はアクリル樹脂などの封止剤
42にて封止されて、たとえば対角線の長さが１３．８イ
ンチの液晶表示装置が構成されている。
スペーサ38により所定の間隙が形成され、アレイ基板10
のガラス基板11および対向基板30のガラス基板31の周囲
は、エポキシ樹脂などのシール剤39で封着され、このシ
ール剤39の一部に図６に示すように高さ５μｍで幅１８
ｎｍの注入口40が開口形成されている。さらに、アレイ
基板10および対向基板30には注入口40から注入された液
晶41が封入され、注入口40はアクリル樹脂などの封止剤
42にて封止されて、たとえば対角線の長さが１３．８イ
ンチの液晶表示装置が構成されている。
【００４６】次に、上記構成の製造方法について説明す
る。
る。
【００４７】まず、アレイ基板10のガラス基板11の表面
に、モリブデン・タンタル（ＭｏＴａ）合金を材料とし
た導電膜を所定の膜厚で成膜し、これをパターン形成し
てゲート電極12a を兼ねた走査線12を形成する。
に、モリブデン・タンタル（ＭｏＴａ）合金を材料とし
た導電膜を所定の膜厚で成膜し、これをパターン形成し
てゲート電極12a を兼ねた走査線12を形成する。
【００４８】この後、常圧ＣＶＤ（Chemical Vapor Dep
osition ）法により酸化シリコンの第１のゲート絶縁膜
14をガラス基板11の全体に成膜する。なお、この第１の
ゲート絶縁膜14は、常圧ＣＶＤ法により２度以上積層し
て成膜された酸化シリコン膜であり、膜厚は２００ｎｍ
以上４００ｎｍ以下である。
osition ）法により酸化シリコンの第１のゲート絶縁膜
14をガラス基板11の全体に成膜する。なお、この第１の
ゲート絶縁膜14は、常圧ＣＶＤ法により２度以上積層し
て成膜された酸化シリコン膜であり、膜厚は２００ｎｍ
以上４００ｎｍ以下である。
【００４９】次に、この第１のゲート絶縁膜14のゲート
電極12a に対応する上面部にプラズマＣＶＤ法によりＳ
ｉＮx 膜、ａ−Ｓｉ膜、エッチングストッパ層17の層を
順次積層して形成し、第２のゲート絶縁膜15、第１の半
導体層16、エッチングストッパ層17をパターニングし、
低抵抗のアモルファス・シリコン（ｎ+ ａ−Ｓｉ）を成
膜し、第２の半導体層18をパターニングして形成する。
電極12a に対応する上面部にプラズマＣＶＤ法によりＳ
ｉＮx 膜、ａ−Ｓｉ膜、エッチングストッパ層17の層を
順次積層して形成し、第２のゲート絶縁膜15、第１の半
導体層16、エッチングストッパ層17をパターニングし、
低抵抗のアモルファス・シリコン（ｎ+ ａ−Ｓｉ）を成
膜し、第２の半導体層18をパターニングして形成する。
【００５０】そして、ＩＴＯを材料としてスパッタリン
グ法により成膜し、ゲート電極12aから外れた第１のゲ
ート絶縁膜14上に表示画素電極19をパターニング形成す
る。
グ法により成膜し、ゲート電極12aから外れた第１のゲ
ート絶縁膜14上に表示画素電極19をパターニング形成す
る。
【００５１】さらに、アルミニウムを材料としてスパッ
タリング法により成膜し、ソース電極20a を兼ねる信号
線20および表示画素電極19に一端が接続されたドレイン
電極21をパターニングして形成する。
タリング法により成膜し、ソース電極20a を兼ねる信号
線20および表示画素電極19に一端が接続されたドレイン
電極21をパターニングして形成する。
【００５２】そして、表示画素電極19の表面部分を除く
薄膜トランジスタ22の部分を覆うように、保護膜23をパ
ターン形成する。すなわち、図５で示す従来例のよう
に、溝状の間隔Ａが生じて第１のゲート絶縁膜14が露出
しないようにする。
薄膜トランジスタ22の部分を覆うように、保護膜23をパ
ターン形成する。すなわち、図５で示す従来例のよう
に、溝状の間隔Ａが生じて第１のゲート絶縁膜14が露出
しないようにする。
【００５３】一方、ガラス基板31上に、カラーフィルタ
32R ，32G ，32B およびブラックマトリクス33をそれぞ
れパターニング形成し、これらカラーフィルタ32R ，32
G ，32B およびブラックマトリクス33上にＩＴＯの対向
電極34を積層形成する。
32R ，32G ，32B およびブラックマトリクス33をそれぞ
れパターニング形成し、これらカラーフィルタ32R ，32
G ，32B およびブラックマトリクス33上にＩＴＯの対向
電極34を積層形成する。
【００５４】その後、これらアレイ基板10および対向基
板30の基板を洗浄し、それぞれのアレイ基板10および対
向基板30の表面にそれぞれ配向膜24および配向膜35を形
成し、これら配向膜24および配向膜35の配向処理を行な
う。
板30の基板を洗浄し、それぞれのアレイ基板10および対
向基板30の表面にそれぞれ配向膜24および配向膜35を形
成し、これら配向膜24および配向膜35の配向処理を行な
う。
【００５５】次に、アレイ基板10の周囲に注入口40とな
る部分を除いて印刷によりシール剤39を塗布し、このシ
ール剤39で囲われた部分内にスペーサ38を分散して配布
し、アライメントを取りながらアレイ基板10に対向基板
30を対向させて、アレイ基板10および対向基板30をシー
ル剤39により封着する。
る部分を除いて印刷によりシール剤39を塗布し、このシ
ール剤39で囲われた部分内にスペーサ38を分散して配布
し、アライメントを取りながらアレイ基板10に対向基板
30を対向させて、アレイ基板10および対向基板30をシー
ル剤39により封着する。
【００５６】そして、シール剤39により封着したアレイ
基板10および対向基板30を必要な大きさに、たとえば４
分割に割断し、それぞれの注入口40から液晶41を注入し
て液晶41を所定量注入した後、注入口40を封止剤42によ
り封止し、アレイ基板10および対向基板30の対向しない
面に偏光板36および偏光板37を取り付けて、液晶表示装
置を完成させる。
基板10および対向基板30を必要な大きさに、たとえば４
分割に割断し、それぞれの注入口40から液晶41を注入し
て液晶41を所定量注入した後、注入口40を封止剤42によ
り封止し、アレイ基板10および対向基板30の対向しない
面に偏光板36および偏光板37を取り付けて、液晶表示装
置を完成させる。
【００５７】次に、上記実施例の動作について説明す
る。
る。
【００５８】液晶表示装置を駆動させるに際しては、一
般と同様に、マトリクス状に形成された薄膜トランジス
タ22の信号線20に順次電圧を印加し、この電圧が印加さ
れた信号線20の接続された薄膜トランジスタ22の走査線
12に走査信号を順次供給し、信号線20および走査線12の
双方に電圧が印加された薄膜トランジスタ22がオンし、
このオンした薄膜トランジスタ22のドレイン電極21に接
続されている表示画素電極19および対向基板30の対向電
極34間に電圧が生じ、液晶41が駆動される。
般と同様に、マトリクス状に形成された薄膜トランジス
タ22の信号線20に順次電圧を印加し、この電圧が印加さ
れた信号線20の接続された薄膜トランジスタ22の走査線
12に走査信号を順次供給し、信号線20および走査線12の
双方に電圧が印加された薄膜トランジスタ22がオンし、
このオンした薄膜トランジスタ22のドレイン電極21に接
続されている表示画素電極19および対向基板30の対向電
極34間に電圧が生じ、液晶41が駆動される。
【００５９】上記実施例では、保護膜23と表示画素電極
19の周縁部との重なり幅Ｂを３μｍにしているが、２μ
ｍ以上７μｍ以下であればよい。すなわち、パターン形
成用のレジストパターン露光機のズレを考慮すると少な
くとも２μｍ以上必要となる。また、開口率を出来るだ
け大きくし、かつ、対向基板30側のブラックマトリクス
33の端部との合わせマージンを見込むと、最大幅は７μ
ｍとなる。したがって、重なり幅Ｂは２μｍ以上７μｍ
以下に設定すればよい。
19の周縁部との重なり幅Ｂを３μｍにしているが、２μ
ｍ以上７μｍ以下であればよい。すなわち、パターン形
成用のレジストパターン露光機のズレを考慮すると少な
くとも２μｍ以上必要となる。また、開口率を出来るだ
け大きくし、かつ、対向基板30側のブラックマトリクス
33の端部との合わせマージンを見込むと、最大幅は７μ
ｍとなる。したがって、重なり幅Ｂは２μｍ以上７μｍ
以下に設定すればよい。
【００６０】そして、図４および図５に示す従来例で示
した表示画素電極19の周囲と保護膜23との間に溝状の間
隔Ａが生じることはなく、図１および図２で示すよう
に、表示画素電極19の周縁部は保護膜23と所定の重なり
幅Ｂを持って重なり、第１のゲート絶縁膜14は完全に覆
われる。したがって、シール剤39を介してあるいは封止
剤42を介して注入口40から外部の水分が浸入しても、第
１のゲート絶縁膜14に水分あるいは不純物イオンが侵入
することがなくなり、ゲート電圧が低下して薄膜トラン
ジスタ22のオン電圧が上昇して薄膜トランジスタ22の一
部がオンしなくなって画質の劣化が生ずるなどの特性の
低下は生じない。また、保護膜23を表示画素電極19の周
辺部に重ね合わせる以外は従来とは構成がほとんど変わ
らないため、他の層を形成する必要もなく、製造工程も
特に複雑にならない。
した表示画素電極19の周囲と保護膜23との間に溝状の間
隔Ａが生じることはなく、図１および図２で示すよう
に、表示画素電極19の周縁部は保護膜23と所定の重なり
幅Ｂを持って重なり、第１のゲート絶縁膜14は完全に覆
われる。したがって、シール剤39を介してあるいは封止
剤42を介して注入口40から外部の水分が浸入しても、第
１のゲート絶縁膜14に水分あるいは不純物イオンが侵入
することがなくなり、ゲート電圧が低下して薄膜トラン
ジスタ22のオン電圧が上昇して薄膜トランジスタ22の一
部がオンしなくなって画質の劣化が生ずるなどの特性の
低下は生じない。また、保護膜23を表示画素電極19の周
辺部に重ね合わせる以外は従来とは構成がほとんど変わ
らないため、他の層を形成する必要もなく、製造工程も
特に複雑にならない。
【００６１】実験によれば、図３に示すように、中央の
部分では従来の構成でも表示画素電極19の周囲と保護膜
23との重なりを設けてストレス試験を行なっても実線Ｉ
に示すようにほとんど変化はないが、注入口40の近傍で
は従来の構成では破線IIに示すように液晶表示装置を駆
動し、温度５０℃、湿度８０％のいわゆるストレス時間
が４００時間経過した程度から画質の劣化が生じ、８０
０時間経過した後ではかなりの画質の劣化が生じる。表
示画素電極19の周囲と保護膜23との重なりを設けると、
注入口40近傍も含めて実線Ｉと同様の変化を示し画質の
劣化の発生を極端に抑えることができ、長寿命化を図れ
る。なお、表示画素電極19の端部と保護膜23の端部とが
同位置の重なりが０で接触している状態では、上述の効
果を得ることは難しい。
部分では従来の構成でも表示画素電極19の周囲と保護膜
23との重なりを設けてストレス試験を行なっても実線Ｉ
に示すようにほとんど変化はないが、注入口40の近傍で
は従来の構成では破線IIに示すように液晶表示装置を駆
動し、温度５０℃、湿度８０％のいわゆるストレス時間
が４００時間経過した程度から画質の劣化が生じ、８０
０時間経過した後ではかなりの画質の劣化が生じる。表
示画素電極19の周囲と保護膜23との重なりを設けると、
注入口40近傍も含めて実線Ｉと同様の変化を示し画質の
劣化の発生を極端に抑えることができ、長寿命化を図れ
る。なお、表示画素電極19の端部と保護膜23の端部とが
同位置の重なりが０で接触している状態では、上述の効
果を得ることは難しい。
【００６２】そして、上記実施例では、全面で表示画素
電極19の周縁に保護膜23を形成したが、注入口40の周
縁、特に注入口40を中心として半径３ｃｍ以内のみに形
成し、他の部分は図５および図６に示す従来例と同様に
形成してもよい。このように形成すれば、最も画質の劣
化の発生しやすい注入口40の周辺で画質の劣化の発生を
防止でき、他の部分で開口率の低下を防止できる。
電極19の周縁に保護膜23を形成したが、注入口40の周
縁、特に注入口40を中心として半径３ｃｍ以内のみに形
成し、他の部分は図５および図６に示す従来例と同様に
形成してもよい。このように形成すれば、最も画質の劣
化の発生しやすい注入口40の周辺で画質の劣化の発生を
防止でき、他の部分で開口率の低下を防止できる。
【００６３】また、シール剤39および封止剤42に沿った
周縁、特に１ないし３ｃｍの幅のみに形成し、他の部分
は図５および図６に示す従来例と同様に形成してもよ
い。このように形成すれば、画質の劣化の発生しやすい
シール剤39および封止剤42で画質の劣化の発生を防止で
き、他の部分で開口率の低下を防止できる。
周縁、特に１ないし３ｃｍの幅のみに形成し、他の部分
は図５および図６に示す従来例と同様に形成してもよ
い。このように形成すれば、画質の劣化の発生しやすい
シール剤39および封止剤42で画質の劣化の発生を防止で
き、他の部分で開口率の低下を防止できる。
【００６４】さらに、注入口40の周縁、特に注入口40を
中心として半径３ｃｍ以内、および、シール剤39および
封止剤42に沿った周縁、特に１ないし３ｃｍの幅に形成
し、他の部分は図５および図６に示す従来例と同様に形
成してもよい。このように形成すれば、画質の劣化の発
生しやすい注入口40の周辺、および、シール剤39および
封止剤42で画質の劣化の発生を防止でき、他の部分で開
口率の低下を防止できる。
中心として半径３ｃｍ以内、および、シール剤39および
封止剤42に沿った周縁、特に１ないし３ｃｍの幅に形成
し、他の部分は図５および図６に示す従来例と同様に形
成してもよい。このように形成すれば、画質の劣化の発
生しやすい注入口40の周辺、および、シール剤39および
封止剤42で画質の劣化の発生を防止でき、他の部分で開
口率の低下を防止できる。
【００６５】なお、ブラックマトリクス33は、対向基板
30上に設けたものに限らず、アレイ基板10に形成しても
同様の効果を得ることができる。
30上に設けたものに限らず、アレイ基板10に形成しても
同様の効果を得ることができる。
【００６６】上記実施例では薄膜トランジスタの構造を
逆スタガー型で説明したが、正スタガー型でも同様の効
果が得られる。さらに、表示画素電極の面積を画面の中
央と周辺で変えることによって開口率の低下をさらに防
止することもできる。
逆スタガー型で説明したが、正スタガー型でも同様の効
果が得られる。さらに、表示画素電極の面積を画面の中
央と周辺で変えることによって開口率の低下をさらに防
止することもできる。
【００６７】
【発明の効果】請求項１記載の液晶表示装置によれば、
保護膜を表示画素電極の周縁に重ねてパターン形成した
ため、シール剤あるいは封止剤を介した注入口から浸入
した外部からの水分が、保護膜によりゲート絶縁膜から
薄膜トランジスタに浸入することを阻止するため、薄膜
トランジスタの書き込み特性が時間とともに劣化するこ
とを防止でき、構造を複雑化することなく、画質の劣化
を防止できる。
保護膜を表示画素電極の周縁に重ねてパターン形成した
ため、シール剤あるいは封止剤を介した注入口から浸入
した外部からの水分が、保護膜によりゲート絶縁膜から
薄膜トランジスタに浸入することを阻止するため、薄膜
トランジスタの書き込み特性が時間とともに劣化するこ
とを防止でき、構造を複雑化することなく、画質の劣化
を防止できる。
【００６８】請求項２記載の液晶表示装置によれば、保
護膜を表示画素電極の周縁に重ねてパターン形成したた
め、シール剤あるいは封止剤を介した注入口から浸入し
た外部からの水分が、保護膜によりゲート絶縁膜から薄
膜トランジスタに浸入することを阻止するため、薄膜ト
ランジスタの書き込み特性が時間とともに劣化すること
を防止でき、構造を複雑化することなく、画質の劣化を
防止できる。
護膜を表示画素電極の周縁に重ねてパターン形成したた
め、シール剤あるいは封止剤を介した注入口から浸入し
た外部からの水分が、保護膜によりゲート絶縁膜から薄
膜トランジスタに浸入することを阻止するため、薄膜ト
ランジスタの書き込み特性が時間とともに劣化すること
を防止でき、構造を複雑化することなく、画質の劣化を
防止できる。
【００６９】請求項３記載の液晶表示装置によれば、表
示画素電極の周縁に重ねてパターン形成された保護膜を
注入口の周辺に形成したことにより、最も画質の劣化が
生じやすい部分の画質の劣化を防止するとともに、他の
表示画素電極の周縁に保護膜を重ねない部分では、開口
率が低下することを防止して明るさが低下することも防
止できる。
示画素電極の周縁に重ねてパターン形成された保護膜を
注入口の周辺に形成したことにより、最も画質の劣化が
生じやすい部分の画質の劣化を防止するとともに、他の
表示画素電極の周縁に保護膜を重ねない部分では、開口
率が低下することを防止して明るさが低下することも防
止できる。
【００７０】請求項４記載の液晶表示装置によれば、表
示画素電極の周縁に重ねてパターン形成された保護膜を
注入口の周辺の半径３ｃｍ以内に形成したことにより、
画質の劣化が生じやすい注入口の周辺半径３ｃｍの部分
の画質の劣化を防止するとともに、他の表示画素電極の
周縁に保護膜を重ねない部分では、開口率が低下するこ
とを防止して明るさが低下することも防止できる。
示画素電極の周縁に重ねてパターン形成された保護膜を
注入口の周辺の半径３ｃｍ以内に形成したことにより、
画質の劣化が生じやすい注入口の周辺半径３ｃｍの部分
の画質の劣化を防止するとともに、他の表示画素電極の
周縁に保護膜を重ねない部分では、開口率が低下するこ
とを防止して明るさが低下することも防止できる。
【００７１】請求項５記載の液晶表示装置によれば、表
示画素電極の周縁に重ねてパターン形成された保護膜を
シール剤および封止剤に沿って周縁近傍に形成したこと
により、最も画質の劣化が生じやすい部分の画質の劣化
を防止するとともに、他の表示画素電極の周縁に保護膜
を重ねない部分では、開口率が低下することを防止して
明るさが低下することも防止できる。
示画素電極の周縁に重ねてパターン形成された保護膜を
シール剤および封止剤に沿って周縁近傍に形成したこと
により、最も画質の劣化が生じやすい部分の画質の劣化
を防止するとともに、他の表示画素電極の周縁に保護膜
を重ねない部分では、開口率が低下することを防止して
明るさが低下することも防止できる。
【００７２】請求項６記載の液晶表示装置によれば、表
示画素電極の周縁に重ねてパターン形成された保護膜を
シール剤および封止剤に沿って１ないし３ｃｍの幅で周
縁近傍に形成したことにより、画質の劣化が生じやすい
シール剤および封止剤に沿った１ないし３ｃｍの幅の部
分の画質の劣化を防止できるとともに、他の表示画素電
極の周縁に保護膜を重ねない部分では、開口率が低下す
ることを防止して明るさが低下することも防止できる。
示画素電極の周縁に重ねてパターン形成された保護膜を
シール剤および封止剤に沿って１ないし３ｃｍの幅で周
縁近傍に形成したことにより、画質の劣化が生じやすい
シール剤および封止剤に沿った１ないし３ｃｍの幅の部
分の画質の劣化を防止できるとともに、他の表示画素電
極の周縁に保護膜を重ねない部分では、開口率が低下す
ることを防止して明るさが低下することも防止できる。
【００７３】請求項７記載の液晶表示装置によれば、表
示画素電極の周縁に重ねてパターン形成された保護膜を
全面に亘って形成したことにより、全面に亘って画質の
劣化を防止できる。
示画素電極の周縁に重ねてパターン形成された保護膜を
全面に亘って形成したことにより、全面に亘って画質の
劣化を防止できる。
【００７４】請求項８記載の液晶表示装置によれば、表
示画素電極の周縁に対する保護膜の重なり幅を２μｍ以
上７μｍ以下としたことにより、２μｍより小さいとパ
ターンずれで重なりがなくなるおそれがあり、７μｍよ
り大きいと開口率が低下するため、画質の劣化および開
口率の低下を防止できる。
示画素電極の周縁に対する保護膜の重なり幅を２μｍ以
上７μｍ以下としたことにより、２μｍより小さいとパ
ターンずれで重なりがなくなるおそれがあり、７μｍよ
り大きいと開口率が低下するため、画質の劣化および開
口率の低下を防止できる。
【００７５】請求項９記載の液晶表示装置によれば、ゲ
ート絶縁膜を常圧ＣＶＤ法により２度以上積層して成膜
した膜厚２００ｎｍ以上４００ｎｍ以下の酸化シリコン
膜を含むようにしたことにより、特性および製造工程を
複雑にすることなく、画質の劣化を防止できる。
ート絶縁膜を常圧ＣＶＤ法により２度以上積層して成膜
した膜厚２００ｎｍ以上４００ｎｍ以下の酸化シリコン
膜を含むようにしたことにより、特性および製造工程を
複雑にすることなく、画質の劣化を防止できる。
【００７６】請求項１０記載の液晶表示装置の製造方法
によれば、ゲート絶縁膜上に半導体層を積層形成し、表
示画素電極の周縁に重ねて保護膜を形成して薄膜トラン
ジスタを形成したため、特性を低下させずに画質の劣化
を防止できる。
によれば、ゲート絶縁膜上に半導体層を積層形成し、表
示画素電極の周縁に重ねて保護膜を形成して薄膜トラン
ジスタを形成したため、特性を低下させずに画質の劣化
を防止できる。
【図１】本発明の液晶表示装置の一実施例を示す断面図
である。
である。
【図２】同上平面図である。
【図３】同上経時的変化による画質の劣化の状態を示す
グラフである。
グラフである。
【図４】従来例の液晶表示装置を示す断面図である。
【図５】同上平面図である。
【図６】同上注入口近傍を拡大して画質の劣化状態を示
す説明図である。
す説明図である。
【図７】同上注入口近傍の画質の劣化状態を示す説明図
である。
である。
【図８】同上シール剤周辺の画質の劣化状態を示す説明
図である。
図である。
10 アレイ基板 11 絶縁性透明基板としてのガラス基板 12a ゲート電極 14 第１のゲート絶縁膜 15 第２のゲート絶縁膜 16 第１の半導体層 18 第２の半導体層 19 表示画素電極 20a ソース電極 21 ドレイン電極 22 薄膜トランジスタ 23 保護膜 30 対向基板 39 シール剤 40 注入口 41 液晶 42 封止剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲田 克彦 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内
Claims (10)
- 【請求項１】 絶縁性透明基板上に薄膜トランジスタを
介して表示画素電極が形成されたアレイ基板と、このア
レイ基板に間隙を介して対向した対向基板と、これらア
レイ基板および対向基板の周囲に形成された注入口を有
する封着用のシール剤と、前記注入口から注入され前記
アレイ基板および前記対向基板間に注入される液晶と、
前記注入口を封止する封止剤とを備えた液晶表示装置に
おいて、 前記アレイ基板上には、前記表示画素電極を除く非画素
領域に形成され、かつ、前記非画素領域から延在し前記
表示画素電極の周縁に重なるように形成された保護膜を
有することを特徴とする液晶表示装置。 - 【請求項２】 絶縁性透明基板上に薄膜トランジスタを
介して表示画素電極が形成されたアレイ基板と、このア
レイ基板に間隙を介して対向した対向基板と、これらア
レイ基板および対向基板の周囲に形成され注入口を有す
る封着用のシール剤と、前記注入口から注入され前記ア
レイ基板および前記対向基板間に注入される液晶と、前
記注入口を封止する封止剤とを備え、絶縁性透明基板上
にゲート電極およびゲート絶縁膜が順次積層形成され、
前記ゲート電極に対応するゲート絶縁膜上に半導体層が
積層形成されるとともに、この半導体層上にソース電極
およびドレイン電極がそれぞれ形成された薄膜トランジ
スタを有する液晶表示装置において、 前記アレイ基板上には、前記表示画素電極を除く非画素
領域に形成され、かつ、前記非画素領域から延在し前記
表示画素電極の周縁に重なるように形成された保護膜を
有することを特徴とする液晶表示装置。 - 【請求項３】 前記保護膜は、 注入口の周辺においてのみ前記表示画素電極の周縁に重
なるように形成されていることを特徴とする請求項１ま
たは２記載の液晶表示装置。 - 【請求項４】 前記保護膜は、 注入口の周辺の半径３ｃｍ以内においてのみ前記表示画
素電極の周縁に重なるように形成されていることを特徴
とする請求項１または２記載の液晶表示装置。 - 【請求項５】 前記保護膜は、 シール剤および封止剤に沿って前記表示画素電極の周縁
に重なるように形成されていることを特徴とする請求項
１ないし４いずれか記載の液晶表示装置。 - 【請求項６】 前記保護膜は、 シール剤および封止剤に沿った１ないし３ｃｍの領域に
おいて、前記表示画素電極の周縁に重なるように形成さ
れていることを特徴とする請求項１ないし４いずれか記
載の液晶表示装置。 - 【請求項７】 前記保護膜は、 全面に亘って前記表示画素電極の周縁に重なるように形
成されていることを特徴とする請求項１または２記載の
液晶表示装置。 - 【請求項８】 表示画素電極の周縁に対する保護膜の重
なり幅は、 ２μｍ以上７μｍ以下であることを特徴とする請求項１
ないし７いずれか記載の液晶表示装置。 - 【請求項９】 ゲート絶縁膜は、常圧ＣＶＤ法により２
度以上積層して成膜した膜厚２００ｎｍ以上４００ｎｍ
以下の酸化シリコン膜を含むことを特徴とする請求項１
ないし８いずれか記載の液晶表示装置。 - 【請求項１０】 絶縁性透明基板上にゲート電極および
ゲート絶縁膜を形成し、 このゲート電極に対応するゲート絶縁膜上に半導体層を
積層形成し、 この半導体層上にソース電極およびドレイン電極をそれ
ぞれ形成し、 このドレイン電極に接続する表示画素電極を前記ゲート
電極から外れたゲート絶縁膜上にパターン形成し、 前記表示画素電極の周縁に重ねて保護膜を形成して薄膜
トランジスタを有するアレイ基板を形成し、 このアレイ基板に間隙を介して対向して対向基板を形成
し、 これらアレイ基板および対向基板の周囲に注入口を形成
した封着用のシール剤を形成し、 前記注入口から前記アレイ基板および前記対向基板間に
液晶を注入し、 前記注入口を封止剤で封止することを特徴とする液晶表
示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22228494A JPH0887034A (ja) | 1994-09-16 | 1994-09-16 | 液晶表示装置およびその製造方法 |
| US08/527,938 US5646756A (en) | 1994-09-16 | 1995-09-14 | Liquid crystal display device with a protecting film that partially overlaps a display pixel electrode |
| KR1019950030558A KR0160061B1 (ko) | 1994-09-16 | 1995-09-15 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22228494A JPH0887034A (ja) | 1994-09-16 | 1994-09-16 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0887034A true JPH0887034A (ja) | 1996-04-02 |
Family
ID=16779965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22228494A Pending JPH0887034A (ja) | 1994-09-16 | 1994-09-16 | 液晶表示装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5646756A (ja) |
| JP (1) | JPH0887034A (ja) |
| KR (1) | KR0160061B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09311348A (ja) * | 1996-05-22 | 1997-12-02 | Seiko Epson Corp | アクティブマトリックス型液晶表示装置及びその製造方法 |
| US7202927B2 (en) | 2001-10-04 | 2007-04-10 | Seiko Epson Corporation | Electrooptic device comprising a silicon nitride film formed directly on the data lines and not existent on a side face of contact holes |
| US7548284B2 (en) | 2001-05-29 | 2009-06-16 | Lg Display Co., Ltd. | Forming method of liquid crystal layer using ink jet system |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW475087B (en) * | 1997-09-12 | 2002-02-01 | Toshiba Corp | Active matrix liquid crystal display device |
| US6292249B1 (en) * | 1998-06-30 | 2001-09-18 | Philips Electronics North America Corporation | Uniform cell-gap spacing in LCD |
| TW500937B (en) | 1999-07-13 | 2002-09-01 | Samsung Electronics Co Ltd | Liquid crystal display |
| US7095460B2 (en) * | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| KR20030027302A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
| US20100253902A1 (en) | 2009-04-07 | 2010-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| CN111653686B (zh) * | 2020-06-18 | 2024-08-20 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341826A (ja) * | 1986-08-07 | 1988-02-23 | Toshiba Corp | 表示電極アレイの配向方法 |
| JPH01293318A (ja) * | 1988-05-20 | 1989-11-27 | Sanyo Electric Co Ltd | 液晶表示パネル用電極基板 |
| JPH0328827A (ja) * | 1989-06-26 | 1991-02-07 | Sharp Corp | 液晶表示装置 |
| JPH0337625A (ja) * | 1989-07-04 | 1991-02-19 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH0548099A (ja) * | 1991-08-19 | 1993-02-26 | Toshiba Corp | 薄膜トランジスタ |
| JPH05134261A (ja) * | 1991-11-12 | 1993-05-28 | Toshiba Corp | 液晶表示装置 |
| JPH05216068A (ja) * | 1992-02-04 | 1993-08-27 | Sony Corp | 液晶表示装置 |
| JPH05249478A (ja) * | 1991-12-25 | 1993-09-28 | Toshiba Corp | 液晶表示装置 |
| JPH06120498A (ja) * | 1992-05-21 | 1994-04-28 | Alps Electric Co Ltd | アクティブマトリックス液晶表示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140781A (ja) * | 1982-02-17 | 1983-08-20 | 株式会社日立製作所 | 画像表示装置 |
| JPS6045219A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
| JPS62265629A (ja) * | 1986-05-14 | 1987-11-18 | Toshiba Corp | 液晶表示装置 |
| CA1313563C (en) * | 1988-10-26 | 1993-02-09 | Makoto Sasaki | Thin film transistor panel |
| JP2778712B2 (ja) * | 1988-12-05 | 1998-07-23 | 株式会社東芝 | 薄膜トランジスタアレイ |
| EP0376648B1 (en) * | 1988-12-26 | 1994-05-25 | Sharp Kabushiki Kaisha | A liquid crystal display apparatus |
| JPH0643487A (ja) * | 1992-07-24 | 1994-02-18 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| JPH0682830A (ja) * | 1992-08-31 | 1994-03-25 | Dainippon Printing Co Ltd | アクティブマトリックス液晶表示装置およびその製造方法 |
-
1994
- 1994-09-16 JP JP22228494A patent/JPH0887034A/ja active Pending
-
1995
- 1995-09-14 US US08/527,938 patent/US5646756A/en not_active Expired - Fee Related
- 1995-09-15 KR KR1019950030558A patent/KR0160061B1/ko not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341826A (ja) * | 1986-08-07 | 1988-02-23 | Toshiba Corp | 表示電極アレイの配向方法 |
| JPH01293318A (ja) * | 1988-05-20 | 1989-11-27 | Sanyo Electric Co Ltd | 液晶表示パネル用電極基板 |
| JPH0328827A (ja) * | 1989-06-26 | 1991-02-07 | Sharp Corp | 液晶表示装置 |
| JPH0337625A (ja) * | 1989-07-04 | 1991-02-19 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH0548099A (ja) * | 1991-08-19 | 1993-02-26 | Toshiba Corp | 薄膜トランジスタ |
| JPH05134261A (ja) * | 1991-11-12 | 1993-05-28 | Toshiba Corp | 液晶表示装置 |
| JPH05249478A (ja) * | 1991-12-25 | 1993-09-28 | Toshiba Corp | 液晶表示装置 |
| JPH05216068A (ja) * | 1992-02-04 | 1993-08-27 | Sony Corp | 液晶表示装置 |
| JPH06120498A (ja) * | 1992-05-21 | 1994-04-28 | Alps Electric Co Ltd | アクティブマトリックス液晶表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09311348A (ja) * | 1996-05-22 | 1997-12-02 | Seiko Epson Corp | アクティブマトリックス型液晶表示装置及びその製造方法 |
| US7548284B2 (en) | 2001-05-29 | 2009-06-16 | Lg Display Co., Ltd. | Forming method of liquid crystal layer using ink jet system |
| US7202927B2 (en) | 2001-10-04 | 2007-04-10 | Seiko Epson Corporation | Electrooptic device comprising a silicon nitride film formed directly on the data lines and not existent on a side face of contact holes |
Also Published As
| Publication number | Publication date |
|---|---|
| US5646756A (en) | 1997-07-08 |
| KR0160061B1 (ko) | 1999-01-15 |
| KR960011490A (ko) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100250093B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| JP3289099B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| US7605900B2 (en) | Liquid crystal display device | |
| US7009206B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| JPH0943639A (ja) | 透過型表示装置 | |
| JPH08328040A (ja) | アクティブマトリックス液晶ディスプレイデバイス | |
| WO2011030583A1 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0973093A (ja) | 液晶表示装置、及びその製造方法 | |
| JP4170110B2 (ja) | 液晶表示装置およびその製造方法 | |
| US7936424B2 (en) | Liquid crystal display panel with light leakage prevention film and method for manufacturing the same | |
| JPH0887034A (ja) | 液晶表示装置およびその製造方法 | |
| KR19990030336A (ko) | 액정표시장치 및 액정표시장치의 제조방법 | |
| US6275278B1 (en) | Liquid crystal display device and method of making same | |
| JPH1195231A (ja) | 液晶表示装置 | |
| JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
| JPH0553146A (ja) | 液晶表示装置 | |
| JP3029426B2 (ja) | 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法 | |
| JP3013818B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR20050038116A (ko) | 액정표시장치용 기판 및 그 제조방법 | |
| KR101200878B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP3508964B2 (ja) | 液晶表示装置とその製造方法 | |
| JPH04278928A (ja) | アクティブマトリクス基板 | |
| JP2004246315A (ja) | 電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JPH1026762A (ja) | 液晶表示装置 |