JPH088709A - ブリッジ制御回路 - Google Patents

ブリッジ制御回路

Info

Publication number
JPH088709A
JPH088709A JP7146563A JP14656395A JPH088709A JP H088709 A JPH088709 A JP H088709A JP 7146563 A JP7146563 A JP 7146563A JP 14656395 A JP14656395 A JP 14656395A JP H088709 A JPH088709 A JP H088709A
Authority
JP
Japan
Prior art keywords
signal
switch
turn
control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7146563A
Other languages
English (en)
Inventor
John K Fogg
ケイ． フォッグ ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of JPH088709A publication Critical patent/JPH088709A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Rectifiers (AREA)

Abstract

(57)【要約】 【目的】 電子的スイッチ、特にブリッジ回路内のハイ
サイドスイッチの制御回路を提供する。 【構成】 ハイサイドおよびローサイドスイッチ並びに
ハイサイドおよびローサイドスイッチ制御電圧源を有す
るブリッジのハイサイドスイッチへ導通制御出力信号を
与える制御回路２０において、（ａ）（ｉ）ターンオン
パルス信号、および（ｉｉ）パルスまたは連続ターンオ
フ信号の少なくとも１つを受け取り、（ｂ）ターンオン
パルス信号が存在するとき第１の信号を与え、パルスま
たは連続ターンオフ信号のいずれかが存在するとき第２
の信号を与えるレベルシフト手段２２、（ａ）第１およ
び第２の信号を受け取り、（ｂ）制御されるスイッチの
望まれる状態を表す導通制御の第３の信号を与え、且つ
（ｃ）制御されるスイッチに第３の信号を与えるための
第２の信号出力手段の不存在において第３の信号を維持
するための受け取り手段２６を含むブリッジ制御回路２
０。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子的スイッチの制御回
路、特にＨブリッジ、ハーフブリッジ(halfbridge) 、
３相ブリッジ、またはフルブリッジ(full bridge) のよ
うなブリッジのハイサイドスイッチの制御回路に関す
る。このようなブリッジは一般的に、ハイサイド(high
side) およびローサイド(low side)スイッチが互いに相
対位置にて択一的に導通する状態で使用される。このよ
うなブリッジは、半波または全波整流の実行ともに、負
荷素子内でバスからの直流電力を交流電力、またはその
逆に変換するのに特に有用である。また、これらのブリ
ッジは、オーディオアンプ、モータ制御器、ＤＣ／ＤＣ
変換器、アンチノイズシステム、電子的安定抵抗管、お
よび無停電電源装置（ＵＰＳ）へも幅広く応用される。
【０００２】
【発明の背景】指摘したようにブリッジ回路は周知であ
り、図１（Ａ）にＨブリッジ回路、図１（Ｂ）にハーフ
ブリッジ回路、図１（Ｃ）に３相ブリッジ回路が概略的
に図示されているように、種々のハイサイドおよびロー
サイドスイッチの動作により負荷を通じて選択的に電源
Ｖからの直流を通すことができる回路を含む。
【０００３】具体例の図１（Ａ）において、１方向に択
一的なスイッチＳＷ１およびＳＷ４は、反対方向のスイ
ッチＳＷ３およびＳＷ２により負荷を通じる電流を交互
に流す。このような回路では、スイッチＳＷ１〜ＳＷ４
の動作は一般的に、スイッチＳＷ１のための図１（Ａ）
に図示される比較的低電圧の制御回路１０により制御さ
れる。制御回路１０は電源１２からの１以上の電力源が
供給され、論理回路１０からの動作指示を受け取る。２
つのハイサイドスイッチＳＷ１、ＳＷ３のための制御回
路は同一であり、ローサイドスイッチＳＷ２、ＳＷ４の
ための制御回路も同様である。しかしながら、ハイサイ
ドスイッチのための制御回路はローサイドスイッチのた
めの制御回路と必ずしも同一である必要はない。制御回
路用の電源供給は共有することができ、論理回路を共通
にすることはスイッチＳＷ１〜ＳＷ４が同時に対をなし
て動作するのを確保する上で一般的である。
【０００４】ブリッジ位相の主要な設計上の問題の一つ
はハイサイドスイッチの制御である。なぜなら、それが
接地基準ではないからである。図１（Ａ）においては、
ハイサイドスイッチはＶＳに基準があり、このＶＳはど
のスイッチが導通するかに依存する値の間で変動する。
ハイサイドスイッチ制御回路の設計上の問題は電力損
失、ノイズイミュニティ、伝搬遅延、および不足電圧保
護を含む。電力損失は、ハイサイド電圧ではミクロアン
ペアの電流でさえ高損失になり得るので重要である。制
御回路での電力損失を制御するために、制御回路からの
出力信号は一般的に、関連の論理回路からの更なる指示
があるまで「ラッチ(latch」する。既知のラッチ回路は
個別部品または集積回路（「ＩＣ」）に備えられ得る。
【０００５】このように電力が保存されるが、ラッチす
る回路は過渡雑音または避雷のような外部の出来事の影
響下で望ましくない状態でのラッチング（結果としてブ
リッジ回路の破壊につながる）になりやすい。ノイズイ
ミュニティの不足は重要である。なぜなら、スイッチン
グ、ＥＳＤ、および供給電圧過渡性と連関する大電圧過
渡性がブリッジの制御を破壊し得るからである。個別部
品を用いる制御回路においては、連続的な非ラッチング
制御信号の電力損失を受け入れてハイサイドスイッチの
動作を制御することが知られている。この技術はＩＣで
は用いられない。なぜなら、それは大きなＩＣ装置、大
きな電力損失を必要とし、スイッチング速度の低下に繋
がるからである。
【０００６】伝搬遅延も重要である。なぜなら、高周波
動作が望まれ、より重要であるのは、ブリッジのハイサ
イドとローサイドの伝搬遅延を一致させて負荷を横切る
バランスを達成することができるからである。本発明
は、スイッチングを短時間パルス信号で初期化すること
により、過剰な電力を消費することなく正確なタイミン
グ制御を許容する。
【０００７】また、ローサイドスイッチを制御する充分
な電力がなくブリッジを破壊し得る場合にハイサイドス
イッチ導通のために、制御回路がスイッチ動作を保証す
るには不足電圧保護回路も必要となる。既知の従来技術
では、ローサイド電力供給の失敗は、ローサイド不足電
圧状態が存在する場合にローサイドからハイサイドへの
ターンオフ(turn-off)信号もしくは抑止信号を送る結果
となる。しかしながら、このような解決方法は、ターン
オフ信号を送る充分な電圧があることを仮定しており、
フェイルセーフではなかった。
【０００８】
【発明の目的】本発明の目的は、多くの上記問題点を解
消するスイッチ制御回路および制御方法を提供するこ
と、連続制御信号を用いるハイサイドスイッチ導通制御
のためのＩＣ制御回路に加えて、ハイサイドスイッチ導
通の非ラッチング、連続的制御のための新規な方法およ
び集積回路を提供することにある。
【０００９】
【発明の実施の形態】以下、本発明は添付図面を参照し
つつ具体例により説明されるであろう。図２は制御回路
の１つの実施例を示す。図２の回路は、図１の回路に利
用して、ローサイドスイッチＳＷ２、ＳＷ４の動作を制
御する適当な従来の論理回路、制御回路および電源回路
を伴ってハイサイドスイッチＳＷ１、ＳＷ３の動作を制
御してもよい。
【００１０】４つのスイッチＳＷ１〜ＳＷ４の全ては、
同一の論理回路の下で制御してもよい。この論理回路は
従来の適当な方法で装備され指摘されるような信号を提
供し得る。同様に、図１のブリッジの４つのスイッチの
ための制御回路用電源供給は共有してもよく、もしくは
所望される特殊なスイッチに対して全て個別であっても
よい。
【００１１】図２には、電源１８からローサイドスイッ
チ制御電圧源ＶＬを受け取る論理回路１６が示されてい
る。論理回路１６はＶＬから、不足電圧回路２４へ許容
し得るレベルのローサイド供給電圧ＶＬを示す「不足電
圧否定」もしくはＵＶＮ信号を得る。また、電源１８
は、不足電圧回路２４およびレベルシフト(level shif
t) 回路２２へローサイドスイッチ制御電圧ＶＬを与
え、不足電圧回路２４およびレシーバ(receiver)２６へ
ハイサイドスイッチ制御電圧ＶＨを与える。さらに、電
源１８は制御回路２０内の不足電圧回路２４とともにレ
ベルシフト回路２２へバイアス電流を与えてもよい。
【００１２】また、論理回路１６はレベルシフト回路２
２へ「連続オフ」信号、「パルスオフ」信号および「パ
ルスオン」信号（もしＵＶＮ信号が存在するならば）を
与える。図３に関連してより詳しく説明されるであろう
が、レベルシフト回路２２は、ＶＬ、連続オフ、パルス
オフおよびパルスオン信号に対して応答し、同様にバイ
アス電流にも応答して制御されているスイッチの所望の
導通状態を示す互いに排他的な出力信号「オフ」および
「オン」を与える。
【００１３】オンおよびオフ信号はレシーバ２６へ与え
られ、レシーバ２６からの出力信号オン／オフは制御さ
れているスイッチの所望の状態を表す。このオン／オフ
信号は２つの入力端子ＡＮＤゲート３０の１の入力端子
２８に通じ、ＡＮＤゲート３０の出力はハイサイドスイ
ッチＳＷ１の導通を制御する制御回路アウトプット信号
として与えられる。
【００１４】さらに図２において、レベルシフト回路２
２からのオン出力信号は不足電圧回路２４へも与えられ
る。不足電圧回路２４は、図５に関連して後述されるよ
うに、ブリッジのハイサイドスイッチおよびローサイド
スイッチの制御回路における相応な電圧レベルの同時存
在に応じて「イネーブル」信号を与えるであろう。より
高いノイズイミュニティを与えるために、レベルシフト
回路２２からのオン信号が不足電圧回路２４へ与えられ
る。イネーブル信号はＡＮＤゲート３０の他の入力端子
３２へ入り、ＳＷ１導通制御信号のようにレシーバ２６
からのオン／オフ信号のゲート通過を可能にする。
【００１５】図２の回路の動作は図６のロジックダイア
グラムを参照することによりさらに容易に理解され得
る。図６において、レベルシフト回路２２は論理回路１
６からの「連続オフ」、「パルスオフ」および「パルス
オン」信号を入力信号として受け取る。連続オフ信号は
２端子のＯＲゲート７０の１の端子に通じる。パルスオ
フ信号はＯＲゲート７０の他の端子に通じる。ＯＲゲー
ト７０の出力はレベルシフター(level shifter)のオフ
信号出力となり、パルスオン信号はレベルシフターを通
過する。
【００１６】さらに図６を参照すると、レシーバ２６は
入力信号としてレベルシフターからのオフ信号とレベル
シフト回路２２からのパルスオン信号とを受け取る。連
続信号供給器７２は一旦パルスオン信号を受け取ると連
続オン信号を与え、オフ信号を受け取るまで連続オン信
号を与え続けるであろう。この連続信号供給器７２は適
当な従来の方法で設計され得る。
【００１７】連続オン信号は２端子のＯＲゲート７４の
１の端子に与えられる。パルスオン信号はＯＲゲート７
４の他の端子に入り、ＯＲゲート７４からの出力信号は
オン信号となる。比較器７６は入力端子に存在する信号
を比較し、その結果オンまたはオフ信号のいずれかを与
える。また、この比較器７４は上述した機能を達成する
ための当業者に知られている適当な従来回路であっても
よい。
【００１８】オン／オフ信号の提供は、レシーバを構成
するのに使用される特別なアナログ部品および伴われる
スイッチング周波数に依存する連続オフ信号の存在また
は不存在に単に基づくであろうが、当業者は付加的なオ
ン信号を要求することの利益をも認めるであろう。この
ような利益はスイッチング速度の増加、電力損失の減
少、ノイズイミュニティおよびタイミングの改善を含む
ものである。
【００１９】レシーバ２６からのオン／オフ信号は２端
子のＡＮＤゲート３０の１の端子に送られる。もしＡＮ
Ｄゲート３０が不足電圧保護回路からのイネーブル信号
により可能化されるならば、レシーバからのオン／オフ
信号は制御回路が制御しているスイッチに通じる。さら
に図６を参照すると、不足電圧保護回路２４はＵＶＮ信
号とハイサイド供給電圧ＶＨとを入力信号として受け取
る。ＵＶＮ信号はローサイドスイッチを動作させる相当
のローサイド電圧が存在することを証明し、回路７８に
より決定されるようなハイサイドスイッチのための相当
のハイサイド供給電圧ＶＨが存在すればＡＮＤゲート８
０はイネーブル信号を与える。
【００２０】連続オフまたはパルスオフ信号のいずれか
がオフ信号を与え、（オフ信号の不存在に由来する）連
続オンまたはパルスオン信号のいずれかがオン信号を与
えることが理解されるであろう。オンまたはオフ信号の
両方ではなく一方もしくは他方がスイッチ導通を制御す
るゲートに与えられるであろう。また、スイッチ導通を
制御するゲートを可能化するには相当のハイサイドおよ
びローサイド制御電圧が存在しなければならないことが
理解されるであろう。
【００２１】図３に示されるレベルシフト回路２２を参
照すると、図２の論理回路１６により与えられる連続オ
フ信号は、入力端子４０により２つの電界効果トランジ
スタＰＳと、インバータとして接続されるＮ３のゲート
に与えられる。ＦＥＴＰＳおよびＮ３は、図示される他
のＦＥＴと同様に、金属−酸化物半導体（ＭＯＳ）技術
を用いて作ることができ、この応用において採用される
従来技術はＰ形またはＮ形半導体を用いるものである。
【００２２】図２の電源回路１８からの「バイアス」電
流は入力端子４２により、回路鏡(circuit mirror)とし
て機能する一対のＦＥＴ、Ｎ５およびＮ６に印加され
る。バイアス電流は適当な従来方法でローサイド電圧Ｖ
Ｌから電源回路１８内で得られ、それに対する大きさは
ＦＥＴＮ５を通じて一定電流を与えるように選択され
る。ＦＥＴＮ５を通じる電流は、ＶＬが連続オフ信号の
存在で相当である場合にはＦＥＴＮ６を通じて鏡映(mir
ror)されてＦＥＴＮ３から接地への低インピーダンス経
路を与える。
【００２３】連続オフ信号が存在する場合、端子４４で
得られるインバータからの出力信号はＦＥＴＤＭＯＳ２
のソースを、導通するＦＥＴＮ３、Ｎ６を通じてプルダ
ウン(pull down) し、ＦＥＴＤＭＯＳ２からの出力信号
は、レシーバ２６および図４の端子５０へ印加するオフ
信号としてそのドレインから得られる。本発明で述べら
れるＦＥＴＤＭＯＳ２および他のＤＭＯＳＦＥＴは、図
示される他のＭＯＳＦＥＴよりも高電圧のデバイスであ
り得る。
【００２４】また、ＦＥＴＤＭＯＳ２のソースは、図２
の論理回路１６からのパルスオフ信号をそのゲート電極
上で受け取るＦＥＴＮ４を通じて接地されている。短時
間のパルスオフ信号が存在する場合、ＦＥＴＮ４はＦＥ
ＴＤＭＯＳ２のソースをプルダウンしてオフ信号を与え
るように導通する。このように、ＦＥＴＤＭＯＳ２は、
相当の低電圧電位ＶＬがバイアス電流を生じるように利
用できる限り、短時間のパルスオフ信号の間、連続オフ
信号の存在する間のいずれにおいてもオフ信号を与える
であろう。
【００２５】ＦＥＴＮ４の導通は、比較的高い振幅であ
るが短時間のパルスオフ信号に応答してより速くなり、
故により速いスイッチング速度を提供し、その後ＦＥＴ
Ｎ３およびＮ６のより低い電流導通はパルスオフ信号が
ＦＥＴＮ４のゲートから無くなった後でもＦＥＴＤＭＯ
Ｓ２の導通を継続させるであろう。さらに図３を参照す
ると、図２の論理回路１６からのパルスオン信号は入力
端子４８によりＦＥＴＰ６およびＮ７から構成されるイ
ンバータに与えられる。パルスオン信号が存在する場
合、ＦＥＴＮ７はＦＥＴＤＭＯＳ１のソースをプルダウ
ンさせるように導通してオン信号を与える。論理回路１
６によりレベルシフト回路２２へ与えられる連続オン信
号がないため、ＦＥＴＤＭＯＳ１のドレインでのオン信
号はパルスオン信号が存在する限り存在するであろう。
【００２６】図４に示されるレシーバ２６を参照する
と、図３のレベルシフト回路の端子５０からのオフ信号
はＦＥＴＰ３、Ｐ４からなる電流ミラー(mirror)に印加
される。オフ信号が存在する間、Ｐ４は導通し、それを
通じる電流はＦＥＴＰ３に鏡映される。ＦＥＴＰ３の導
通はＦＥＴＮ１、Ｎ２からなる電流ミラー中のＦＥＴＮ
２の導通に影響し、ＦＥＴＮ２を通じる電流はＦＥＴＮ
１に鏡映される。ＦＥＴＮ１の導通は、端子５４をプル
ダウンしてシュミットトリガ５６の入力端子上での何れ
かの導通誘導信号の効果を除去して、出力端子２８上に
オフ信号を与えるように駆動する。
【００２７】また、図４のレシーバ２６は図３のレベル
シフト回路の端子５２からの短時間オン信号を受け取
る。このオン信号はＦＥＴＰ１、Ｐ２からなる電流ミラ
ーに印加される。ＦＥＴＰ１内の電流はＦＥＴＰ２に鏡
映されて端子５４を鏡きゅ電圧ＶＨにプルアップ(pull
up) し、シュミットトリガ５６に導通誘導信号を与え、
出力端子２８にオン信号を与える。
【００２８】高電圧電源ＶＨに接続される抵抗Ｒ１は、
シュミットトリガ５６の入力端子に導通誘導信号を供給
して、入力端子５０上のオフ信号とＦＥＴＮ１の導通が
存在しない場合にオン状態のオン／オフ出力を維持させ
る。このように、抵抗Ｒ１はオフ信号が存在しない場合
に連続オン信号として有効に機能し、オフ信号はこのバ
イアスを圧倒しシュミットトリガ５６の導通状態を反転
するのに充分な大きさでなければならない。コンデンサ
Ｃは電圧ＶＨおよびＶＳで生じる可能性があるノイズの
フィルタとして具備され、抵抗Ｒ１と関連してシュミッ
トトリガ５６に印加される電圧が導通に充分となる前の
時間の長さを決定する。
【００２９】このように、シュミットトリガ５６のオン
／オフ出力信号は、図２のスイッチＳＷ１の導通に求め
られる状態を示す信号である。シュミットトリガ５６は
適当な従来回路内にあり、一般的には電圧ＶＨの２／３
の立上り縁閾値と電圧ＶＨの１／３の立下り縁閾値を有
する。従って、シュミットトリガ５６は、一旦ターンオ
ン(turn-on) すれば電圧が著しく降下するまでターンオ
ンを維持し、一旦ターンオフすれば電圧が実質的に上昇
するまでターンオフを維持する。
【００３０】レシーバ回路２６は比較器として機能し、
２つの互いに排他的なオンおよびオフ信号の何れかがレ
ベルシフト回路２２から存在するかに依存して端子５４
に電圧を与える。図５の不足電圧回路を参照すると、こ
の回路は、点線の左側のローサイド電圧ＶＬの不足電圧
回路と、点線の右側のハイサイド電圧ＶＨのための不足
電圧保護回路とに分割され得る。
【００３１】図５に示されるように、ＵＶＮ信号はスイ
ッチ２の論理回路１６からインバータとして接続される
１対のＦＥＴＰ７、Ｐ９へ入力端子６０により印加され
る。ＵＶＮ信号は「不足電圧否定(under voltage not)
」もしくは「相当電圧」状態を表し、ローサイド電圧
電源ＶＬには不足伝ある状態がないという指示として機
能する。
【００３２】相当電圧の場合にローサイド電圧ＶＬから
得られる「バイアス」電流は、ＦＥＴＮ８の導通を引き
起こすであろう。ＵＶＮ信号から導通するＦＥＴＮ９と
バイアス電流から導通するＦＥＴＮ８とによって、ＦＥ
ＴＤＭＯＳ３のソースは接地にプルダウンされて電圧保
護回路下のハイサイドにあるＦＥＴＰ８を通じる電流を
生じる。
【００３３】ＦＥＴＰ８を通じる電流はＦＥＴＰ９に鏡
映され、その電流はＶＨとＶＳとの間に直列に接続され
たＦＥＴＮ１０、Ｎ１１およびＮ１２の逐次導通をもた
らすであろう。したがって、相当のハイサイド電圧およ
びローサイド電圧があれば、ＦＥＴＮ１２は導通し、そ
れを通じてＦＥＴＮ１３に鏡映される電流は、端子６２
をＶＳに低下させ、出力端子３２に肯定的な「イネーブ
ル」信号を与えるであろう。
【００３４】図３のレベルシフト回路２２からのオン信
号は、入力端子５２によりＦＥＴＰ１０に印加されてそ
の導通をもたらして、このローサイド電力不足電圧回路
のノイズイミュニティを改善する。また、ＦＥＴＰ１０
の導通は直列接続されたＦＥＴＮ１０、Ｎ１１およびＮ
１２へ電流を与えてその逐次導通をもたらす。このよう
に、ＦＥＴＮ１０、Ｎ１１およびＮ１２、特にＮ１０
は、（ａ）オン信号の存在、または、（ｂ）ハイサイド
とローサイドの電圧ＶＨとＶＬ両方の相当性の何れかに
応答して導通する。このために、一般的に論理回路１６
は、ＵＶＮが存在しない場合レベルシフター２２へパル
スオン信号を送らないでＶＬに関して不足電圧状態が存
在することを指示するように設計される。この方法での
不足電圧回路２４内のオン信号の使用は、ＦＥＴＮ１
０、Ｎ１１およびＮ１２へ高電流経路を与えることによ
り電流が壊される可能性のあるノイズ状態で端子６２を
通じる電流を高める。
【００３５】ＦＥＴＰ１０の導通からＦＥＴＰ１２を通
じる電流は、端子３２に肯定的イネーブル信号として見
られる端子６４の電圧を低下させるように導通するＦＥ
ＴＮ１３に鏡映される。図２において、ＡＮＤゲート３
０の１の入力端子にイネーブル信号が存在すると、ハイ
サイドスイッチＳＷ１の制御のためのレシーバ２６から
出力端子へのオンまたはオフ信号を有効に通過させるで
あろう。
【００３６】以上説明したように、本発明は、電子的ス
イッチ、特にブリッジ回路内のハイサイドスイッチ、の
制御回路およびその制御方法を提供するものである。制
御は連続信号および（または）連続信号とパルス信号と
の組合せにより行われる。ハイサイドスイッチにはハイ
サイド、ローサイド両方の制御電圧の充分性に基づいて
フェイルセーフの不足電圧保護が与えられる。
【図面の簡単な説明】
【図１】（Ａ）は従来のＨブリッジ回路、（Ｂ）は従来
のハーフブリッジ回路、（Ｃ）は従来の３相ブリッジ回
路を示す。
【図２】図１のブリッジのハイサイドスイッチの１つを
制御するのに用いられる本発明の制御、論理、電源各回
路の実施例を示す。
【図３】図２のレベルシフト回路の実施例を示す。
【図４】図２のレシーバ回路の実施例を示す。
【図５】図２の不足電圧回路の実施例を示す。
【図６】図２の制御回路の実施例を示す。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 ハイサイドスイッチを通じて電源に接続
    され、ローサイドを通じて電力ドレインに接続される負
    荷を有するブリッジにおいて、 ローサイド制御電圧源を含むローサイドスイッチのため
    の第１の制御手段、 ハイサイド制御電圧源を含むハイサイドスイッチのため
    の第２の制御手段、および前記第１および第２の制御手
    段を制御するための論理回路を含み、 前記論理回路は前記第２の制御手段へ連続したパルス信
    号を与え、前記ハイサイドスイッチのターンオンおよび
    ターンオフの少なくともいずれかをもたらすことを特徴
    とするブリッジ。
  2. 【請求項２】 前記ブリッジは２つのハイサイドスイッ
    チを通じて前記電源にその対向する端において接続さ
    れ、２つのローサイドスイッチを通じて電力ドレインに
    その対向する端において接続される前記負荷を有するＨ
    ブリッジであり、 前記第１および第２の制御手段を制御するための前記論
    理回路は前記負荷の１端のハイサイドスイッチを前記負
    荷の他端のローサイドスイッチと共に択一的に開放、閉
    鎖する、請求項１記載のブリッジ。
  3. 【請求項３】 前記ブリッジは前記ハイサイドおよびロ
    ーサイドスイッチの中間でその１端に接続され電力ドレ
    インにその他端で接続される負荷を有するハーフブリッ
    ジであり、 前記第１および第２の制御手段を制御するための前記論
    理回路は、前記ハイサイドおよびローサイドスイッチを
    択一的に開放、閉鎖し、 ここで、前記ブリッジはハイサイドスイッチおよびロー
    サイドスイッチを通じる電源から電力ドレインへの３つ
    の並列経路を有する３相ブリッジであり、 前記負荷の３相の各々が前記３つの経路の１のハイサイ
    ドおよびローサイドスイッチの中間で接続され、 前記第１および第２の制御手段を制御するための前記論
    理回路は、前記３つの並列経路の他の２つの両方のロー
    サイドスイッチとともに前記並列経路の１のハイサイド
    スイッチを択一的に開放、閉鎖する、請求項１または２
    記載のブリッジ。
  4. 【請求項４】 前記第２の制御手段は前記論理回路から
    のターンオンパルス信号に応答してハイサイドスイッチ
    のターンオンをもたらし、前記ターンオン信号の存在す
    る間第２のの制御手段により開始され前記論理回路から
    のターンオフ信号の存在により終了する連続信号により
    前記ターンオンされたハイサイドスイッチの導通を維持
    し、前記論理回路からのターンオフ信号の存在で前記タ
    ーンオフされたハイサイドスイッチの導通を阻止する、
    請求項１〜３に記載のブリッジ。
  5. 【請求項５】 前記論理回路からのターンオン信号に応
    答して前記ハイサイドスイッチの導通を阻止するための
    充分なローサイド制御電圧の不存在下で動作する不足電
    圧手段を含み、前記不足電圧手段は前記ハイサイドスイ
    ッチを非導通状態にさせる手段を含む、請求項１〜４の
    いずれか１項に記載のブリッジ。
  6. 【請求項６】 前記第１および第２の制御手段は集積回
    路である、請求項１〜５のいずれか１項に記載のブリッ
    ジ。
  7. 【請求項７】 ハイサイドおよびローサイドスイッチ並
    びにハイサイドおよびローサイドスイッチ制御電圧源を
    有するブリッジのハイサイドスイッチへ導通制御出力信
    号を与える制御回路において、 （ａ）（ｉ）ターンオンパルス信号、および（ｉｉ）パ
    ルスまたは連続ターンオフ信号の少なくとも１つを受け
    取り、（ｂ）ターンオンパルス信号が存在するとき第１
    の信号を与え、パルスまたは連続ターンオフ信号のいず
    れかが存在するとき第２の信号を与えるレベルシフト手
    段、 （ａ）前記第１および第２の信号を受け取り、（ｂ）制
    御されるスイッチの望まれる状態を表す導通制御の第３
    の信号を与え、且つ（ｃ）制御されるスイッチに前記第
    ３の信号を与えるための第２の信号出力手段の不存在に
    おいて前記第３の信号を維持するための受け取り手段を
    含むことを特徴とする制御回路。
  8. 【請求項８】 前記ターンオフ信号は連続信号であり、
    パルスおよび連続ターンオフ信号の両方が存在する、請
    求項７記載の制御回路。
  9. 【請求項９】 （ａ）（ｉ）充分なローサイド供給電圧
    を表す信号、および（ｉｉ）バイアス信号を受け取り、
    （ｂ）充分なローサイド供給電圧の存在でイネーブル信
    号を与える不足電圧保護手段を含み、 前記出力手段は制御されるスイッチへ導通制御出力信号
    を与えるためのイネーブル信号および第３の信号に応答
    し、 （ａ）（ｉ）充分なハイサイドおよびローサイド供給電
    圧を表す信号、および（ｉｉ）バイアス信号を受け取
    り、（ｂ）充分なローサイドおよびハイサイド供給電圧
    の存在でイネーブル信号を与える前記不足電圧保護手段
    を含み、 前記出力手段は制御されるスイッチへ制御出力信号を与
    えるためのイネーブル信号および第３の信号に応答す
    る、請求項７または８記載の制御回路。
  10. 【請求項１０】 ハイサイドおよびローサイドスイッチ
    並びにハイサイドおよびローサイドスイッチ制御電圧源
    を有するブリッジのハイサイドスイッチへ導通制御出力
    信号を与えるＩＣ制御回路において、 （ａ）（ｉ）ターンオンパルス信号、および（ｉｉ）連
    続ターンオフ信号、および（ｉｉｉ）バイアス信号を受
    け取り、（ｂ）ターンオンパルス信号が存在するとき第
    １の信号を与え、バイアス信号および連続ターンオフ信
    号が存在するとき第２の信号を与え、前記ターンオンパ
    ルス信号と連続ターンオフ信号は相互に排他的であるレ
    ベルシフト手段、 （ａ）前記第１および第２の信号を受け取り、（ｂ）前
    記第１の信号に応答してスイッチ導通を誘導する第３の
    信号を与え、且つ（ｃ）前記第２の信号の不存在におい
    て前記第３の信号を維持するための受け取り手段、制御
    されるスイッチへ第３の信号を与える出力手段を含むこ
    とを特徴とするＩＣ制御回路。
  11. 【請求項１１】 前記レベルシフト手段はターンオフパ
    ルス信号を受け取る手段を含み、 前記第２の信号は（ａ）前記バイアス信号および（ｉ）
    ターンオフパルス信号、または（ｉｉ）連続ターンオフ
    信号のいずれかの存在において与えられ、 （ａ）充分なローサイド供給電圧を表す信号を受け取
    り、（ｂ）充分なローサイド供給電圧の存在でイネーブ
    ル信号を与える不足電圧保護手段を含み、 前記出力手段は制御されるスイッチへ導通制御出力信号
    を与えるためのイネーブル信号および第３の信号に応答
    し、 （ａ）充分なハイサイドおよびローサイド供給電圧を表
    す信号を受け取り、かつ（ｂ）ローサイドおよびハイサ
    イド供給電圧の存在でイネーブル信号を与える不足電圧
    保護手段を含む、請求項１０記載のＩＣ制御回路。
  12. 【請求項１２】 各々制御電圧を有する２つのスイッチ
    を有する回路のフェイルセーフ不足電圧保護回路におい
    て、 前記２つのスイッチのうち１つの動作を制御するために
    制御電圧の充分性を検出する手段、 前記検出手段に応答して前記２つのスイッチのうち他の
    スイッチの導通を制御する手段を含み、 前記制御手段は前記他のスイッチを非導通状態にさせる
    手段を含むことを特徴とするフェイルセーフ不足電圧保
    護回路。
  13. 【請求項１３】 ローサイドスイッチを動作させるのに
    充分な電圧の存在を検出する第１の検出手段、ハイサイ
    ドスイッチの導通を阻止するために前記第１の検出手段
    に応答する阻止手段、ハイサイドスイッチを動作させる
    のに充分な電圧の存在を検出する第２の検出手段を含む
    ハイサイドおよびローサイドスイッチを有するブリッジ
    を有し、前記阻止手段は前記ハイサイドスイッチの導通
    を阻止するための前記第１の検出手段に独立して応答す
    る前記第２の検出手段に応答する、請求項１２に記載の
    フェイルセーフ不足電圧保護回路。
JP7146563A 1994-06-17 1995-06-13 ブリッジ制御回路 Pending JPH088709A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26199694A 1994-06-17 1994-06-17
US08/261996 1994-06-17

Publications (1)

Publication Number Publication Date
JPH088709A true JPH088709A (ja) 1996-01-12

Family

ID=22995749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7146563A Pending JPH088709A (ja) 1994-06-17 1995-06-13 ブリッジ制御回路

Country Status (4)

Country Link
US (1) US5870266A (ja)
EP (1) EP0689292A3 (ja)
JP (1) JPH088709A (ja)
KR (1) KR960003053A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263895B2 (en) * 2007-12-21 2016-02-16 Sunpower Corporation Distributed energy conversion systems
US8796884B2 (en) * 2008-12-20 2014-08-05 Solarbridge Technologies, Inc. Energy conversion systems with power control
US20100157632A1 (en) * 2008-12-20 2010-06-24 Azuray Technologies, Inc. Energy Conversion Systems With Power Control

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3835457A (en) * 1972-12-07 1974-09-10 Motorola Inc Dynamic mos ttl compatible
US4421994A (en) * 1981-11-02 1983-12-20 Ibm Corporation High speed line driver with ground output capability
JPH0724463B2 (ja) * 1986-03-07 1995-03-15 株式会社東芝 電力変換装置
EP0264614A1 (en) * 1986-09-11 1988-04-27 Matsushita Electric Industrial Co., Ltd. Mos fet drive circuit providing protection against transient voltage breakdown
US4740717A (en) * 1986-11-25 1988-04-26 North American Philips Corporation, Signetics Division Switching device with dynamic hysteresis
US4853563A (en) * 1987-04-10 1989-08-01 Siliconix Incorporated Switch interface circuit for power mosfet gate drive control
DE3870331D1 (de) * 1987-07-01 1992-05-27 Hitachi Ltd Leistungsversorgungsschaltung.
US4999556A (en) * 1988-03-31 1991-03-12 Scott Motors, Inc. Pulse width modulator motor control
JP2791049B2 (ja) * 1988-09-20 1998-08-27 株式会社日立製作所 半導体駆動回路
IT1228028B (it) * 1988-12-15 1991-05-27 Sgs Thomson Microelectronics Generatore di segnali di pilotaggio per transistori connessi in configurazione a semiponte
US4989127A (en) * 1989-05-09 1991-01-29 North American Philips Corporation Driver for high voltage half-bridge circuits

Also Published As

Publication number Publication date
EP0689292A2 (en) 1995-12-27
EP0689292A3 (en) 1997-10-22
KR960003053A (ko) 1996-01-26
US5870266A (en) 1999-02-09

Similar Documents

Publication Publication Date Title
EP0197658B1 (en) Mosfet ac switch
US6147545A (en) Bridge control circuit for eliminating shoot-through current
US5687049A (en) Method and circuit for protecting power circuits against short circuit and over current faults
US4626954A (en) Solid state power controller with overload protection
US20210021121A1 (en) Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis
US7323912B2 (en) Half-bridge driver and power conversion system with such driver
US5502610A (en) Switching regulator having high current prevention features
JPS635553A (ja) バツフア回路
JP2011055470A (ja) 出力回路
JP3780898B2 (ja) パワーデバイスの駆動回路
JPH07297699A (ja) 低電力消費ダイオード回路
US4633381A (en) Inverter shoot-through protection circuit
KR20030015135A (ko) 펄스폭 변조 증폭기에 있어서의 트랜지스터를 위한 전류검출 및 과전류 보호
US20040213026A1 (en) Inverter configurations with shoot-through immunity
KR930022417A (ko) 단락 보호 회로
US6917227B1 (en) Efficient gate driver for power device
US20080136466A1 (en) Semiconductor Integrated Circuit Driving External FET and Power Supply Incorporating the Same
US6208541B1 (en) PWM inverter apparatus
JPH088709A (ja) ブリッジ制御回路
US5250853A (en) Circuit configuration for generating a rest signal
US20040217800A1 (en) Triac control circuit
GB2145593A (en) Self protecting solid state switch
JPH11252909A (ja) 電流検出回路
JPS63268432A (ja) 短絡保護回路
US12119810B2 (en) Gate driver system for detecting a short circuit condition

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050927