JPH088717A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPH088717A JPH088717A JP6138841A JP13884194A JPH088717A JP H088717 A JPH088717 A JP H088717A JP 6138841 A JP6138841 A JP 6138841A JP 13884194 A JP13884194 A JP 13884194A JP H088717 A JPH088717 A JP H088717A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- source
- transistor
- drain
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】初段回路でソースを接地したトランジスタを複
数に分割し、各々のトランジスタＮ１，Ｎ２のソースを
夫々独立に設けた接地線Ｌ１，Ｌ２を接地する事によ
り、グランドノイズの影響を低減し誤動作防止を図る。 【構成】ゲートを外部入力信号線に接続しソースを電源
に接続したトランジスタＰ１のドレンインと、ゲートを
外部入力信号線に接続しソースを接地パッドＧ１からの
配線Ｌ１に接続したトランジスタＮ１のドレインとを接
続し、ゲートを外部入力信号線に接続しドレインを前記
トランジスタＰ２とトランジスタＮ１の互いの接続点の
出力Ａ１に接続したトランジスタＮ２のソースを接地パ
ッドＧ２に接続した配線Ｌ２に接続する。
数に分割し、各々のトランジスタＮ１，Ｎ２のソースを
夫々独立に設けた接地線Ｌ１，Ｌ２を接地する事によ
り、グランドノイズの影響を低減し誤動作防止を図る。 【構成】ゲートを外部入力信号線に接続しソースを電源
に接続したトランジスタＰ１のドレンインと、ゲートを
外部入力信号線に接続しソースを接地パッドＧ１からの
配線Ｌ１に接続したトランジスタＮ１のドレインとを接
続し、ゲートを外部入力信号線に接続しドレインを前記
トランジスタＰ２とトランジスタＮ１の互いの接続点の
出力Ａ１に接続したトランジスタＮ２のソースを接地パ
ッドＧ２に接続した配線Ｌ２に接続する。
Description
【０００１】
【産業上の利用分野】本発明は入力回路に関し、特に半
導体メモリの半導体集積回路チップに構成される入力初
段回路に関する。
導体メモリの半導体集積回路チップに構成される入力初
段回路に関する。
【０００２】
【従来の技術】従来の半導体集積回路チップに用いられ
る入力回路は、図５の様な外部入力信号端子ＩＮ２から
ＴＴＬ（トランジスタ・トランジスタ・ロジック）レベ
ル入力信号を受けて動作する回路である。図５に示すよ
うに、この入力回路は、ゲートを外部入力信号端子ＩＮ
２に接続しソースを電源Ｖｃｃ２に接続したＰチャネル
型トランジスタ（ＰｃｈＴｒ）Ｐ２のドレインと、ゲー
トを外部入力信号端子ＩＮ２に接続しソースを接地パッ
ドＧ３からのグランド配線Ｌ３に接続したＮチャネル型
トランジスタ（ＮｃｈＴｒ）Ｎ３のドレインとを互いに
接続した共通接点の出力Ａ３を有し、この接点出力Ａ３
は波形整形用インバータＩ２の入力となり、このインバ
ータＩ２の出力Ａ４を半導体集積回路チップの内部回路
に供給する。また、接地パッドＧ３よりグランド配線Ｌ
３１を延長し、同一チップ内の第１の機能ブロック群Ｋ
３に供給するように構成される。
る入力回路は、図５の様な外部入力信号端子ＩＮ２から
ＴＴＬ（トランジスタ・トランジスタ・ロジック）レベ
ル入力信号を受けて動作する回路である。図５に示すよ
うに、この入力回路は、ゲートを外部入力信号端子ＩＮ
２に接続しソースを電源Ｖｃｃ２に接続したＰチャネル
型トランジスタ（ＰｃｈＴｒ）Ｐ２のドレインと、ゲー
トを外部入力信号端子ＩＮ２に接続しソースを接地パッ
ドＧ３からのグランド配線Ｌ３に接続したＮチャネル型
トランジスタ（ＮｃｈＴｒ）Ｎ３のドレインとを互いに
接続した共通接点の出力Ａ３を有し、この接点出力Ａ３
は波形整形用インバータＩ２の入力となり、このインバ
ータＩ２の出力Ａ４を半導体集積回路チップの内部回路
に供給する。また、接地パッドＧ３よりグランド配線Ｌ
３１を延長し、同一チップ内の第１の機能ブロック群Ｋ
３に供給するように構成される。
【０００３】次に図６を用いて、この入力回路の動作に
ついて説明する。図６（Ａ）に示すように、外部入力信
号端子ＩＮ２の信号が低（Ｌｏｗ）レベルから高（Ｈｉ
ｇｈ）レベルに変化するとき、外部入力信号端子ＩＮ２
の電圧レベルが入力回路の高（Ｈｉｇｈ）レベルの検知
電圧（以下ＶＩＨと称する）レベル以上になると、出力
Ａ４の電圧はＨｉｇｈレベルとなる。外部入力信号端子
ＩＮ２の電圧レベルが電圧ＶＩＨとなったときの状態
を、ここで式を用いて示す。ＰｃｈＴｒＰ２は、飽和領
域で動作しており、このＰｃｈＴｒＰ２のソース・ドレ
イン間電流をＩＰ２とし、このＰｃｈＴｒＰ２の製造工
程における製造パラメータに起因する比例係数をＫｐと
し、ＰｃｈＴｒＰ２のしきい値電圧をＶＴＰ２とする
と、ソース・ドレイン間電流ＩＰ２は、次の（１）式に
より計算される。
ついて説明する。図６（Ａ）に示すように、外部入力信
号端子ＩＮ２の信号が低（Ｌｏｗ）レベルから高（Ｈｉ
ｇｈ）レベルに変化するとき、外部入力信号端子ＩＮ２
の電圧レベルが入力回路の高（Ｈｉｇｈ）レベルの検知
電圧（以下ＶＩＨと称する）レベル以上になると、出力
Ａ４の電圧はＨｉｇｈレベルとなる。外部入力信号端子
ＩＮ２の電圧レベルが電圧ＶＩＨとなったときの状態
を、ここで式を用いて示す。ＰｃｈＴｒＰ２は、飽和領
域で動作しており、このＰｃｈＴｒＰ２のソース・ドレ
イン間電流をＩＰ２とし、このＰｃｈＴｒＰ２の製造工
程における製造パラメータに起因する比例係数をＫｐと
し、ＰｃｈＴｒＰ２のしきい値電圧をＶＴＰ２とする
と、ソース・ドレイン間電流ＩＰ２は、次の（１）式に
より計算される。
【０００４】
【０００５】また、ＮｃｈＴｒＮ３は飽和領域動作して
おり、ＮｃｈＴｒＮ３のソース・ドレイン間電流をＩＮ
３として、ＮｃｈＴｒＮ３の製造工程における製造パラ
メータに起因する比例係数をＫｎとし、ＮｃｈＴｒＮ３
のしきい値電圧をＶＴＮ３とすると、ソース・ドレイン
間電流ＩＮ３は、次の（２）式により、計算される。
おり、ＮｃｈＴｒＮ３のソース・ドレイン間電流をＩＮ
３として、ＮｃｈＴｒＮ３の製造工程における製造パラ
メータに起因する比例係数をＫｎとし、ＮｃｈＴｒＮ３
のしきい値電圧をＶＴＮ３とすると、ソース・ドレイン
間電流ＩＮ３は、次の（２）式により、計算される。
【０００６】
【０００７】
【０００８】また、電源からＰｃｈＴｒＰ２およびＮｃ
ｈＴｒＮ３を通ってグランドへ流れる電流経路は一つで
あるので、ＩＰ２＝ＩＮ３が成り立つ。
ｈＴｒＮ３を通ってグランドへ流れる電流経路は一つで
あるので、ＩＰ２＝ＩＮ３が成り立つ。
【０００９】しかし、図６（Ｂ）に示すように、外部入
力信号端子ＩＮ２の信号がＬｏｗからＨｉｇｈに変化す
るとき、図５のグランド配線Ｌ３が接地パッドＧ３を介
してグランド配線Ｌ３１に接続されている第１の機能ブ
ロック郡Ｋ３が動作するときの充放電電流によるノイズ
の影響を受けて浮いてしまう。この電圧をΔＶ２とした
とき、入力回路のＨｉｇｈ検知電圧レベルは、ΔＶＩＨ
２だけ悪化して〔ＶＩＨ＋ΔＶＩＨ２〕となる。グラン
ド配線Ｌ３がΔＶ２だけ浮いて、外部入力信号端子ＩＮ
２の電圧レベルが〔ＶＩＨ＋ΔＶＩＨ２〕となっている
状態を式を用いて表わす。ＰｃｈＴｒＰ２は飽和領域動
作しており、このＰｃｈＴｒＰ２のソース・ドレイン間
電流をＩＰ′２とすると、ＩＰ′２は、次の（３）式に
より計算される。
力信号端子ＩＮ２の信号がＬｏｗからＨｉｇｈに変化す
るとき、図５のグランド配線Ｌ３が接地パッドＧ３を介
してグランド配線Ｌ３１に接続されている第１の機能ブ
ロック郡Ｋ３が動作するときの充放電電流によるノイズ
の影響を受けて浮いてしまう。この電圧をΔＶ２とした
とき、入力回路のＨｉｇｈ検知電圧レベルは、ΔＶＩＨ
２だけ悪化して〔ＶＩＨ＋ΔＶＩＨ２〕となる。グラン
ド配線Ｌ３がΔＶ２だけ浮いて、外部入力信号端子ＩＮ
２の電圧レベルが〔ＶＩＨ＋ΔＶＩＨ２〕となっている
状態を式を用いて表わす。ＰｃｈＴｒＰ２は飽和領域動
作しており、このＰｃｈＴｒＰ２のソース・ドレイン間
電流をＩＰ′２とすると、ＩＰ′２は、次の（３）式に
より計算される。
【００１０】
【００１１】また、ＮｃｈＴｒＮ３は、ΔＶ２のためソ
ース・ドレイン間電圧が減少して非飽和領域動作してお
り、ＮｃｈＴｒＮ３のソース・ドレイン間電流をＩＮ′
３とし、インバータＩ２の出力Ａ４がＨｉｇｈとなるＡ
３の電圧レベルをＶＡ３とすると、ＩＮ′３は次の
（４）式により計算される。
ース・ドレイン間電圧が減少して非飽和領域動作してお
り、ＮｃｈＴｒＮ３のソース・ドレイン間電流をＩＮ′
３とし、インバータＩ２の出力Ａ４がＨｉｇｈとなるＡ
３の電圧レベルをＶＡ３とすると、ＩＮ′３は次の
（４）式により計算される。
【００１２】
【００１３】また、電源からＰｃｈＴｒＰ２およびＮｃ
ｈＴｒＮ３を通ってグランドへ流れる電流経路は一つで
あるので、ＩＰ′２＝ＩＮ′３が成り立つ。前記式ＩＰ
２＝ＩＮ３，ＩＰ′２＝ＩＮ′３より、ＩＰ２／ＩＰ′
２＝ＩＮ３／ＩＮ′３…（５）が成り立つ。ここで上記
（５）式の各電圧を実動作に適した値即ちＶＣＣ２＝５
（Ｖ）、ＶＩＨ＝１．７（Ｖ）、ＶＴＮ３＝０．７
（Ｖ）、ＶＴＰ２＝０．８（Ｖ）、ＶＡ３＝１．５
（Ｖ）と仮定して、グランド配線Ｌ３の浮きΔＶ２＝
１．０（Ｖ）のときのΔＶＩＨ２を上記（５）式を用い
て解くと、ΔＶＩＨ２＝０．９８（Ｖ）となる。
ｈＴｒＮ３を通ってグランドへ流れる電流経路は一つで
あるので、ＩＰ′２＝ＩＮ′３が成り立つ。前記式ＩＰ
２＝ＩＮ３，ＩＰ′２＝ＩＮ′３より、ＩＰ２／ＩＰ′
２＝ＩＮ３／ＩＮ′３…（５）が成り立つ。ここで上記
（５）式の各電圧を実動作に適した値即ちＶＣＣ２＝５
（Ｖ）、ＶＩＨ＝１．７（Ｖ）、ＶＴＮ３＝０．７
（Ｖ）、ＶＴＰ２＝０．８（Ｖ）、ＶＡ３＝１．５
（Ｖ）と仮定して、グランド配線Ｌ３の浮きΔＶ２＝
１．０（Ｖ）のときのΔＶＩＨ２を上記（５）式を用い
て解くと、ΔＶＩＨ２＝０．９８（Ｖ）となる。
【００１４】図７は図５のＮｃｈＴｒＮ３のゲートを２
分割で構成したときのマスク図である。図７において、
図５と共通するところは共通の参照数字で示している。
図７において、電源ＶＣＣ２の導体配線、グランド配線
Ｌ３，グランド配線Ｌ３１，他の配線Ｌ４が左右に走行
し、ＰｃｈＴｒＰ２は、拡散層ＮＫ３，ゲート層ＰＧ
３，出力Ａ３の配線に接続されたドレイン層，電源ＶＣ
Ｃ２の配線に接続されたソース層からなり、入力端子Ｉ
Ｎ２はゲート層ＰＧ３に接続されている。図５のＮｃｈ
ＴｒＮ３は、図７の拡散層ＰＫ１，二つのゲート層ＮＧ
３，二つのソース層，出力Ａ３の配線に接続されたドレ
イン層からなり、ゲート層ＮＧ３は入力端子ＩＮ２に接
続されている。図５のインバータＩ２は、ＰｃｈＴｒＰ
４とＮｃｈＴｒＮ４とからなり、このＰｃｈＴｒＰ４
は、拡散層ＮＫ４，ゲート層ＰＧ４，ソース，出力Ａ４
に接続されたドレインからなり、ＮｃｈＴｒＮ４は、拡
散層ＰＫ４，ソース，出力Ａ４に接続されたドレインと
からなり、これらのトランジスタのソースは、いずれも
グランド配線Ｌ３に接続されている。機能ブロック群Ｋ
３は、グランド配線Ｌ３１が延長され、図示されていな
いところに配置される。ＮｃｈＴｒＮ３は、ＴＴＬレベ
ルを受けて動作するためゲート幅を大きく設計する必要
があり、マスク図面にするときにはデッドスペースを考
慮しゲートを分割して構成することは極めて賢明であ
る。
分割で構成したときのマスク図である。図７において、
図５と共通するところは共通の参照数字で示している。
図７において、電源ＶＣＣ２の導体配線、グランド配線
Ｌ３，グランド配線Ｌ３１，他の配線Ｌ４が左右に走行
し、ＰｃｈＴｒＰ２は、拡散層ＮＫ３，ゲート層ＰＧ
３，出力Ａ３の配線に接続されたドレイン層，電源ＶＣ
Ｃ２の配線に接続されたソース層からなり、入力端子Ｉ
Ｎ２はゲート層ＰＧ３に接続されている。図５のＮｃｈ
ＴｒＮ３は、図７の拡散層ＰＫ１，二つのゲート層ＮＧ
３，二つのソース層，出力Ａ３の配線に接続されたドレ
イン層からなり、ゲート層ＮＧ３は入力端子ＩＮ２に接
続されている。図５のインバータＩ２は、ＰｃｈＴｒＰ
４とＮｃｈＴｒＮ４とからなり、このＰｃｈＴｒＰ４
は、拡散層ＮＫ４，ゲート層ＰＧ４，ソース，出力Ａ４
に接続されたドレインからなり、ＮｃｈＴｒＮ４は、拡
散層ＰＫ４，ソース，出力Ａ４に接続されたドレインと
からなり、これらのトランジスタのソースは、いずれも
グランド配線Ｌ３に接続されている。機能ブロック群Ｋ
３は、グランド配線Ｌ３１が延長され、図示されていな
いところに配置される。ＮｃｈＴｒＮ３は、ＴＴＬレベ
ルを受けて動作するためゲート幅を大きく設計する必要
があり、マスク図面にするときにはデッドスペースを考
慮しゲートを分割して構成することは極めて賢明であ
る。
【００１５】現在、半導体メモリに於いては、図８に示
すように、チップ内部のグランド配線を、入力回路ＮＥ
２用配線Ｌ３，第１の機能ブロック群Ｋ３用の配線Ｌ３
１と、第２の機能ブロック群Ｋ４用の配線Ｌ４という用
途に応じて、接地パッドＧ３，Ｇ４を分けて配線してい
るが、入力回路用ＮＥ２用グランド配線Ｌ３は接地パッ
ドの個数の制限上専用の接地パッドを設けられない。こ
れでは、チップ面積増加となるため、専用接地パッドを
設けず、第１の機能ブロック群Ｋ３用のグランド配線Ｌ
３１がつながっている接地パッドＧ３の根元より分けて
入力回路専用グランドＬ３を配線することで、第１の機
能ブロック群Ｋ３が動作するときの充放電電流によるグ
ランドノイズ対策を行っている。
すように、チップ内部のグランド配線を、入力回路ＮＥ
２用配線Ｌ３，第１の機能ブロック群Ｋ３用の配線Ｌ３
１と、第２の機能ブロック群Ｋ４用の配線Ｌ４という用
途に応じて、接地パッドＧ３，Ｇ４を分けて配線してい
るが、入力回路用ＮＥ２用グランド配線Ｌ３は接地パッ
ドの個数の制限上専用の接地パッドを設けられない。こ
れでは、チップ面積増加となるため、専用接地パッドを
設けず、第１の機能ブロック群Ｋ３用のグランド配線Ｌ
３１がつながっている接地パッドＧ３の根元より分けて
入力回路専用グランドＬ３を配線することで、第１の機
能ブロック群Ｋ３が動作するときの充放電電流によるグ
ランドノイズ対策を行っている。
【００１６】一方、図９に示す特開平３−１８３１５９
号公報を参照すると、この発明は、電源パッド１１とグ
ランドパッド１２に接続される第１の電源・グランドラ
インと、電源パッド１３とグランドパッド１４に接続さ
れる第２の電源・グランドラインとを夫々独立に設け、
入力バッファ１が第１の電源ラインに接続され、内部論
理回路２及び出力バッファ３が第２電源ラインに接続さ
れている。
号公報を参照すると、この発明は、電源パッド１１とグ
ランドパッド１２に接続される第１の電源・グランドラ
インと、電源パッド１３とグランドパッド１４に接続さ
れる第２の電源・グランドラインとを夫々独立に設け、
入力バッファ１が第１の電源ラインに接続され、内部論
理回路２及び出力バッファ３が第２電源ラインに接続さ
れている。
【００１７】
【発明が解決しようとする課題】上述した図５乃至図８
の従来の半導体集積回路の入力回路においては、外部入
力信号端子ＩＮ２がＬｏｗからＨｉｇｈに変化すると
き、第１の機能ブロック群Ｋ３の動作によるノイズがグ
ランド配線Ｌ３１から接地パッドＧ３を介して入力回路
専用グランドＬ３に影響をあたえ、グランド配線Ｌ３が
電位的に浮くと、入力回路Ｈｉｇｈ検知レベルが悪化し
て過渡状態における電圧ＶＩＨの規格を満足出来ず、グ
ランド配線Ｌ３の浮きにより電圧ＶＩＨに影響をあたえ
ている時間だけ、インバータＩ２の出力Ａ４がＨｉｇｈ
となる時間が遅れてしまう。これにより、入力回路のア
クセス・スピードが遅くなり、その結果半導体集積回路
全体のアクセス・スピードを遅らせるという問題点があ
った。また、配線領域の占める面積が大きく、高密度に
集積できないことや、インバータ等のオン・オフ動作上
の信頼性が乏しいこと等の欠点もあった。
の従来の半導体集積回路の入力回路においては、外部入
力信号端子ＩＮ２がＬｏｗからＨｉｇｈに変化すると
き、第１の機能ブロック群Ｋ３の動作によるノイズがグ
ランド配線Ｌ３１から接地パッドＧ３を介して入力回路
専用グランドＬ３に影響をあたえ、グランド配線Ｌ３が
電位的に浮くと、入力回路Ｈｉｇｈ検知レベルが悪化し
て過渡状態における電圧ＶＩＨの規格を満足出来ず、グ
ランド配線Ｌ３の浮きにより電圧ＶＩＨに影響をあたえ
ている時間だけ、インバータＩ２の出力Ａ４がＨｉｇｈ
となる時間が遅れてしまう。これにより、入力回路のア
クセス・スピードが遅くなり、その結果半導体集積回路
全体のアクセス・スピードを遅らせるという問題点があ
った。また、配線領域の占める面積が大きく、高密度に
集積できないことや、インバータ等のオン・オフ動作上
の信頼性が乏しいこと等の欠点もあった。
【００１８】また、上記図９に示す発明の構成では、
「出力バッファ３のスイッチングノイズが入力バッファ
１には伝わらないので、入力バッファ１が誤動作するこ
とはない」と記載されているが、パッド数が著しく増加
し、半導体基板上の配線数も増加してしまうという問題
があった。
「出力バッファ３のスイッチングノイズが入力バッファ
１には伝わらないので、入力バッファ１が誤動作するこ
とはない」と記載されているが、パッド数が著しく増加
し、半導体基板上の配線数も増加してしまうという問題
があった。
【００１９】以上の諸問題を解決するため、本発明で
は、次の課題を掲げる。
は、次の課題を掲げる。
【００２０】（１）グランド配線の電位的浮きあがりに
より、動作時間が遅れたり、誤動作しないようにする。
より、動作時間が遅れたり、誤動作しないようにする。
【００２１】（２）アクセス・スピードを低下させない
ようにする。
ようにする。
【００２２】（３）半導体チップ上に占めるパターン面
積を、少なくとも大きくならないようにする。
積を、少なくとも大きくならないようにする。
【００２３】（４）動作上の信頼性を高めること。
【００２４】（５）パッド数の増加を抑え、配線数を低
く抑えるようにする。
く抑えるようにする。
【００２５】
【課題を解決するための手段】本発明の入力回路の構成
は、第１のチャネル型トランジスタと第２のチャネル型
トランジスタとを、高電位電源と第１のグランド配線と
の間に、直列接続し、前記第１，第２のチャネル型トラ
ンジスタのゲート同士を接続して入力となし、前記第２
のチャネル型トランジスタとゲート同士，ドレイン又は
ソース同士が接続され、同型のチャネル型を有する第３
のトランジスタを設け、前記第２のチャネル型トランジ
スタのソース又はドレインを第１のグランド配線を介し
て第１のグランドパッドに接続し、前記第３のトランジ
スタのソース又はドレンインを第２のグランド配線を介
して第２のグランドパッドに接続したことを特徴とし、
特に前記第１のグランド配線，前記第２のグランド配線
には、回路動作ノイズの最大値が同時には発生しないよ
うな関係にある第１，第２の機能ブロック群をそれぞれ
接続していることを特徴とし、特に前記第１の機能ブロ
ック群がメモリのセンス・アンプ系回路であり、前記第
２の機能ブロック群がデータ出力バッファ系回路である
ことを特徴とする。
は、第１のチャネル型トランジスタと第２のチャネル型
トランジスタとを、高電位電源と第１のグランド配線と
の間に、直列接続し、前記第１，第２のチャネル型トラ
ンジスタのゲート同士を接続して入力となし、前記第２
のチャネル型トランジスタとゲート同士，ドレイン又は
ソース同士が接続され、同型のチャネル型を有する第３
のトランジスタを設け、前記第２のチャネル型トランジ
スタのソース又はドレインを第１のグランド配線を介し
て第１のグランドパッドに接続し、前記第３のトランジ
スタのソース又はドレンインを第２のグランド配線を介
して第２のグランドパッドに接続したことを特徴とし、
特に前記第１のグランド配線，前記第２のグランド配線
には、回路動作ノイズの最大値が同時には発生しないよ
うな関係にある第１，第２の機能ブロック群をそれぞれ
接続していることを特徴とし、特に前記第１の機能ブロ
ック群がメモリのセンス・アンプ系回路であり、前記第
２の機能ブロック群がデータ出力バッファ系回路である
ことを特徴とする。
【００２６】
【実施例】図１は本発明の一実施例の入力回路を示す回
路図である。図１において、この実施例が図５の回路と
相違するところは、第１，第２の接地パッドＧ１，Ｇ２
があり、Ｎチャネル型トランジスタが二つあり、これに
応じてグランド配線が二つあること等である。この実施
例は、ゲートを外部入力信号端子ＩＮ１に接続しソース
を電源Ｖｃｃ１に接続したＰｃｈＴｒＰ１のドレイン
と、ゲートを外部入力信号端子ＩＮ１に接続しソースを
接地パッドＧ１からのグランド配線Ｌ１に接続したＮｃ
ｈＴｒＮ１のドレインとを接続した接点の出力Ａ１に、
ゲートを外部入力端子ＩＮ１に接続したＮｃｈＴｒＮ２
のドレインを接続し、このトランジスタＮ２のソースを
前記パッドＧ１とは異なる別の接地パッドＧ２からのグ
ランド配線Ｌ２に接続している。グランド配線Ｌ１には
機能ブロック群Ｋ１が接続され、グランド配線Ｌ２には
機能ブロック群Ｋ２が接続される。
路図である。図１において、この実施例が図５の回路と
相違するところは、第１，第２の接地パッドＧ１，Ｇ２
があり、Ｎチャネル型トランジスタが二つあり、これに
応じてグランド配線が二つあること等である。この実施
例は、ゲートを外部入力信号端子ＩＮ１に接続しソース
を電源Ｖｃｃ１に接続したＰｃｈＴｒＰ１のドレイン
と、ゲートを外部入力信号端子ＩＮ１に接続しソースを
接地パッドＧ１からのグランド配線Ｌ１に接続したＮｃ
ｈＴｒＮ１のドレインとを接続した接点の出力Ａ１に、
ゲートを外部入力端子ＩＮ１に接続したＮｃｈＴｒＮ２
のドレインを接続し、このトランジスタＮ２のソースを
前記パッドＧ１とは異なる別の接地パッドＧ２からのグ
ランド配線Ｌ２に接続している。グランド配線Ｌ１には
機能ブロック群Ｋ１が接続され、グランド配線Ｌ２には
機能ブロック群Ｋ２が接続される。
【００２７】図２（Ａ），（Ｂ）は、図１の実施例の回
路動作を示す波形図である。図２（Ａ）において、外部
入力信号端子ＩＮ１が低（Ｌｏｗ）レベルから高（Ｈｉ
ｇｈ）レベルに変化するとき、第１の機能ブロック群Ｋ
１と第２の機能ブロック群Ｋ２とはともに動作しておら
ず、グランド配線Ｌ１，Ｌ２ともに機能ブロック群Ｋ
１，Ｋ２が動作する時の充放電電流によるノイズの影響
を受けていないときの動作波形であり、この場合は従来
例の図６（Ａ）と同様の波形となる。外部入力信号端子
ＩＮ１が電圧ＶＩＨとなったときの状態を式を用いて示
す。ＰｃｈＴｒＰ１は飽和領域動作しており、ＰｃｈＴ
ｒＰ１のソース・ドレイン間電流をＩＰ１とし、Ｐｃｈ
ＴｒＰ１の製造工程における製造パラメータに起因する
比例係数は前記ＰｃｈＴｒＰ２と同じＫｐとし、Ｐｃｈ
ＴｒＰ１のしきい値電圧をＶＴＰ２とすると、ＩＰ１
は、次の（６）式により計算される。
路動作を示す波形図である。図２（Ａ）において、外部
入力信号端子ＩＮ１が低（Ｌｏｗ）レベルから高（Ｈｉ
ｇｈ）レベルに変化するとき、第１の機能ブロック群Ｋ
１と第２の機能ブロック群Ｋ２とはともに動作しておら
ず、グランド配線Ｌ１，Ｌ２ともに機能ブロック群Ｋ
１，Ｋ２が動作する時の充放電電流によるノイズの影響
を受けていないときの動作波形であり、この場合は従来
例の図６（Ａ）と同様の波形となる。外部入力信号端子
ＩＮ１が電圧ＶＩＨとなったときの状態を式を用いて示
す。ＰｃｈＴｒＰ１は飽和領域動作しており、ＰｃｈＴ
ｒＰ１のソース・ドレイン間電流をＩＰ１とし、Ｐｃｈ
ＴｒＰ１の製造工程における製造パラメータに起因する
比例係数は前記ＰｃｈＴｒＰ２と同じＫｐとし、Ｐｃｈ
ＴｒＰ１のしきい値電圧をＶＴＰ２とすると、ＩＰ１
は、次の（６）式により計算される。
【００２８】
【００２９】また、ＮｃｈＴｒＮ１およびＮｃｈＴｒＮ
２は飽和領域動作しており、ＮｃｈＴｒＮ１およびＮｃ
ｈＴｒＮ２のソース・ドレイン間電流をそれぞれＩＮ
１，ＩＮ２とし、ＮｃｈＴｒＮ１およびＮｃｈＴｒＮ２
の製造工程における製造パラメータに起因する比例係数
は前記ＮｃｈＴｒＮ３と同じＫｎとし、ＮｃｈＴｒＮ１
とＮｃｈＴｒＮ２のしきい値をそれぞれＶＴＮ１，ＶＴ
Ｎ２とすると、ＩＮ１およびＩＮ２は、それぞれ次の
（７），（８）式により計算される。
２は飽和領域動作しており、ＮｃｈＴｒＮ１およびＮｃ
ｈＴｒＮ２のソース・ドレイン間電流をそれぞれＩＮ
１，ＩＮ２とし、ＮｃｈＴｒＮ１およびＮｃｈＴｒＮ２
の製造工程における製造パラメータに起因する比例係数
は前記ＮｃｈＴｒＮ３と同じＫｎとし、ＮｃｈＴｒＮ１
とＮｃｈＴｒＮ２のしきい値をそれぞれＶＴＮ１，ＶＴ
Ｎ２とすると、ＩＮ１およびＩＮ２は、それぞれ次の
（７），（８）式により計算される。
【００３０】
【００３１】また、キルヒホップの電流法則より、ＩＰ
１＝ＩＮ１＋ＩＮ２…（９）が成り立つ。図２（Ｂ）は
外部入力信号端子ＩＮ１がＬｏｗからＨｉｇｈに変化す
るとき、グランド配線Ｌ１が第１の機能ブロック群Ｋ１
の動作時充放電電流によるノイズの影響を受けて浮いて
しまう電圧をΔＶ１としたとき、入力回路のＨｉｇｈ検
知電圧レベルはΔＶＩＨ１だけ悪化して〔ΔＶＩＨ＋Δ
ＩＶＩＨ１〕となったときの波形図である。グランド配
線Ｌ１，Ｌ２には、ノイズのピークが同時に発生するこ
とのない第１の機能ブロック群Ｋ１と第２の機能ブロッ
ク群Ｋ２（例えばＲＡＭ回路においてはメモリのセンス
系のグランド配線とＤＡＴＡ ＯＵＴ系のグランドとで
ある）を配置しているため、第２の機能ブロック群Ｋ２
は動作しておらず、グランド配線Ｌ２はノイズの影響を
受けていない。前記グランド配線Ｌ１がΔＶ１だけ浮い
て、外部入力信号ＩＮ１の電圧レベルが〔ΔＶＩＨ＋Δ
ＶＩＨ１〕となっている状態を式を用いて示す。Ｐｃｈ
ＴｒＰ１は飽和領域動作しており、ＰｃｈＴｒＰ１のソ
ース・ドレイン間電流をＩＰ′１とすると、ＩＰ′１
は、次の（１０）式により計算される。
１＝ＩＮ１＋ＩＮ２…（９）が成り立つ。図２（Ｂ）は
外部入力信号端子ＩＮ１がＬｏｗからＨｉｇｈに変化す
るとき、グランド配線Ｌ１が第１の機能ブロック群Ｋ１
の動作時充放電電流によるノイズの影響を受けて浮いて
しまう電圧をΔＶ１としたとき、入力回路のＨｉｇｈ検
知電圧レベルはΔＶＩＨ１だけ悪化して〔ΔＶＩＨ＋Δ
ＩＶＩＨ１〕となったときの波形図である。グランド配
線Ｌ１，Ｌ２には、ノイズのピークが同時に発生するこ
とのない第１の機能ブロック群Ｋ１と第２の機能ブロッ
ク群Ｋ２（例えばＲＡＭ回路においてはメモリのセンス
系のグランド配線とＤＡＴＡ ＯＵＴ系のグランドとで
ある）を配置しているため、第２の機能ブロック群Ｋ２
は動作しておらず、グランド配線Ｌ２はノイズの影響を
受けていない。前記グランド配線Ｌ１がΔＶ１だけ浮い
て、外部入力信号ＩＮ１の電圧レベルが〔ΔＶＩＨ＋Δ
ＶＩＨ１〕となっている状態を式を用いて示す。Ｐｃｈ
ＴｒＰ１は飽和領域動作しており、ＰｃｈＴｒＰ１のソ
ース・ドレイン間電流をＩＰ′１とすると、ＩＰ′１
は、次の（１０）式により計算される。
【００３２】
【００３３】また、ＮｃｈＴｒＮ１およびＮｃｈＴｒＮ
２は飽和領域動作しており、ＮｃｈＴｒＮ１およびＮｃ
ｈＴｒＮ２のソース・ドレイン間電流をそれぞれＩＮ′
１，ＩＮ′２とすると、ＩＮ′１およびＩＮ′２は、そ
れぞれ次の（１１），（１２）式により計算される。
２は飽和領域動作しており、ＮｃｈＴｒＮ１およびＮｃ
ｈＴｒＮ２のソース・ドレイン間電流をそれぞれＩＮ′
１，ＩＮ′２とすると、ＩＮ′１およびＩＮ′２は、そ
れぞれ次の（１１），（１２）式により計算される。
【００３４】
【００３５】またキルヒホップの電流法則より、ＩＰ′
１＝ＩＮ′１＋ＩＮ′２…（１３）が成り立つ。上記
（９），（１３）式より、次の（１４）式が得られる。
１＝ＩＮ′１＋ＩＮ′２…（１３）が成り立つ。上記
（９），（１３）式より、次の（１４）式が得られる。
【００３６】 ＩＰ１／ＩＰ′１＝（ＩＮ１＋ＩＮ２）／（ＩＮ′１＋ＩＮ′２）…（１４） ここで、上記（１４）式の各電圧を従来例で仮定した値
Ｖｃｃ２＝Ｖｃｃ１＝５（Ｖ），ＶＩＨ＝１．７
（Ｖ），ＶＴＮ３＝ＶＴＮ１＝ＶＴＮ２＝０．７
（Ｖ），ＶＴＰ２＝ＶＴＰ１＝０．８（Ｖ）としてグラ
ンド配線Ｌ１の浮きΔＶ１＝１．０（Ｖ）のときのΔＶ
ＩＨ１を上記（１４）式を用いて解くと、ΔＶＩＨ１＝
０．２５（Ｖ）となる。従来の０．９８（Ｖ）に比較し
て格段に改善されている。
Ｖｃｃ２＝Ｖｃｃ１＝５（Ｖ），ＶＩＨ＝１．７
（Ｖ），ＶＴＮ３＝ＶＴＮ１＝ＶＴＮ２＝０．７
（Ｖ），ＶＴＰ２＝ＶＴＰ１＝０．８（Ｖ）としてグラ
ンド配線Ｌ１の浮きΔＶ１＝１．０（Ｖ）のときのΔＶ
ＩＨ１を上記（１４）式を用いて解くと、ΔＶＩＨ１＝
０．２５（Ｖ）となる。従来の０．９８（Ｖ）に比較し
て格段に改善されている。
【００３７】尚、上記第１の機能ブロック群Ｋ１として
メモリ・センス系回路、第２の機能ブロック群Ｋ２とし
てデータ出力バッファ系回路とすれば、センス動作時デ
ータ出力バッファは動作することはなく、またデータ出
力時にはセンス動作はない為、これら双方のグランド配
線に同時にノイズが発生することはない。
メモリ・センス系回路、第２の機能ブロック群Ｋ２とし
てデータ出力バッファ系回路とすれば、センス動作時デ
ータ出力バッファは動作することはなく、またデータ出
力時にはセンス動作はない為、これら双方のグランド配
線に同時にノイズが発生することはない。
【００３８】図３は図１の実施例のマスク図面である。
図３において、この実施例が図７の従来例と相違する点
は３本のグランド配線が２本のグランド配線Ｌ１，Ｌ２
となっていることと、二つのＮｃｈトランジスタＮ１，
Ｎ２のソースが、それぞれ別のグランド配線Ｌ１，Ｌ２
に接続されていることである。拡散層ＰＫ１の右側領域
は、ゲート層ＮＧ１，出力Ａ１に接続されたドレイン
層、グランド配線Ｌ２に接続されたソース層からなるＮ
ｃｈＴｒＮ２となっており、その左側領域は、ゲート層
ＮＧ１，出力Ａ１に接続されたドレイン層，グランド配
線Ｌ１に接続されたソース層からなるＮｃｈＴｒＮ１と
なっている。グランド配線Ｌ１，Ｌ２は、それぞれパッ
ドＧ１，Ｇ２に接続されている。この他の部分は、図７
と共通しているので、説明を省略する。
図３において、この実施例が図７の従来例と相違する点
は３本のグランド配線が２本のグランド配線Ｌ１，Ｌ２
となっていることと、二つのＮｃｈトランジスタＮ１，
Ｎ２のソースが、それぞれ別のグランド配線Ｌ１，Ｌ２
に接続されていることである。拡散層ＰＫ１の右側領域
は、ゲート層ＮＧ１，出力Ａ１に接続されたドレイン
層、グランド配線Ｌ２に接続されたソース層からなるＮ
ｃｈＴｒＮ２となっており、その左側領域は、ゲート層
ＮＧ１，出力Ａ１に接続されたドレイン層，グランド配
線Ｌ１に接続されたソース層からなるＮｃｈＴｒＮ１と
なっている。グランド配線Ｌ１，Ｌ２は、それぞれパッ
ドＧ１，Ｇ２に接続されている。この他の部分は、図７
と共通しているので、説明を省略する。
【００３９】従来例の図７で示したように、ＮｃｈＴｒ
Ｎ３を、マスク図面にするときゲートを分割して構成さ
れている場合は、図３の第１のＮｃｈＴｒＮ１と第２の
ＮｃｈＴｒＮ２とは少なくとも面積増なしに、そのまま
の形で容易に実現可能である。また、グランド配線Ｌ
１，Ｌ２は、図７の入力専用グランド配線Ｌ３をなくし
て、このグランド配線Ｌ３の配線幅分をグランド配線Ｌ
３１，Ｌ４に配分する必要があり、入力回路が接続され
て増加する電流能力を有するように幅広とし、図３のグ
ランド配線Ｌ１，Ｌ２の配線幅は、Ｌ１＝Ｌ３１＋Ｌ３
／２，Ｌ２＝Ｌ４＋Ｌ３／２となる。よって、この実施
例によれば、マスク図面の面積は従来と比べて少なくと
も増加させることなく、容易に実現可能である。
Ｎ３を、マスク図面にするときゲートを分割して構成さ
れている場合は、図３の第１のＮｃｈＴｒＮ１と第２の
ＮｃｈＴｒＮ２とは少なくとも面積増なしに、そのまま
の形で容易に実現可能である。また、グランド配線Ｌ
１，Ｌ２は、図７の入力専用グランド配線Ｌ３をなくし
て、このグランド配線Ｌ３の配線幅分をグランド配線Ｌ
３１，Ｌ４に配分する必要があり、入力回路が接続され
て増加する電流能力を有するように幅広とし、図３のグ
ランド配線Ｌ１，Ｌ２の配線幅は、Ｌ１＝Ｌ３１＋Ｌ３
／２，Ｌ２＝Ｌ４＋Ｌ３／２となる。よって、この実施
例によれば、マスク図面の面積は従来と比べて少なくと
も増加させることなく、容易に実現可能である。
【００４０】図４は図３のマスク図面を用いた場合のグ
ランド配線及び機能ブロック群の配置構成を示したブロ
ック図である。図４において、機能ブロック群Ｋ１，グ
ランド配線Ｌ１，パッドＧ１が接続され、機能ブロック
群Ｋ２，グランド配線Ｌ２，パッドＧ２が接続され、入
力回路ＮＥ１を構成するトランジスタの接地はこれら双
方のグランド配線Ｌ１，Ｌ２に接続される。
ランド配線及び機能ブロック群の配置構成を示したブロ
ック図である。図４において、機能ブロック群Ｋ１，グ
ランド配線Ｌ１，パッドＧ１が接続され、機能ブロック
群Ｋ２，グランド配線Ｌ２，パッドＧ２が接続され、入
力回路ＮＥ１を構成するトランジスタの接地はこれら双
方のグランド配線Ｌ１，Ｌ２に接続される。
【００４１】
【発明の効果】以上説明したように、本発明の入力回路
は、上記課題が解決され、高電位側の電界効果トランジ
スタに接続される低電位側の例えば第１のトランジスタ
のソースを第１のグランド配線に接続し、第２のトラン
ジスタのソースを第２のグランド配線に接続し、特に第
１のグランド配線に接続している第１の機能ブロック群
の他に、これとはノイズのピークが同時に発生すること
のないような第２の機能ブロック群を配置した第２のグ
ランド配線を形成した場合には、チップ面積の少なくと
も増加なしにグランドノイズによる入力回路の電圧ＶＩ
Ｈの悪化量を従来の２５％以上に低減でき、このため電
圧ＶＩＨの規格を満足出来ないほど入力回路の高レベル
の検知レベルが悪化することはなく、動作の信頼性が高
く、また入力回路のアクセス・スピードが遅くならない
という効果がある。
は、上記課題が解決され、高電位側の電界効果トランジ
スタに接続される低電位側の例えば第１のトランジスタ
のソースを第１のグランド配線に接続し、第２のトラン
ジスタのソースを第２のグランド配線に接続し、特に第
１のグランド配線に接続している第１の機能ブロック群
の他に、これとはノイズのピークが同時に発生すること
のないような第２の機能ブロック群を配置した第２のグ
ランド配線を形成した場合には、チップ面積の少なくと
も増加なしにグランドノイズによる入力回路の電圧ＶＩ
Ｈの悪化量を従来の２５％以上に低減でき、このため電
圧ＶＩＨの規格を満足出来ないほど入力回路の高レベル
の検知レベルが悪化することはなく、動作の信頼性が高
く、また入力回路のアクセス・スピードが遅くならない
という効果がある。
【図１】本発明の一実施例の入力回路を示す回路図であ
る。
る。
【図２】（Ａ），（Ｂ）は図１の回路の動作を示す波形
図である。
図である。
【図３】図１の回路の平面パターンを示すマスク図であ
る。
る。
【図４】図１の回路のレイアウトを示すブロック図であ
る。
る。
【図５】従来の入力回路の一例を示す回路図である。
【図６】（Ａ），（Ｂ）は図５の回路の動作を示す波形
図である。
図である。
【図７】図５の回路の平面パターンを示すマスク図であ
る。
る。
【図８】図５の回路のレイアウトを示すブロック図であ
る。
る。
【図９】従来の入力回路の他例を示すブロック図であ
る。
る。
ＩＮ１，ＩＮ２ 入力端子 Ａ１乃至Ａ４ 出力 Ｖｃｃ１，Ｖｃｃ２ 電源 Ｐ１，Ｐ２ Ｐチャネル型ＭＯＳトランジスタ Ｎ１，Ｎ２，Ｎ３ Ｎチャネル型ＭＯＳトランジスタ Ｉ１，Ｉ２ インバータ Ｇ１乃至Ｇ４ グランドパッド Ｌ１，Ｌ２，Ｌ３，Ｌ３１ グランド配線 ＰＧ１，ＰＧ２，ＮＧ１，ＮＧ２，ＰＧ３，ＰＧ４，Ｎ
Ｇ３，ＮＧ４ ゲート層 ＮＫ１，ＮＫ２，ＮＫ３，ＮＫ４，ＰＫ１，ＰＫ２，Ｐ
Ｋ３，ＰＫ４ 拡散層 １ 入力バッファ ２ 内部論理回路 ３ 出力バッファ ４，５，１１，乃至１４ パッド
Ｇ３，ＮＧ４ ゲート層 ＮＫ１，ＮＫ２，ＮＫ３，ＮＫ４，ＰＫ１，ＰＫ２，Ｐ
Ｋ３，ＰＫ４ 拡散層 １ 入力バッファ ２ 内部論理回路 ３ 出力バッファ ４，５，１１，乃至１４ パッド
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822 21/8242 27/108 Ｇ１１Ｃ 11/34 ３４１ Ａ Ｈ０１Ｌ 21/82 Ｐ 27/04 Ｆ 27/10 ３２５ Ｖ
Claims (3)
- 【請求項１】 第１のチャネル型トランジスタと第２の
チャネル語トランジスタとを、高電位電源と第１のグラ
ンド配線との間に、直列接続し、前記第１，第２のチャ
ネル型トランジスタのゲート同士を接続して入力とな
し、前記第２のチャネル型トランジスタとゲート同士，
ドレイン又はソース同士が接続され、同型のチャネル型
を有する第３のトランジスタを設け、前記第２のチャネ
ル型トランジスタのソース又はドレインを第１のグラン
ド配線を介して第１のグランドパッドに接続し、前記第
３のトランジスタのソース又はドレインを第２のグラン
ド配線を介して第２のグランドパッドに接続したことを
特徴とする入力回路。 - 【請求項２】 前記第１のグランド配線，前記第２のグ
ランド配線には、回路動作ノイズの最大値が同時には発
生しないような関係にある第１，第２の機能ブロック群
をそれぞれ接続している請求項１記載の入力回路。 - 【請求項３】 前記第１の機能ブロック郡がメモリのセ
ンス・アンプ系回路であり、前記第２の機能ブロック群
がデータ出力バッファ系回路である請求項２記載の入力
回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6138841A JP2648091B2 (ja) | 1994-06-21 | 1994-06-21 | 入力回路 |
| US08/493,305 US5537058A (en) | 1994-06-21 | 1995-06-21 | Semiconductor device having high speed input circuit |
| KR1019950016768A KR0146848B1 (ko) | 1994-06-21 | 1995-06-21 | 고속 입력회로를 갖는 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6138841A JP2648091B2 (ja) | 1994-06-21 | 1994-06-21 | 入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088717A true JPH088717A (ja) | 1996-01-12 |
| JP2648091B2 JP2648091B2 (ja) | 1997-08-27 |
Family
ID=15231451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6138841A Expired - Fee Related JP2648091B2 (ja) | 1994-06-21 | 1994-06-21 | 入力回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5537058A (ja) |
| JP (1) | JP2648091B2 (ja) |
| KR (1) | KR0146848B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998008224A1 (fr) * | 1996-08-16 | 1998-02-26 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de circuit integre a semi-conducteurs |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573077A (en) * | 1980-06-06 | 1982-01-08 | Casio Comput Co Ltd | Term setting system |
| JPS6441521A (en) * | 1987-08-08 | 1989-02-13 | Mitsubishi Electric Corp | Threshold level switching circuit |
| JPH05218318A (ja) * | 1992-01-06 | 1993-08-27 | Nec Corp | 集積回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US488978A (en) * | 1893-01-03 | Ralph ashley | ||
| US4563595A (en) * | 1983-10-27 | 1986-01-07 | National Semiconductor Corporation | CMOS Schmitt trigger circuit for TTL logic levels |
| JPH03183159A (ja) * | 1989-12-12 | 1991-08-09 | Nec Corp | 半導体集積回路装置 |
| JPH04132252A (ja) * | 1990-09-21 | 1992-05-06 | Hitachi Ltd | 半導体集積回路装置 |
| US5319260A (en) * | 1991-07-23 | 1994-06-07 | Standard Microsystems Corporation | Apparatus and method to prevent the disturbance of a quiescent output buffer caused by ground bounce or by power bounce induced by neighboring active output buffers |
-
1994
- 1994-06-21 JP JP6138841A patent/JP2648091B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-21 KR KR1019950016768A patent/KR0146848B1/ko not_active Expired - Lifetime
- 1995-06-21 US US08/493,305 patent/US5537058A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573077A (en) * | 1980-06-06 | 1982-01-08 | Casio Comput Co Ltd | Term setting system |
| JPS6441521A (en) * | 1987-08-08 | 1989-02-13 | Mitsubishi Electric Corp | Threshold level switching circuit |
| JPH05218318A (ja) * | 1992-01-06 | 1993-08-27 | Nec Corp | 集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998008224A1 (fr) * | 1996-08-16 | 1998-02-26 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de circuit integre a semi-conducteurs |
| US6052316A (en) * | 1996-08-16 | 2000-04-18 | Mitsubishi Denki Kabushiki Kaisha | Output buffer circuitry for semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002802A (ko) | 1996-01-26 |
| US5537058A (en) | 1996-07-16 |
| KR0146848B1 (ko) | 1998-08-01 |
| JP2648091B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515521B2 (en) | Semiconductor integrated circuit for low power and high speed operation | |
| KR890004958B1 (ko) | 반도체 집적회로 | |
| KR900005148B1 (ko) | 칩온칩(chip-on-chip)반도체 장치 | |
| US5598347A (en) | Layout method for designing an integrated circuit device by using standard cells | |
| EP0280236B1 (en) | Method of manufacturing an insulated-gate semicustom integrated circuit | |
| US7443224B2 (en) | Multi-threshold MIS integrated circuit device and circuit design method thereof | |
| KR100331946B1 (ko) | 출력버퍼회로 | |
| US6072354A (en) | Semiconductor device output buffer circuit for LSI | |
| JP2004186666A (ja) | 半導体集積回路装置 | |
| US4883978A (en) | Semiconductor device having reduced potential fluctuations | |
| US5378941A (en) | Bipolar transistor MOS transistor hybrid semiconductor integrated circuit device | |
| KR100302529B1 (ko) | 박막반도체집적회로 | |
| EP0459422A2 (en) | Data output circuit of semiconductor device | |
| US5083181A (en) | Semiconductor integrated circuit device and wiring method thereof | |
| JP2531827B2 (ja) | 半導体装置及びその製造方法 | |
| US5552618A (en) | Multi-voltage-lever master-slice integrated circuit | |
| US20070223279A1 (en) | Semiconductor integrated circuit device | |
| US5416431A (en) | Integrated circuit clock driver having improved layout | |
| EP0196391B1 (en) | Gallium arsenide gate array integrated circuit including dcfl nand gate | |
| JP3652668B2 (ja) | 半導体集積回路 | |
| EP0911974B1 (en) | Improved output circuit for integrated circuits | |
| JP2648091B2 (ja) | 入力回路 | |
| JPS6161437A (ja) | 半導体集積回路装置 | |
| US6281529B1 (en) | Semiconductor device having optimized input/output cells | |
| US5393996A (en) | Integrated semiconductor configuration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970401 |
|
| LAPS | Cancellation because of no payment of annual fees |