JPH0887959A - Manufacturing method of microchip for electron source and microchip for electron source obtained by said method - Google Patents
Manufacturing method of microchip for electron source and microchip for electron source obtained by said methodInfo
- Publication number
- JPH0887959A JPH0887959A JP9888595A JP9888595A JPH0887959A JP H0887959 A JPH0887959 A JP H0887959A JP 9888595 A JP9888595 A JP 9888595A JP 9888595 A JP9888595 A JP 9888595A JP H0887959 A JPH0887959 A JP H0887959A
- Authority
- JP
- Japan
- Prior art keywords
- microchip
- electron source
- manufacturing
- grid
- source according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000004140 cleaning Methods 0.000 claims abstract description 30
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 239000000126 substance Substances 0.000 claims abstract description 14
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 12
- 238000007730 finishing process Methods 0.000 claims abstract description 11
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000003518 caustics Substances 0.000 claims abstract description 4
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 4
- 238000001020 plasma etching Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 21
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 11
- 239000010955 niobium Substances 0.000 claims description 9
- 238000005260 corrosion Methods 0.000 claims description 7
- 229910052758 niobium Inorganic materials 0.000 claims description 7
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000002585 base Substances 0.000 abstract 3
- 239000003513 alkali Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910052742 iron Inorganic materials 0.000 abstract 1
- 230000005855 radiation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010849 ion bombardment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 230000009972 noncorrosive effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000009304 pastoral farming Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、一般的に、例えばイメ
ージディスプレーのために使用される平面マトリクスス
クリーンのような、電子放射効果を持った放射型陰極シ
ステムに関する。特に、マイクロチップの陰極の特性及
び大表面における一様性を向上させることができる製造
方法に関する。FIELD OF THE INVENTION This invention relates generally to emissive cathode systems having an electron emissive effect, such as planar matrix screens used for image displays. In particular, it relates to a manufacturing method capable of improving the characteristics of the cathode of the microchip and the uniformity on the large surface.
【０００２】[0002]
【従来の技術及び解決すべき課題】そのような放射マイ
クロチップシステム及びその製造方法は、例えば、１９
８６，１．２４の仏国特許公開２，５９３，９５３に詳
しく記載されている。これを参照すると、後述する図
１、図２、図３を寄せ集めたようなタイプの構造のマイ
クロチップを製造するための手順が知られている。2. Description of the Related Art Such a radiation microchip system and a method of manufacturing the same are described in, for example, 19
86,1.24, French Patent Publication 2,593,953. With reference to this, there is known a procedure for manufacturing a microchip having a structure similar to that of FIGS. 1, 2, and 3 described later.
【０００３】図１には、既に製造された構造が示されて
いる。この構造は、絶縁層により囲まれた基層を含み、
陰極を構成する導電体８と、中間に配置された絶縁層１
２を介して積層されたグリッド１０ａと、マイクロチッ
プ製造操作中マスクするために表面に配置された例えば
ニッケル層２３とを備える。このニッケル層２３、グリ
ッド１０ａ及び絶縁層１２は穴１６を備えており、この
底部は、陰極８に電気的に接続される導電体により構成
される、将来マイクロチップを形づくる堆積するための
部分である。FIG. 1 shows an already manufactured structure. This structure includes a base layer surrounded by an insulating layer,
Conductor 8 constituting the cathode and insulating layer 1 disposed in the middle
2 and a grid 10a, for example a nickel layer 23 disposed on the surface for masking during a microchip manufacturing operation. The nickel layer 23, the grid 10a and the insulating layer 12 are provided with holes 16, the bottom of which is a part for depositing to form future microtips, which is constituted by a conductor electrically connected to the cathode 8. is there.
【０００４】マイクロチップの製造のために、図２にを
参照することにより達成される以下の方法が示される。
まず、例えば完全な構造にモリブデン層１８ａが堆積す
る場所を確保する。この層１８ａはおよそ１．８μｍの
厚さを有する。前記構造の表面に関して通常の投射条件
の下で堆積される。この堆積工程は、可能な限り、前記
穴１６内に高さ１．２〜１．５μｍの高さのモリブデン
の円錐１８が形成されるようになっている。これは、電
気化学的なプロセスが使用されたニッケル層２３の選択
的な溶解といった方法により行われる。図３に、この方
法が示される。例えばニオブがグリッド１０ａに穴を開
け、マイクロチップ１８からの電子放射が達成される。The following method, achieved by referring to FIG. 2, for the manufacture of microchips is shown.
First, for example, a place where the molybdenum layer 18a is deposited in a complete structure is secured. This layer 18a has a thickness of approximately 1.8 μm. Deposited under normal projection conditions for the surface of the structure. In this deposition process, a cone of molybdenum 18 having a height of 1.2 to 1.5 μm is formed in the hole 16 as much as possible. This is done by a method such as selective dissolution of the nickel layer 23 using an electrochemical process. This method is shown in FIG. For example, niobium pierces the grid 10a and electron emission from the microchip 18 is achieved.
【０００５】いくつかの技術の変形の範囲内で、図１、
図２及び図３に述べたよく知られた方法が、放射性陰極
システムのマイクロチップを製造するために現在使用さ
れている。しかし、このように得られたマイクロチップ
はいくつかの欠陥を有している。すなわち、まず、前述
の方法で製造したという事実から得られる結果は、独立
のチップ及び／又は独立した陰極間の再現性のある形状
ではなく、特に量産過程で必要とする大きな表面ではな
おさらである。図２及び図３中の符号１８で示す完全な
円錐形状をいつも有することは有り得ないという事実が
ある。このように、通常、図４で示すような形状が与え
るように曲線の半径が最大となった形状を呈する。これ
は、放射性能を明かに減ずる傾向にある。すなわち、マ
イクロチップ−グリッド間電圧を与える電流密度が発生
させられる。他方、陰極の製造には、前記チップの製造
の後に置き換える、特に、前記グリッドを製造する導体
ストリップを区切るための、少なくとも一つの写真製版
工程を必要とする。この工程は、前記チップの上に十分
な汚染の危険を生じさせる（生体汚染やクリーニングト
レース(cleaning traces)など）。Within the scope of several technical variants, FIG.
The well-known methods described in Figures 2 and 3 are currently used to fabricate microchips for emissive cathode systems. However, the microchip thus obtained has some defects. That is, first of all, the result obtained from the fact that it was manufactured by the above-mentioned method is not particularly reproducible shape between independent chips and / or independent cathodes, especially on the large surfaces required in the mass production process. . There is the fact that it is never possible to always have the perfect conical shape indicated by 18 in FIGS. As described above, the shape normally has the maximum radius of the curve as given by the shape shown in FIG. This tends to clearly reduce the radiation performance. That is, a current density that gives a voltage between the microchip and the grid is generated. On the other hand, the production of the cathode requires at least one photolithographic process, which is replaced after the production of the chips, in particular for partitioning the conductor strips which produce the grid. This step creates a significant risk of contamination on the chip (such as biocontamination and cleaning traces).
【０００６】また、チップの放射性能は、チップの形状
やその表面状態によりかなり変化する。Further, the radiation performance of the chip changes considerably depending on the shape of the chip and its surface condition.
【０００７】これらの条件の下で、マイクロチップの小
さな部分が前記システムの電子の流れを規制するもの
で、この効果は非常に不十分であり、前記放射は、完全
な陰極の上では均一ではない。Under these conditions, a small part of the microtip regulates the electron flow in the system, this effect is very poor, and the emission is not even over a perfect cathode. Absent.
【０００８】欧州特許公開４３４３３０によれば、曲線
の半径を改良するために製造後にチップをエッチするこ
とが知られている。しかしながら、この方法は大きな表
面を持つ陰極には適してはいない。According to EP-A-434330 it is known to etch the chip after manufacture in order to improve the radius of the curve. However, this method is not suitable for cathodes with large surfaces.
【０００９】[0009]
【発明の開示】本発明は、マイクロチップの幾何学性及
び表面状態の均一性を可能な限り向上させることができ
る方法に関し、電子源用のマイクロチップの製造に適し
た方法に関する。DISCLOSURE OF THE INVENTION The present invention relates to a method capable of improving geometrical properties and surface state uniformity of a microchip as much as possible, and relates to a method suitable for manufacturing a microchip for an electron source.
【００１０】この方法は、独立点と独立源との間の散乱
の特徴をおおよそ減少することにより、前記不利点をで
きるだけ解消することができ、同じくらい高い放射レベ
ルを持つような、均一な平面や生産に適した特質を持っ
たマイクロチップの陰極を製造することができる。This method eliminates the above-mentioned disadvantages as much as possible by substantially reducing the characteristics of the scattering between the independent points and the independent sources, and a uniform plane with an equally high radiation level. It is possible to manufacture a microchip cathode having characteristics suitable for production.
【００１１】さらに、本発明は、陰極導電体システム
と、グリッドにより囲まれた中間絶縁体及びマイクロチ
ップと、前記グリッドは下面と上面との間に幾何学的に
配置された電子源用マイクロチップの製造方法に関し、
前記マイクロチップが、清浄工程とこの後の表面の腐食
による仕上げ又は改良工程とを備えることを特徴として
いる。Further, the present invention provides a cathode conductor system, an intermediate insulator and a microchip surrounded by a grid, the grid being geometrically arranged between a lower surface and an upper surface. Regarding the manufacturing method of
The microchip is characterized by comprising a cleaning step and a subsequent surface corrosion finishing or improving step.
【００１２】他方、例えば仏国特許公開２，５９３，９
５３に説明されている方法によりマイクロチップを製造
することを示し、本発明は、表面状態を可能な限り均一
にする第１の洗浄工程を最初に実行することを提案し、
この後、マイクロチップの形状を与えるために補足的に
腐食させる仕上げ又は改良工程は、できる限り閉ざされ
た状態で所望の理想状態、すなわち、曲線の半径が可能
な限り小さく（数ダースナノメータより小さい程度）と
される。On the other hand, for example, French Patent Publication 2,593,9
Producing microchips by the method described in 53, the present invention proposes to first carry out a first cleaning step to make the surface condition as uniform as possible,
After this, the finishing or refinement step of additionally corroding to give the shape of the microtips is as close as possible to the desired ideal state, ie the radius of the curve is as small as possible (less than a few dozen nanometers). Degree).
【００１３】特に、この最適化は、このマイクロチップ
の先端の点又はチップを持った円錐に可能な限り近い形
状を追求することを含み、他方、比較的大きな電場を達
成することができるように、チップ効果を増加させるこ
とができるようにすることを目的とする。In particular, this optimization involves seeking a shape as close as possible to the point at the tip of the microtip or the cone with the tip, while allowing a relatively large electric field to be achieved. , Aim to be able to increase the chip effect.
【００１４】さらに、前記仕上げ工程は、湿式化学的洗
浄を含む第２の清浄工程を有している。Further, the finishing process has a second cleaning process including wet chemical cleaning.
【００１５】好ましくは、前記第１の洗浄工程は、第１
の湿式化学的洗浄工程と、例えばＯ−２プラズマを使用
した第２の洗浄工程とを備える。Preferably, the first cleaning step is the first
And the second cleaning step using, for example, O-2 plasma.
【００１６】本発明によれば、表面を腐食する仕上げ工
程は、他の周知の方法、例えば制御された化学的な又は
電気化学的なエッチや反応性イオンエッチやイオンボン
バードメント(bombardment)により達成することができ
る。According to the invention, the surface-corrosion finishing step is accomplished by other well-known methods such as controlled chemical or electrochemical etching, reactive ion etching or ion bombardment. can do.
【００１７】本発明に係る方法の特徴によれば、マイク
ロチップの表面のエッチは数ダース〜数千オングストロ
ームの厚さを越えて行われる。According to a characteristic of the method according to the invention, the etching of the surface of the microchip is carried out over a thickness of a few dozen to a few thousand angstroms.
【００１８】本発明の方法の他の利点は、フラットディ
スプレイの製造の場合遭遇する非常に広い放射面を処理
することができる。このように、この方法は、可能な限
り簡単に得られたマイクロチップのおおよその形状を、
正確にすることができる。これにより、個々のチップ間
の放射特徴について散乱を減少させることにより、前記
先行技術よりもより良く非常に高い電子放射レベルに導
かれる。このため、電子を抽出するために前記グリッド
と前記陰極電極との間に印加すべき必要な供給電圧を可
能な限り減らすことができる。Another advantage of the method of the present invention is that it can handle the very wide emitting surface encountered in the manufacture of flat displays. Thus, this method gives the approximate shape of the resulting microchip as easily as possible.
Can be accurate. This leads to a much higher electron emission level, better than the prior art, by reducing the scattering on the emission characteristics between the individual chips. Therefore, the required supply voltage to be applied between the grid and the cathode electrode to extract electrons can be reduced as much as possible.
【００１９】本発明の基本的構成は、おおよその後の形
状（大きな表面を製造することが簡単でかつ高価でな
い。）を与えるマイクロチップの製造工程を含み、マイ
クロチップの清浄することと、反応性イオンエッチや他
の化学的又は電気化学的エッチ方法を用いて曲線の半径
を改良及び均一化することを含む。The basic construction of the present invention comprises the steps of manufacturing a microchip which gives it an approximate later shape (manufacturing a large surface is simple and inexpensive), the cleaning of the microchip and the reaction. Includes improving and equalizing the radius of the curve using a zwitterion etch or other chemical or electrochemical etch method.
【００２０】少なくとも２つの部分からをマイクロチッ
プ製造するとき、特に有利である。すなわち、ベースで
ある第１の部分は、基本的に円錐台をしており、前記仕
上げ工程により腐食されないか非常に腐食され難くい材
料から選択された第１の導電体材料から構成されてお
り、第２の部分は反応性チップから構成され、前記第１
の部分に堆積して形成され、前記第２の部分は、前記仕
上げ工程により腐食される材料から選択された導電体材
料から構成されている。It is particularly advantageous when manufacturing microchips from at least two parts. That is, the first portion, which is the base, is basically a truncated cone, and is composed of a first conductor material selected from materials that are not corroded or are not easily corroded by the finishing process. , The second part comprises a reactive chip, said first part
And is formed by depositing on the portion of the second portion, and the second portion is made of a conductor material selected from materials that are corroded by the finishing process.
【００２１】なお、「導電体」という用語は、半導体材
料も含まれる。The term "conductor" also includes semiconductor materials.
【００２２】前記第１の部分（ベース）はその頂点が前
記グリッドの下面とおおよそ同じレベルとなるようにさ
れている。The vertices of the first portion (base) are arranged to be at substantially the same level as the lower surface of the grid.
【００２３】以下に記載する特別の場合には、本発明に
より利益が得られる。前記マイクロチップが仕上げ工程
で感受性の高い１種の材料から製造されているときに
は、仕上げ時間を制御しなければならない。このよう
に、もし時間が過度である場合には、前記チップの頂点
は、非常に早く前記グリッドの下面の下になってしま
う。この結果、電子放射効果が非常に悪くなる。もし、
時間が少ないと、曲線の半径が最適ではなく、仕上げ工
程で要求される効果を達成することができない。In the special cases described below, the present invention benefits. The finishing time must be controlled when the microchip is made from one material that is sensitive to the finishing process. Thus, if the time is excessive, the apex of the tip will fall below the bottom surface of the grid very quickly. This results in a very poor electron emission effect. if,
With less time, the radius of the curve is less than optimal and the effect required in the finishing process cannot be achieved.
【００２４】しかしながら、前述の方法により２つの部
分から形成されていても、仕上げ時間は前記チップの曲
線の最適な半径を得るために適当でなければならない。
しかし、もし長すぎても、チップの頂点は前記グリッド
の下面よりも上方に残留している。なぜなら、それは、
非腐食性又は難腐食性であるからである。However, even when formed from two parts by the method described above, the finishing time must be adequate to obtain the optimum radius of curvature of the tip.
However, if it is too long, the tip apex remains above the bottom surface of the grid. Because it is
This is because it is non-corrosive or hardly corrosive.
【００２５】本発明は、陰極導電体のシステムと、中間
の絶縁体をもった積層されたグリッドと、前記絶縁体と
グリッドに形成された穴に堆積されたマイクロチップと
を備え、前記グリッドは下面と上面との間に幾何学的に
位置している電子放射用のマイクロチップにおいて、少
なくとも２つの部分からなり、第１の部分は、高さがＨ
の円錐台をし、第１の導電体材料から形成されており、
第２の部分は、円錐状のチップからなり、第１の部分に
堆積され、第２の導電体材料から形成されており、第１
及び第２の材料は、第２の材料が前記第１の材料に比べ
て選択的に腐食されることにより仕上げ又は改良ができ
るように選択され、前記腐食は制御された化学的又は電
気化学的エッチ、反応性イオンエッチ、又はイオンボン
バードメントからなっている。The present invention comprises a system of cathode conductors, a stacked grid with an intermediate insulator, and microchips deposited in the insulator and holes formed in the grid, the grid comprising: In a microchip for electron emission, which is geometrically located between the lower surface and the upper surface, it consists of at least two parts, the first part having a height H
A truncated cone, formed of a first conductive material,
The second portion comprises a conical tip, deposited on the first portion and formed from a second conductor material,
And the second material is selected such that the second material can be finished or improved by being selectively corroded as compared to the first material, the corrosion being controlled chemical or electrochemical. It consists of etch, reactive ion etch, or ion bombardment.
【００２６】前記高さＨは、前記第１の部分の頂点が前
記グリッドの下面と実質的に同一であるような高さとな
っている。The height H is such that the apex of the first portion is substantially the same as the lower surface of the grid.
【００２７】このように、本発明は、陰極導電体の上に
直接ではなく堆積されたマイクロチップへの集積に、例
えば、前記マイクロチップと陰極導電体との間に挿入さ
れた絶縁層上に堆積に適用することができる。Thus, the present invention provides for the integration into microchips deposited not directly on the cathode conductors, for example on an insulating layer inserted between said microtips and the cathode conductors. It can be applied to deposition.
【００２８】[0028]
【実施例】本発明について、以下に示す限定的でない実
施例に基づいて、図面を参照しつつ詳細に記述する。The present invention will be described in detail with reference to the drawings based on the following non-limiting examples.
【００２９】本発明の構成段階は、電子放射用マイクロ
チップを有する陰極を製造に適した方法として周知であ
る。そのような方法は、例えば仏国特許公開２，５９
３，９５３（対応米国特許：４，８５７，１６１号）に
示されている。これは、要約すれば、以下の段階を備え
る。The constituent steps of the invention are well known as a method suitable for manufacturing cathodes having microtips for electron emission. Such a method is described, for example, in French Patent Publication 2,59.
3,953 (corresponding U.S. Pat. No. 4,857,161). This comprises, in summary, the following steps:
【００３０】すなわち、シリコンの酸化物層７（図１参
照）を基板６上に約１００ｎｍの厚さで陰極的スパッタ
(cathodic sputtering)によって堆積させる段階と、陰
極導体８をその上におおよそ１６０ｎｍの厚さで形成す
るための、インジウムの酸化物の第１の導電性層からな
る層７を陰極的スパッタにより堆積させる段階と、おお
よそ１μｍの厚さの第２の酸化シリコンの絶縁層を形成
する化学的な蒸気堆積工程（水酸化珪素と、フォスフォ
ネ（phoshene)又は酸素ガス）と、第３の導電層を前記
シリコン酸化物の層上に形成し、前記グリッド１０ａ
（ニオブからなり厚さがおおよそ０．４μｍである）を
形成する蒸気堆積工程と、前記第３の導電性層中にＳＦ
6プラズマを用いた反応性イオンエッチ（ＲＩＥ）によ
り、前記第２の層１２中にＣＨＦ3プラズマを用いた反
応性イオンエッチ又はフッ化水素酸の溶液中及びアンモ
ニア水中における化学的エッチにより、穴１６（おおよ
そ直径１．３μｍ）を開口する工程と、前記構造の表面
に対してすれすれの入射条件でニッケル層２３（図２参
照）の蒸気堆積工程（蒸発軸と前記層１０ａの表面とに
より形成される角度αは厳格に１５゜でありニッケル層
はおおよそ１５０ｎｍの厚さを有しており）と、図２及
び図３を連結した記載した方法によりマイクロチップを
形成する工程（本願出願の内容の開始である）と、グリ
ッドに対して平行に配置された第２の導電性ストリップ
の上の第３の層をエッチングする工程と、を備える。That is, a silicon oxide layer 7 (see FIG. 1) is cathodically sputtered on the substrate 6 to a thickness of about 100 nm.
(cathodic sputtering) and cathodic sputtering a layer 7 of a first conductive layer of indium oxide to form a cathode conductor 8 thereon with a thickness of approximately 160 nm. And a chemical vapor deposition process (silicon hydroxide and phoshene or oxygen gas) to form a second silicon oxide insulating layer approximately 1 μm thick, and a third conductive layer to the silicon. The grid 10a is formed on the oxide layer.
A vapor deposition step to form (made of niobium and having a thickness of approximately 0.4 μm), and SF in the third conductive layer.
6 Reactive ion etch (RIE) with plasma to form holes in the second layer 12 by reactive ion etch with CHF 3 plasma or chemical etch in solution of hydrofluoric acid and in aqueous ammonia. 16 (approximately 1.3 μm in diameter) and a vapor deposition step of the nickel layer 23 (see FIG. 2) under the condition of grazing incidence to the surface of the structure (formed by the evaporation axis and the surface of the layer 10a). The angle α defined is strictly 15 °, and the nickel layer has a thickness of approximately 150 nm), and a process of forming a microchip by the method described in connection with FIGS. 2 and 3 (contents of the present application). Starting) and etching the third layer over the second conductive strips arranged parallel to the grid.
【００３１】本発明によれば、他のいずれかの段階の前
に表面の均一な状態が得られるように、これらの段階は
まず清浄工程を伴っている。これらの清浄工程は、２段
階から構成される。すなわち、苛性アルカリ溶液（１０
％ＴＦＤ4水溶液）中において超音波を利用したおおよ
そ５分間の湿式化学的清浄と、酸素プラズマ中（例えば
ネクストラル５５０（登録商標）中で溶解する装置が使
用される）における活性イオンエッチによる清浄とを備
える。According to the invention, these steps are first accompanied by a cleaning step so that a uniform condition of the surface is obtained before any of the other steps. These cleaning processes consist of two stages. That is, caustic solution (10
% TFD 4 aqueous solution) for approximately 5 minutes using ultrasonic wave wet chemical cleaning and cleaning by active ion etching in oxygen plasma (for example, a device that dissolves in Nextral 550® is used). With.
【００３２】前記後者の操作は、例えば、２５０ワット
の電力で、プラズマの圧力が１００ミリトリーで流速が
１００ｃｍ3／ｍｉｎが状態で約１０分間行われる。The latter operation is carried out, for example, for about 10 minutes at a power of 250 watts, a plasma pressure of 100 m / t and a flow rate of 100 cm 3 / min.
【００３３】前記清浄工程は、例えばＳＦ6プラズマ
（同様なものは前述した。）中で活性イオンエッチによ
り行われ、モリブデンチップの場合にはチップエッチン
グ又は仕上げ工程を伴う。この工程は、可能な限り、Ｏ
2プラズマの下で清浄される間に形成されるモリブデン
の酸化物の層を除去するようにする。マイクロチップが
エッチングされ、可能であればそれらの形状が調整さ
れ、それらの曲率半径が部分的に減少ることが許容され
る。六フッ化イオウのプラズマの活性状態は、例えば以
下に述べるようである。操作は、流速４０ｃｍ3／ｍｉ
ｎで、プラズマの圧力が３０ミリトリーで４００Ｗの電
力で２０秒間続けられる。この処理の最後で、マイクロ
チップが高い比率で、図５の理想的な円錐状形状に示す
ような同じ形状で非常に均一な表面を持った形状を備え
るようになる。The cleaning step is carried out, for example, by active ion etching in SF 6 plasma (similar ones have been mentioned above) and, in the case of molybdenum chips, involves a chip etching or finishing step. This process is
2 Try to remove the layer of molybdenum oxide that forms during cleaning under plasma. The microchips are etched, their shape adjusted if possible, allowing their radius of curvature to be partially reduced. The activated state of the plasma of sulfur hexafluoride is as described below, for example. Flow rate is 40 cm 3 / mi
At n, the plasma pressure is continued for 20 seconds at a power of 400 W at 30 millitrees. At the end of this treatment, a high proportion of microtips will be provided with a shape having the same shape and a very uniform surface, such as the ideal conical shape of FIG.
【００３４】図６（ａ）は、仕上げ処理前のマイクロチ
ップの放射性能（図中点線で示す曲線）と、仕上げ処理
後のマイクロチップの放射性能（図中実線で示す曲線）
を示すグラフである。このグラフでは、平方ミリメータ
当りのマイクロアンペアで示される電流密度が縦軸にプ
ロットされ、ボルトで示されるグリッド−マイクロチッ
プ間の電圧が横軸にプロットされたものである。放射性
能は前記処理の結果明かに増大している。このように、
曲線の最後の部分の曲率が数ダースマノメータよりも小
さくなっているマイクロチップが得られる。FIG. 6A shows the radiation performance of the microchip before the finishing treatment (curve shown by the dotted line in the figure) and the radiation performance of the microchip after finishing treatment (the curve shown by the solid line in the figure).
It is a graph which shows. In this graph, the current density in microamps per square millimeter is plotted on the ordinate and the voltage between the grid and the microchip in volts is plotted on the abscissa. The emission performance is clearly increased as a result of the treatment. in this way,
Microchips are obtained in which the curvature of the last part of the curve is smaller than a few dozen manometers.
【００３５】図６（ｂ）は、仕上げ処理後のマイクロチ
ップの放射性能（図６（ａ）と同様のものである。）
と、第２の洗浄工程後のマイクロチップの放射性能（図
中で実線で表す。）とを示す。これにより、第２の洗浄
工程によりさらに放射性能が十分広い範囲で改善されて
いることがわかる。FIG. 6 (b) shows the radiation performance of the microchip after finishing treatment (similar to FIG. 6 (a)).
And the radiation performance (represented by a solid line in the figure) of the microchip after the second cleaning step. From this, it can be seen that the radiation performance is further improved in a sufficiently wide range by the second cleaning step.
【００３６】他方、チップ仕上げ方法は、前に述べた、
例えば制御された化学的又は電気化学的エッチ又はイオ
ンボンバードメント(bombardment)と交換することがで
きる。On the other hand, the chip finishing method is as described above.
For example, it can be replaced by a controlled chemical or electrochemical etch or ion bombardment.
【００３７】さらに、第２の湿式化学的清浄工程は、お
およそ３０分間、前述した苛性アルカリ溶液中で行われ
る。In addition, the second wet chemical cleaning step is carried out for about 30 minutes in the caustic solution described above.
【００３８】仕上げ工程が達成される時間は、マイクロ
チップが仕上げ操作に敏感な材料例えばモリブデンであ
る一つの材料から製造される場合には制御されなければ
ならない。The time at which the finishing process is achieved must be controlled if the microtips are made from one material that is sensitive to the finishing operation, such as molybdenum.
【００３９】前記グリッド１０ａは、いわゆる下面
（Ｉ）と上面（Ｓ）との２つの面間に幾何学的に位置し
ている（図１〜図５と同一の手段６，８，１０ａを備え
た、図７（ａ）、図７（ｂ）、図７（ｃ）、図８（ａ）
〜（ｃ）参照）。The grid 10a is geometrically located between two surfaces, a so-called lower surface (I) and upper surface (S) (provided with the same means 6, 8, 10a as shown in FIGS. 1 to 5). 7 (a), 7 (b), 7 (c), 8 (a)
(See (c)).
【００４０】もし、仕上げ時間が過大であると、前記チ
ップ１０の頂点が、図７（ａ）に記載するように、前記
グリッド１０ａの下面Ｉの下に早く位置する。もし、仕
上げ時間が十分でないと、曲線の曲率が図７（ｂ）に示
すように最適でなく、シーク効果を十分に達成すること
ができない。If the finishing time is too long, the apex of the chip 10 will be located earlier below the lower surface I of the grid 10a, as shown in FIG. 7 (a). If the finishing time is not sufficient, the curvature of the curve is not optimal as shown in FIG. 7 (b), and the seek effect cannot be sufficiently achieved.
【００４１】このように、一つの金属から製造される構
造においては、曲線の最適な半径が得られるように仕上
げ時間を十分長くしなければならないが、余り長いと図
７（ｃ）に示すように、チップがグリッドの下面Ｉの上
になってしまう。As described above, in the structure manufactured from one metal, the finishing time must be long enough to obtain the optimum radius of the curve, but it is too long as shown in FIG. 7 (c). In addition, the chip is on the lower surface I of the grid.
【００４２】しかしながら、チップが少なくとも２種の
金属から製造されるときには、仕上げ時間は、同様に厳
格にする必要がある。However, when the chips are manufactured from at least two metals, the finishing time must be similarly stringent.
【００４３】仕上げ前のチップの構造は、図８（ａ）に
示される。すなわち、前述した仕上げ工程により非常に
腐食され難い金属の中から選ばれた第１の金属例えばモ
リブデンからなる円錐台状で高さがＨである第１の部分
又はベース２０と、前記第１部分上に直接堆積され、前
記仕上げ工程で腐食されやすい第２の材料例えばモリブ
デン（Ｍｏ）、クロム（Ｃｒ）、シリコン（Ｓｉ）、鉄
（Ｆｅ）又はニッケル（Ｎｉ）から形成された現実のチ
ップを形成する第２の部分２２とを備える。The structure of the chip before finishing is shown in FIG. That is, a first portion or base 20 having a truncated cone shape and a height of H, which is made of a first metal selected from metals that are not easily corroded by the finishing process, such as molybdenum, and the first portion. A real chip formed of a second material, such as molybdenum (Mo), chromium (Cr), silicon (Si), iron (Fe) or nickel (Ni), deposited directly on top and susceptible to corrosion in the finishing process. Forming a second portion 22.
【００４４】このマイクロチップを得る方法によれば、
以前に説明した単一の材料から製造されるマイクロチッ
プの製造方法から得られる構造と同一のものが得られ
る。第１の工程は、例えばニオブからなる層１８ａを前
記ニッケル層２３上に図２に示すような通常の入射条件
下の蒸気堆積法により堆積を生じさせる。前記穴１６中
に堆積された材料の高さと蒸気堆積時間とには直接的な
関係がある。このように、前記蒸気堆積は、前記ベース
２０を形成する円錐台の所望の高さＨが達したとき、中
断される。そして、前記蒸気堆積は、前記部分２２を得
るために、第２の例えばモリブデンのような第２の材料
により継続される。前記組立体は、図８（ａ）の形状の
ような実質的に円錐となっている。According to the method for obtaining this microchip,
A structure identical to that obtained from the method of manufacturing a microchip manufactured from a single material described previously is obtained. The first step is to deposit a layer 18a of, for example, niobium on the nickel layer 23 by vapor deposition under normal incident conditions as shown in FIG. There is a direct relationship between the height of material deposited in the holes 16 and the vapor deposition time. Thus, the vapor deposition is interrupted when the desired height H of the truncated cone forming the base 20 is reached. The vapor deposition is then continued with a second material, such as molybdenum, to obtain the portion 22. The assembly is substantially conical, such as the shape of Figure 8 (a).
【００４５】このように、前記ベース２０の高さＨは、
グリッド１０ａの下面よりも上に位置するように得られ
る前記円錐の頂点Ａに対して適当でなければならない。
おそらく、Ａは、上述した堆積操作により前記グリッド
１０ａの上面よりも上に位置しているであろう。この目
的のため、前記高さＨは実質的に前記絶縁材１２の厚さ
とほぼ同一となっており、すなわち、この実施例では、
前記グリッド１０ａの下面から陰極導電体８が距離をお
いて分離されている。Thus, the height H of the base 20 is
It must be suitable for the apex A of the cone obtained so as to lie above the lower surface of the grid 10a.
Presumably, A is located above the top surface of the grid 10a due to the deposition operation described above. For this purpose, the height H is substantially the same as the thickness of the insulating material 12, that is, in this embodiment,
The cathode conductor 8 is separated from the lower surface of the grid 10a by a distance.
【００４６】もし、絶縁層が前記マイクロチップと陰極
導電体間に差し込まれているならば、前記絶縁層の厚さ
の計算が必要となる。If an insulating layer is inserted between the microtip and the cathode conductor, then the thickness of the insulating layer needs to be calculated.
【００４７】前述の清浄及び仕上げ操作を可能な限り実
行する。前記部分２０及び２２から製造された材料を初
期に選択すれば、前記部分２２は仕上げ操作により唯一
腐食される。前記方法（図８（ｂ）又は（ｃ））により
得られる構造は、以下のような形をもっている。Perform the above cleaning and finishing operations as much as possible. With the initial choice of material produced from the parts 20 and 22, the part 22 is only corroded by the finishing operation. The structure obtained by the method (FIG. 8 (b) or (c)) has the following form.
【００４８】第１の実質的な円錐台は、前記グリッド１
０ａの下面Ｉから陰極導電体８までの距離、すなわち絶
縁層１２の厚さｅに実質的に等しい高さＨを備え、例え
ばＨは０．８ｅ〜１．１ｅの範囲にある（ここで、再び
マイクロチップと陰極導電体との間の絶縁層の現状を可
能な限り計算する必要がある。）。The first substantially truncated cone is the grid 1
0a has a height H substantially equal to the distance from the lower surface I to the cathode conductor 8, that is, the thickness e of the insulating layer 12, and H is in the range of 0.8e to 1.1e (here, Again it is necessary to calculate as much as possible the current state of the insulating layer between the microchip and the cathode conductor.
【００４９】第２の円錐部分は、円錐台部分２０の上部
断面の直径Ｄよりもその直径ｄが小さくなっている。The diameter d of the second conical portion is smaller than the diameter D of the upper cross section of the truncated cone portion 20.
【００５０】仕上げ中、曲線の所望の曲率を得られなけ
ればならない（図８（ｂ）参照）。しかしながら、もし
前記時間が長ければ、チップの頂点８’が仕上げ操作に
よるエッチングにより仕上げ操作によって腐食されない
前記部分２０の上に前記グリッド１０ａの下面よりもか
ろじて上なるように留まっている。このように、エッチ
ング時間が余りにも長いと前記チップは消滅するだけで
ある。During finishing, the desired curvature of the curve must be obtained (see FIG. 8 (b)). However, if the time is long, the tip apex 8'remains barely above the bottom surface of the grid 10a above the portion 20 which is not corroded by the finishing operation due to the etching of the finishing operation. Thus, if the etching time is too long, the chip will only disappear.
【００５１】限定的でない実施例によれば、前記絶縁材
はシリカからなり、厚さは１μｍ以内であり、ニオブ
（Ｎｂ）製のグリッドはおおよそ０．４μｍの厚さを有
し、グリッドの穴はおおよそ１．４μｍの直径を有し、
ニオブ製のチップのベース２０を構成する金属は、０．
８〜１．１μｍの間の厚さを有し、前記部分２２はモリ
ブデンからなり、前記チップを構成するために必要な厚
さ例えば仕上げ前に１μｍを備えてなり、この部分の仕
上げは、完全なモリブデンからなるマイクロチップの場
合に前述したのと同様な方法に置き換えることができ
る。According to a non-limiting example, the insulating material is made of silica, the thickness is within 1 μm, the niobium (Nb) grid has a thickness of approximately 0.4 μm, and the holes of the grid are Has a diameter of approximately 1.4 μm,
The metal composing the base 20 of the niobium chip is 0.
Having a thickness of between 8 and 1.1 μm, said portion 22 consisting of molybdenum and comprising the thickness required for constructing said chip, for example 1 μm before finishing, the finishing of this portion being complete. In the case of a microchip made of pure molybdenum, the same method as described above can be substituted.
【００５２】最後に、本発明で記述した方法により得ら
れたマイクロチップの陰極は、少なくとも一つの陽極
と、米国特許４，８５７，１６１（仏国特許公開２，５
９３，９５３）、同５，２２５，８２０（仏国特許公開
２，６３３，７６３）又は同５，１９４，７８０（仏国
特許公開２，６６３，４６２）に記載されるディスプレ
ーを製造するための陰極発光材料とを持った構造と組み
合わされる。Finally, the microchip cathode obtained by the method described in the present invention comprises at least one anode and US Pat. No. 4,857,161 (French Patent Publication 2,5.
93,953), 5,225,820 (French Patent Publication 2,633,763) or 5,194,780 (French Patent Publication 2,663,462). It is combined with a structure having a cathode light emitting material.
【図１】従来技術の方法によるマイクロチップを製造段
階を示す図である。FIG. 1 is a diagram showing a manufacturing process of a microchip according to a conventional method.
【図２】従来技術の方法によるマイクロチップを製造段
階を示す図である。FIG. 2 is a diagram showing a manufacturing process of a microchip according to a conventional method.
【図３】従来技術の方法によるマイクロチップを製造段
階を示す図である。FIG. 3 is a diagram showing a manufacturing process of a microchip according to a conventional method.
【図４】周知の方法により得られるマイクロチップの形
状の図を示す。FIG. 4 shows a diagram of the shape of a microchip obtained by a known method.
【図５】臨まれる理想の円錐形状を示す図である。FIG. 5 is a diagram showing an ideal conical shape to be encountered.
【図６】図６（ａ）、（ｂ）は最終処理の前後のマイク
ロチップの放射性能及び第２の清浄工程の前後のマイク
ロチップの放射性能を示す図である。6 (a) and 6 (b) are diagrams showing the emission performance of the microchip before and after the final treatment and the emission performance of the microchip before and after the second cleaning step.
【図７】図７（ａ）、（ｂ）、（ｃ）は、単一の材料か
ら製造されたマイクロチップから得られる、過度の、不
十分の、及び適正な処理に関する形状を示す図である。7 (a), (b), (c) show shapes for excessive, inadequate, and proper processing obtained from microchips made from a single material. is there.
【図８】図８（ａ）、（ｂ）、（ｃ）は、２つの部分か
らなるマイクロチップの最終工程を示す。8 (a), (b), (c) show the final steps of a two-part microchip.
６ 基板 ８ 陰極導電体 １０ａ グリッド １２ 絶縁層 １８ マイクロチップ 6 Substrate 8 Cathode Conductor 10a Grid 12 Insulating Layer 18 Microchip
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フィリップ・ランボー フランス・38640・クレクス・ヴィラジ・ ドュ・リフ・29 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Philip Lambeau France 38640 Clex Village du Riff 29
Claims (18)
とマイクロチップとの上に置かれたグリッドとを備え、
前記グリッドは幾何学的に下面（Ｉ）と上面（Ｓ）との
間に位置してなる電子源の製造方法又は製造物におい
て、前記マイクロチップは第１の清浄工程及びこの後の
表面エッチングによる仕上げ工程が実行されることを特
徴とする電子源用のマイクロチップの製造方法又はこの
方法により得られた電子源用マイクロチップ。1. A system of cathode conductors, a grid overlying the intermediate insulator and microchip,
In the method or product for manufacturing an electron source, wherein the grid is geometrically located between the lower surface (I) and the upper surface (S), the microchip is formed by a first cleaning step and a subsequent surface etching. A method of manufacturing a microchip for an electron source, wherein a finishing step is performed, or a microchip for an electron source obtained by this method.
る第２の清浄工程を有する請求項１記載の電子源用のマ
イクロチップの製造方法。2. The method of manufacturing a microchip for an electron source according to claim 1, wherein the finishing step includes a second cleaning step including wet chemical cleaning.
清浄工程及び／又は第２のプラズマ清浄工程を備えた請
求項１又は請求項２に記載の電子源用のマイクロチップ
の製造方法。3. The manufacturing of a microchip for an electron source according to claim 1, wherein the first cleaning step comprises a wet chemical cleaning step first and / or a second plasma cleaning step. Method.
おいて実行される請求項２又は３に記載の電子源用のマ
イクロチップの製造方法。4. The method of manufacturing a microchip for an electron source according to claim 2, wherein the chemical cleaning is performed in a caustic solution.
た化学的又は電気化学的エッチ、反応性イオンエッチ、
イオンボンバードメント(ionic bombardment)の内のい
ずれかにより達成される請求項１記載の電子源用のマイ
クロチップの製造方法。5. The surface etch finishing step comprises controlled chemical or electrochemical etch, reactive ion etch,
The method for manufacturing a microchip for an electron source according to claim 1, which is achieved by any one of ionic bombardment.
る反応性イオンエッチからなっている請求項５記載の電
子源用のマイクロチップの製造方法。6. The method of manufacturing a microchip for an electron source according to claim 5, wherein the finishing step comprises reactive ion etching using SF 6 plasma.
ダースから数千オングストロームの厚さ以上行われる請
求項１〜６のいずれかに記載の電子源用のマイクロチッ
プの製造方法。7. The method of manufacturing a microchip for an electron source according to claim 1, wherein the surface of the microchip is etched to a thickness of several dozen to several thousand angstroms or more.
記マイクロチップが少なくとも２つの部分から製造され
ており、 ベースとなる第１の部分は前記仕上げ工程により腐食さ
れないかきわめて腐食されにくい材料から選択された第
１の導電体材料から製造されており、 第２の部分は、実際のチップを構成し前記第１の部分の
上に堆積させられ、この第２の部分は前記仕上げ工程に
より腐食される材料から選択された第２の導電体材料か
ら形成されていることを特徴とする請求項１〜７のいず
れかに記載の電子源用のマイクロチップの製造方法。8. Prior to the cleaning and finishing steps, the microchip is manufactured from at least two parts, the first base part being made of a material which is not or is not very susceptible to corrosion by the finishing process. Manufactured from a selected first conductor material, a second part constitutes the actual chip and is deposited on the first part, the second part being corroded by the finishing process. The method of manufacturing a microchip for an electron source according to claim 1, wherein the method is formed of a second conductor material selected from the materials described above.
（Ｉ）のレベルと実質的に同一な頂点を持つ高さ（Ｈ）
を有する請求項８記載の電子源用のマイクロチップの製
造方法。9. The height (H) of the base having a vertex substantially the same as the level of the lower surface (I) of the grid.
9. The method for manufacturing a microchip for an electron source according to claim 8, comprising.
らなっている請求項８記載の電子源用のマイクロチップ
の製造方法。10. The method of manufacturing a microchip for an electron source according to claim 8, wherein the first portion is made of niobium (Nb).
ｏ）、クロム（Ｃｒ）、シリコン（Ｓｉ）、鉄（Ｆｅ）
又はニッケル（Ｎｉ）からなっている請求項８記載の電
子源用のマイクロチップの製造方法。11. The molybdenum (M
o), chromium (Cr), silicon (Si), iron (Fe)
9. The method for manufacturing a microchip for an electron source according to claim 8, which is also made of nickel (Ni).
による電子源の製造を含む陰極発光によるディスプレイ
の製造方法。12. A method of manufacturing a display by cathodic emission, which comprises manufacturing an electron source by the method according to claim 1.
体とマイクロチップの上に配置されたグリッドとを備
え、前記マイクロチップが前記グリッドと絶縁体の形成
された穴中に堆積して形成され、前記グリッドが下面
（Ｉ）と上面（Ｓ）との間に幾何学的に位置し、前記マ
イクロチップは少なくとも２つの部分からなり、 第１の部分は、第１の導電体材料から製造され、高さ
（Ｈ）の円錐台となっており、 第２の部分は、第２の導電体材料から製造され、前記第
１の部分の上に堆積され、円錐チップを構成し、 第１及び第２の材料は、第２の材料が前記第１の材料に
対して選択的腐食により仕上げされるように選択されて
いる電子源用マイクロチップ。13. A system of cathodic conductors, an intermediate insulator and a grid disposed over the microtips, the microtips being deposited in the holes in which the grid and the insulator are formed. Wherein the grid is geometrically located between the lower surface (I) and the upper surface (S), the microchip comprises at least two parts, the first part being made of a first conductor material. And has a truncated cone of height (H), the second portion being manufactured from a second conductor material and deposited on the first portion to form a conical tip, And the second material is selected such that the second material is finished by selective corrosion with respect to the first material.
又は電気化学的エッチ、反応性イオンエッチ、イオンボ
ンバードメント(ionic bombardment)である請求項１３
に記載の電子源用マイクロチップ。14. The selective corrosion is a controlled chemical or electrochemical etch, reactive ion etch, ionic bombardment.
A microchip for an electron source as described in 1.
グリッドの下面（Ｉ）と実質的に同じレベルに頂点があ
るようになっている請求項１３又は１４に記載の電子源
用マイクロチップ。15. The electron source according to claim 13, wherein the height (H) of the first portion has an apex at substantially the same level as the lower surface (I) of the grid. For microchip.
れていることを特徴とする請求項１３〜１５のいずれか
に記載の電子源用マイクロチップ。16. The electron source microchip according to claim 13, wherein the first portion is made of niobium.
ｏ）、クロム（Ｃｒ）、シリコン（Ｓｉ）、鉄（Ｆｅ）
又はニッケル（Ｎｉ）からなっている請求項１３〜１６
記載の電子源用マイクロチップ。17. The molybdenum (M
o), chromium (Cr), silicon (Si), iron (Fe)
Or it consists of nickel (Ni).
A microchip for an electron source as described.
用マイクロチップを有したことを特徴とする陰極発光に
よるディスプレイ手段。18. A display means by cathode light emission, comprising a microchip for an electron source according to any one of claims 13 to 17.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9404948 | 1994-04-25 | ||
| FR9404948A FR2719155B1 (en) | 1994-04-25 | 1994-04-25 | Method for producing microtip electron sources and microtip electron source obtained by this method. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0887959A true JPH0887959A (en) | 1996-04-02 |
| JP3759195B2 JP3759195B2 (en) | 2006-03-22 |
Family
ID=9462473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9888595A Expired - Lifetime JP3759195B2 (en) | 1994-04-25 | 1995-04-24 | Manufacturing method of microchip for electron source and microchip for electron source obtained by this method |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3759195B2 (en) |
| FR (1) | FR2719155B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002521802A (en) * | 1998-07-30 | 2002-07-16 | キャンデゼント テクノロジーズ コーポレイション | Decontaminated component of flat panel display and method for said decontamination |
| KR100387053B1 (en) * | 1997-09-30 | 2003-06-12 | 컨데슨트 인터렉추얼 프로퍼티 서비시스 인코포레이티드 | A method of cleaning of electron-emissive elements |
| JP2008041460A (en) * | 2006-08-07 | 2008-02-21 | National Institute Of Advanced Industrial & Technology | Emitter manufacturing method for field emission device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2593953B1 (en) * | 1986-01-24 | 1988-04-29 | Commissariat Energie Atomique | METHOD FOR MANUFACTURING A DEVICE FOR VIEWING BY CATHODOLUMINESCENCE EXCITED BY FIELD EMISSION |
| EP0434330A3 (en) * | 1989-12-18 | 1991-11-06 | Seiko Epson Corporation | Field emission device and process for producing the same |
| FR2658839B1 (en) * | 1990-02-23 | 1997-06-20 | Thomson Csf | METHOD FOR CONTROLLED GROWTH OF ACICULAR CRYSTALS AND APPLICATION TO THE PRODUCTION OF POINTED MICROCATHODES. |
| US5382867A (en) * | 1991-10-02 | 1995-01-17 | Sharp Kabushiki Kaisha | Field-emission type electronic device |
| GB9210419D0 (en) * | 1992-05-15 | 1992-07-01 | Marconi Gec Ltd | Cathode structures |
-
1994
- 1994-04-25 FR FR9404948A patent/FR2719155B1/en not_active Expired - Lifetime
-
1995
- 1995-04-24 JP JP9888595A patent/JP3759195B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387053B1 (en) * | 1997-09-30 | 2003-06-12 | 컨데슨트 인터렉추얼 프로퍼티 서비시스 인코포레이티드 | A method of cleaning of electron-emissive elements |
| JP2002521802A (en) * | 1998-07-30 | 2002-07-16 | キャンデゼント テクノロジーズ コーポレイション | Decontaminated component of flat panel display and method for said decontamination |
| JP2008041460A (en) * | 2006-08-07 | 2008-02-21 | National Institute Of Advanced Industrial & Technology | Emitter manufacturing method for field emission device |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2719155A1 (en) | 1995-10-27 |
| JP3759195B2 (en) | 2006-03-22 |
| FR2719155B1 (en) | 1996-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5389026A (en) | Method of producing metallic microscale cold cathodes | |
| US5569058A (en) | Low density, high porosity material as gate dielectric for field emission device | |
| US5614353A (en) | Methods for fabricating flat panel display systems and components | |
| US5865657A (en) | Fabrication of gated electron-emitting device utilizing distributed particles to form gate openings typically beveled and/or combined with lift-off or electrochemical removal of excess emitter material | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| US5675210A (en) | Method of fabricating a field emission device | |
| EP0939418B1 (en) | Field-emission electron source and method of manufacturing the same | |
| US6036565A (en) | Method of fabricating a field emmision cold cathode | |
| JPH05190080A (en) | Manufacture of field emission array and field emission device | |
| US6685523B2 (en) | Method of fabricating capillary discharge plasma display panel using lift-off process | |
| JP3898243B2 (en) | Field effect electron emission microchip and method for manufacturing the same | |
| US6391670B1 (en) | Method of forming a self-aligned field extraction grid | |
| US6924158B2 (en) | Electrode structures | |
| JPH03295131A (en) | Field emission device and its manufacturing method | |
| JP3759195B2 (en) | Manufacturing method of microchip for electron source and microchip for electron source obtained by this method | |
| JP2000021287A (en) | Field emission type electron source and method of manufacturing the same | |
| KR20000016555A (en) | Gate-controlled electron emitter using injection particle for restricting gate opening and fabricating method thereof | |
| EP0724280B1 (en) | Method of fabricating a field-emission cold cathode | |
| JPH0869749A (en) | Preparation of microchip electron source | |
| CA2146528A1 (en) | Process for the production of a microtip electron source and microtip electron source obtained by this process | |
| US5624872A (en) | Method of making low capacitance field emission device | |
| KR100257568B1 (en) | Method for a field emitter array of a field emission display | |
| JP2800706B2 (en) | Method of manufacturing field emission cold cathode | |
| US6033277A (en) | Method for forming a field emission cold cathode | |
| JP3097527B2 (en) | Method for manufacturing field emission element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050629 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140113 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |