JPH0888215A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0888215A JPH0888215A JP22313594A JP22313594A JPH0888215A JP H0888215 A JPH0888215 A JP H0888215A JP 22313594 A JP22313594 A JP 22313594A JP 22313594 A JP22313594 A JP 22313594A JP H0888215 A JPH0888215 A JP H0888215A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- circuit device
- semiconductor integrated
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 アルミニウム合金膜および少なくとも１層が
ＴｉＮ膜で構成された配線層の信頼性を向上するととも
に、配線層加工工程の歩度まりおよびスループットを向
上する。 【構成】 半導体基板１上に堆積した下層ＴｉＮ膜１
２、Ａｌ−Ｓｉ−Ｃｕ膜１３、上層ＴｉＮ膜１４からな
る積層配線のＴｉＮ膜１２，１４をＥＣＲドライエッチ
ング法で加工する際、パターニングされたフォトレジス
トをマスクにして、ＳＦ6 ガスを添加したＢＣｌ3 ＋Ｃ
ｌ2 混合ガス、又はＳＦ6 ＋ＢＣｌ3 混合ガスをエッチ
ングガスに用い、Ｃ−Ｎ結合を持つポリマの発生を抑え
る。
ＴｉＮ膜で構成された配線層の信頼性を向上するととも
に、配線層加工工程の歩度まりおよびスループットを向
上する。 【構成】 半導体基板１上に堆積した下層ＴｉＮ膜１
２、Ａｌ−Ｓｉ−Ｃｕ膜１３、上層ＴｉＮ膜１４からな
る積層配線のＴｉＮ膜１２，１４をＥＣＲドライエッチ
ング法で加工する際、パターニングされたフォトレジス
トをマスクにして、ＳＦ6 ガスを添加したＢＣｌ3 ＋Ｃ
ｌ2 混合ガス、又はＳＦ6 ＋ＢＣｌ3 混合ガスをエッチ
ングガスに用い、Ｃ−Ｎ結合を持つポリマの発生を抑え
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に関し、特に、アルミニウム合金膜と少なくと
も１層のＴｉＮ膜との積層膜で構成された配線層を有す
る半導体集積回路装置の製造に適用して有効な技術に関
するものである。
製造方法に関し、特に、アルミニウム合金膜と少なくと
も１層のＴｉＮ膜との積層膜で構成された配線層を有す
る半導体集積回路装置の製造に適用して有効な技術に関
するものである。
【０００２】
【従来の技術】半導体集積回路装置の配線層の材料とし
て、電気伝導が大きい、Ｓｉ（シリコン）やＳｉＯ
2 （酸化シリコン）との接着性が良い、および低価格で
あるなどの点からアルミニウム合金膜が主に用いられて
いる。しかし、半導体集積回路装置の高集積化が進むに
つれて、アルミニウム合金膜から成る配線層の信頼性の
低下が大きな問題となっている。
て、電気伝導が大きい、Ｓｉ（シリコン）やＳｉＯ
2 （酸化シリコン）との接着性が良い、および低価格で
あるなどの点からアルミニウム合金膜が主に用いられて
いる。しかし、半導体集積回路装置の高集積化が進むに
つれて、アルミニウム合金膜から成る配線層の信頼性の
低下が大きな問題となっている。
【０００３】例えば、アルミニウム合金膜の成膜後の熱
処理により、半導体基板（Ｓｉ）とアルミニウム合金膜
が接触するコンタクト部に成長するアロイピットが、高
集積化に伴い浅く設けられるｐｎ接合部よりも深く形成
されて、ｐｎ接合の耐圧を劣化させる。また、フォトリ
ソグラフィ工程において、アルミニウム合金膜からの露
光光の反射に起因したフォトレジストのハレーションや
定在波効果が顕著となり、微細なアルミニウム合金膜の
加工が難しくなる。
処理により、半導体基板（Ｓｉ）とアルミニウム合金膜
が接触するコンタクト部に成長するアロイピットが、高
集積化に伴い浅く設けられるｐｎ接合部よりも深く形成
されて、ｐｎ接合の耐圧を劣化させる。また、フォトリ
ソグラフィ工程において、アルミニウム合金膜からの露
光光の反射に起因したフォトレジストのハレーションや
定在波効果が顕著となり、微細なアルミニウム合金膜の
加工が難しくなる。
【０００４】そこで、コンタクト部におけるアロイピッ
トの形成を防止するために、半導体基板とアルミニウム
合金膜の間にバリアメタルを設け、また、露光光の反射
を低減するために、アルミニウム合金膜の表面に反射防
止膜を設けて、配線層の信頼性の向上を図っている。
トの形成を防止するために、半導体基板とアルミニウム
合金膜の間にバリアメタルを設け、また、露光光の反射
を低減するために、アルミニウム合金膜の表面に反射防
止膜を設けて、配線層の信頼性の向上を図っている。
【０００５】バリアメタルおよび反射防止膜としての両
効果を持つ材料の一つにＴｉＮ膜がある。近年、このＴ
ｉＮ膜をアルミニウム合金膜の上層と下層に形成したＴ
ｉＮ膜／アルミニウム合金膜／ＴｉＮ膜構造の積層配線
が高信頼度の配線層として注目され、この積層配線を半
導体集積回路装置へ適用する検討が行なわれている。
効果を持つ材料の一つにＴｉＮ膜がある。近年、このＴ
ｉＮ膜をアルミニウム合金膜の上層と下層に形成したＴ
ｉＮ膜／アルミニウム合金膜／ＴｉＮ膜構造の積層配線
が高信頼度の配線層として注目され、この積層配線を半
導体集積回路装置へ適用する検討が行なわれている。
【０００６】ところで、ＴｉＮ膜／アルミニウム合金膜
／ＴｉＮ膜積層配線を構成するＴｉＮ膜の加工は、積層
配線上に形成されたフォトレジストをマスクにして、一
般には、エッチングガスにＢＣｌ3 とＣｌ2 との混合ガ
スを用いたドライエッチング法で行なわれている。
／ＴｉＮ膜積層配線を構成するＴｉＮ膜の加工は、積層
配線上に形成されたフォトレジストをマスクにして、一
般には、エッチングガスにＢＣｌ3 とＣｌ2 との混合ガ
スを用いたドライエッチング法で行なわれている。
【０００７】なお、ＴｉＮ膜／アルミニウム合金膜／Ｔ
ｉＮ膜積層配線を加工するドライエッチング技術につい
ては、例えば、「月刊 Semiconductor World」１９９１
年１０月号、Ｐ１１６に記載されている。
ｉＮ膜積層配線を加工するドライエッチング技術につい
ては、例えば、「月刊 Semiconductor World」１９９１
年１０月号、Ｐ１１６に記載されている。
【０００８】
【発明が解決しようとする課題】ＴｉＮ膜／アルミニウ
ム合金膜／ＴｉＮ膜積層配線を加工する前記ドライエッ
チング法では、エッチング中にフォトレジストから炭素
（Ｃ）が発生し、さらに、ＴｉＮ膜から窒素（Ｎ）が発
生して、Ｃ−Ｎ結合を持つポリマが生成される。
ム合金膜／ＴｉＮ膜積層配線を加工する前記ドライエッ
チング法では、エッチング中にフォトレジストから炭素
（Ｃ）が発生し、さらに、ＴｉＮ膜から窒素（Ｎ）が発
生して、Ｃ−Ｎ結合を持つポリマが生成される。
【０００９】このポリマは、フォトレジストマスクおよ
び配線層の側壁に堆積して、ドライエッチングの異方性
を助ける側壁保護膜を形成する。しかしながら、Ｃ−Ｎ
結合を持つポリマの生成によって以下の問題が生じるこ
とを本発明者は見いだした。
び配線層の側壁に堆積して、ドライエッチングの異方性
を助ける側壁保護膜を形成する。しかしながら、Ｃ−Ｎ
結合を持つポリマの生成によって以下の問題が生じるこ
とを本発明者は見いだした。
【００１０】（１）形成された側壁保護膜は、幅方向の
厚さが0.０５〜0.０７５μｍの過剰に厚い膜であり、フ
ォトレジストマスクをアッシャ処理によって除去し、さ
らに、半導体基板をウエットエッチングで洗浄した後
も、配線層の側壁にラピッドイヤと呼ばれる側壁保護膜
の突起が残る。
厚さが0.０５〜0.０７５μｍの過剰に厚い膜であり、フ
ォトレジストマスクをアッシャ処理によって除去し、さ
らに、半導体基板をウエットエッチングで洗浄した後
も、配線層の側壁にラピッドイヤと呼ばれる側壁保護膜
の突起が残る。
【００１１】配線層の上にパッシベーション膜を堆積し
た場合、ラピッドイヤの先端からパッシベーション膜に
クラックが入り、このクラックから侵入する水分によっ
て、アルミニウム合金膜が腐食する。また、上下の配線
層の間を絶縁する層間絶縁膜を配線層上に堆積した場合
も、ラピッドイヤの先端から層間絶縁膜にクラックが入
り、上の配線層となる配線材料がクラックの部分にも堆
積されて、上下の配線層が接触し、絶縁不良が起きる。
た場合、ラピッドイヤの先端からパッシベーション膜に
クラックが入り、このクラックから侵入する水分によっ
て、アルミニウム合金膜が腐食する。また、上下の配線
層の間を絶縁する層間絶縁膜を配線層上に堆積した場合
も、ラピッドイヤの先端から層間絶縁膜にクラックが入
り、上の配線層となる配線材料がクラックの部分にも堆
積されて、上下の配線層が接触し、絶縁不良が起きる。
【００１２】（２）ドライエッチング装置のチャンバ内
壁にもＣ−Ｎ結合を持つポリマが付着する。このポリマ
がチャンバ内壁から剥がれると、半導体基板上に異物と
なって付着し、異物起因の配線層の短絡不良が生じる。
壁にもＣ−Ｎ結合を持つポリマが付着する。このポリマ
がチャンバ内壁から剥がれると、半導体基板上に異物と
なって付着し、異物起因の配線層の短絡不良が生じる。
【００１３】（３）チャンバ内壁に付着したＣ−Ｎ結合
を持つポリマとエッチングガスの塩素（Ｃｌ）が反応す
るとＣ−Ｎ結合が解離し、窒素（Ｎ）ガスが発生する。
この窒素ガスはアルミニウム合金膜をエッチングする効
果があるため、配線層のエッチング処理回数が増すに従
い、チャンバ内壁に付着したポリマから発生する窒素ガ
スがチャンバ内に増加するので、アルミニウム合金膜の
加工形状が変化する。
を持つポリマとエッチングガスの塩素（Ｃｌ）が反応す
るとＣ−Ｎ結合が解離し、窒素（Ｎ）ガスが発生する。
この窒素ガスはアルミニウム合金膜をエッチングする効
果があるため、配線層のエッチング処理回数が増すに従
い、チャンバ内壁に付着したポリマから発生する窒素ガ
スがチャンバ内に増加するので、アルミニウム合金膜の
加工形状が変化する。
【００１４】（４）チャンバ内壁に付着したＣ−Ｎ結合
を持つポリマを除去するために、チャンバクリーニング
を頻繁に行なわなくてはならないが、このチャンバクリ
ーニングはドライエッチング装置の稼働率の低下の原因
となる。
を持つポリマを除去するために、チャンバクリーニング
を頻繁に行なわなくてはならないが、このチャンバクリ
ーニングはドライエッチング装置の稼働率の低下の原因
となる。
【００１５】本発明の目的は、半導体集積回路装置の配
線層の信頼性を向上することのできる技術を提供するこ
とにある。
線層の信頼性を向上することのできる技術を提供するこ
とにある。
【００１６】本発明の他の目的は、半導体集積回路装置
の配線工程の歩留まりを向上することのできる技術を提
供することにある。
の配線工程の歩留まりを向上することのできる技術を提
供することにある。
【００１７】本発明の他の目的は、半導体集積回路装置
の配線工程のスループットを向上することのできる技術
を提供することにある。
の配線工程のスループットを向上することのできる技術
を提供することにある。
【００１８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００２０】すなわち、本発明の半導体集積回路装置の
製造方法は、アルミニウム合金膜と少なくとも１層のＴ
ｉＮ膜との積層膜で構成された配線層をフォトレジスト
をマスクにしてドライエッチング法で加工する際、濃度
が全流量の２０〜７０％のＳＦ6 ガスを添加したＢＣｌ
3 ＋Ｃｌ2 混合ガス、又はＳＦ6 ＋ＢＣｌ3 混合ガスを
エッチングガスに用いて、ＴｉＮ膜を加工するものであ
る。
製造方法は、アルミニウム合金膜と少なくとも１層のＴ
ｉＮ膜との積層膜で構成された配線層をフォトレジスト
をマスクにしてドライエッチング法で加工する際、濃度
が全流量の２０〜７０％のＳＦ6 ガスを添加したＢＣｌ
3 ＋Ｃｌ2 混合ガス、又はＳＦ6 ＋ＢＣｌ3 混合ガスを
エッチングガスに用いて、ＴｉＮ膜を加工するものであ
る。
【００２１】
【作用】上記した手段によれば、ＢＣｌ3 ＋Ｃｌ2 混合
ガスにＳＦ6 ガスを添加、又はＢＣｌ3 にＳＦ6 を添加
することにより、Ｃ−Ｎ結合を持つポリマの生成が抑え
られ、また、生成したポリマを分解することができる。
ガスにＳＦ6 ガスを添加、又はＢＣｌ3 にＳＦ6 を添加
することにより、Ｃ−Ｎ結合を持つポリマの生成が抑え
られ、また、生成したポリマを分解することができる。
【００２２】これにより、配線層の側壁に堆積する側壁
保護膜の形成が抑えられ、ウエットエッチングで容易に
除去することが可能となる。従って、ラピッドイヤは形
成されず、配線層の上に堆積されたパッシベーション膜
あるいは層間絶縁膜におけるクラックの発生を防ぐこと
ができる。
保護膜の形成が抑えられ、ウエットエッチングで容易に
除去することが可能となる。従って、ラピッドイヤは形
成されず、配線層の上に堆積されたパッシベーション膜
あるいは層間絶縁膜におけるクラックの発生を防ぐこと
ができる。
【００２３】また、ドライエッチング装置のチャンバ内
壁に付着するＣ−Ｎ結合を持つポリマを低減することが
できる。従って、チャンバ内壁から剥がれて半導体基板
上に付着する異物が低減でき、配線層の短絡不良を減少
させることができる。さらに、チャンバ内壁に付着した
Ｃ−Ｎ結合を持つポリマの解離による窒素ガスの発生を
少なくできるので、アルミニウム合金膜の加工形状のば
らつきを抑えることができる。さらに、チャンバ内壁の
クリーニングの回数が減少でき、ドライエッチング装置
の稼働率をあげることができる。
壁に付着するＣ−Ｎ結合を持つポリマを低減することが
できる。従って、チャンバ内壁から剥がれて半導体基板
上に付着する異物が低減でき、配線層の短絡不良を減少
させることができる。さらに、チャンバ内壁に付着した
Ｃ−Ｎ結合を持つポリマの解離による窒素ガスの発生を
少なくできるので、アルミニウム合金膜の加工形状のば
らつきを抑えることができる。さらに、チャンバ内壁の
クリーニングの回数が減少でき、ドライエッチング装置
の稼働率をあげることができる。
【００２４】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２５】本発明の一実施例であるＴｉＮ／Ａｌ−Ｓ
ｉ−Ｃｕ／ＴｉＮ積層配線の製造方法を図１〜図４を用
いて説明する。なお、実施例を説明するための全図にお
いて同一機能を有するものは同一の符号を付し、その繰
り返しの説明は省略する。
ｉ−Ｃｕ／ＴｉＮ積層配線の製造方法を図１〜図４を用
いて説明する。なお、実施例を説明するための全図にお
いて同一機能を有するものは同一の符号を付し、その繰
り返しの説明は省略する。
【００２６】まず、図１に示すように、半導体基板１の
主面に周知の方法でｐ型ウエル２、フィールド絶縁膜３
およびゲート絶縁膜４を順次形成した後、半導体基板１
上にＣＶＤ（Chemical Vapor Deposition)法で多結晶シ
リコン膜（図示せず）および酸化シリコン膜５を順次堆
積する。
主面に周知の方法でｐ型ウエル２、フィールド絶縁膜３
およびゲート絶縁膜４を順次形成した後、半導体基板１
上にＣＶＤ（Chemical Vapor Deposition)法で多結晶シ
リコン膜（図示せず）および酸化シリコン膜５を順次堆
積する。
【００２７】次に、上記酸化シリコン膜５および多結晶
シリコン膜を順次エッチングしてＭＩＳＦＥＴのゲート
電極６を形成した後、酸化シリコン膜５およびゲート電
極６をマスクにして、ｐ型ウエル２にｎ型不純物をイオ
ン注入し、ｎチャネル型ＭＩＳＦＥＴのｎ型半導体領域
７を形成する。
シリコン膜を順次エッチングしてＭＩＳＦＥＴのゲート
電極６を形成した後、酸化シリコン膜５およびゲート電
極６をマスクにして、ｐ型ウエル２にｎ型不純物をイオ
ン注入し、ｎチャネル型ＭＩＳＦＥＴのｎ型半導体領域
７を形成する。
【００２８】その後、半導体基板１上にＣＶＤ法で堆積
した酸化シリコン膜（図示せず）をＲＩＥ（Reactive I
on Etching）法でエッチングして、ゲート電極６の側壁
にサイドウォールスペーサ８を形成する。次に、半導体
基板１上に酸化シリコン膜９およびＢＰＳＧ（Boron-do
ped Phospho Silicate Glass）膜１０をＣＶＤ法で順次
堆積した後、窒素ガス雰囲気中で８５０〜９５０℃の熱
処理を行ない、ＢＰＳＧ膜１０の表面を平坦化する。
した酸化シリコン膜（図示せず）をＲＩＥ（Reactive I
on Etching）法でエッチングして、ゲート電極６の側壁
にサイドウォールスペーサ８を形成する。次に、半導体
基板１上に酸化シリコン膜９およびＢＰＳＧ（Boron-do
ped Phospho Silicate Glass）膜１０をＣＶＤ法で順次
堆積した後、窒素ガス雰囲気中で８５０〜９５０℃の熱
処理を行ない、ＢＰＳＧ膜１０の表面を平坦化する。
【００２９】次に、ＢＰＳＧ膜１０および酸化シリコン
膜９をパターニングされたフォトレジスト（図示せず）
をマスクにして順次エッチングし、ＭＩＳＦＥＴのｎ型
半導体領域７およびゲート電極６に達するコンタクトホ
ール１１を形成する。
膜９をパターニングされたフォトレジスト（図示せず）
をマスクにして順次エッチングし、ＭＩＳＦＥＴのｎ型
半導体領域７およびゲート電極６に達するコンタクトホ
ール１１を形成する。
【００３０】次に、図２に示すように、半導体基板１上
に下層ＴｉＮ膜１２、Ａｌ−Ｓｉ−Ｃｕ膜１３および上
層ＴｉＮ膜１４をスパッタリング法またはＣＶＤ法で順
次堆積した後、フォトレジストマスク１５を半導体基板
１上に形成する。
に下層ＴｉＮ膜１２、Ａｌ−Ｓｉ−Ｃｕ膜１３および上
層ＴｉＮ膜１４をスパッタリング法またはＣＶＤ法で順
次堆積した後、フォトレジストマスク１５を半導体基板
１上に形成する。
【００３１】なお、Ａｌ−Ｓｉ−Ｃｕ膜１３中のＣｕ濃
度は0.１〜2.０ｗｔ％であり、上層ＴｉＮ膜１４は反射
防止膜、下層ＴｉＮ膜１２はバリアメタルとして設けら
れている。上層ＴｉＮ膜１２、Ａｌ−Ｓｉ−Ｃｕ膜１３
および上層ＴｉＮ膜１４の厚さは、例えば、0.５〜1.０
μｍ、４〜８μｍおよび0.５〜２μｍである。
度は0.１〜2.０ｗｔ％であり、上層ＴｉＮ膜１４は反射
防止膜、下層ＴｉＮ膜１２はバリアメタルとして設けら
れている。上層ＴｉＮ膜１２、Ａｌ−Ｓｉ−Ｃｕ膜１３
および上層ＴｉＮ膜１４の厚さは、例えば、0.５〜1.０
μｍ、４〜８μｍおよび0.５〜２μｍである。
【００３２】次に、上層ＴｉＮ膜１４をＢＣｌ3 ＋Ｃｌ
2 ＋ＳＦ6 混合ガスを用いて、ＥＣＲ（Electron Cyclo
tron Resonance）ドライエッチング法で加工する。この
時のエッチング条件は、例えば、混合ガス比ＢＣｌ3 ：
Ｃｌ2 ：ＳＦ6 ＝３：４：３，圧力0.５〜2.０Ｐａ、Ｒ
ｆパワー２０〜４０Ｗ、マイクロ波パワー８００〜１０
００Ｗである。
2 ＋ＳＦ6 混合ガスを用いて、ＥＣＲ（Electron Cyclo
tron Resonance）ドライエッチング法で加工する。この
時のエッチング条件は、例えば、混合ガス比ＢＣｌ3 ：
Ｃｌ2 ：ＳＦ6 ＝３：４：３，圧力0.５〜2.０Ｐａ、Ｒ
ｆパワー２０〜４０Ｗ、マイクロ波パワー８００〜１０
００Ｗである。
【００３３】次に、Ａｌ−Ｓｉ−Ｃｕ膜１３をＢＣｌ3
＋Ｃｌ2 の混合ガスを用いて、ＥＣＲドライエッチング
法で加工する。この時のエッチング条件は、例えば、混
合ガス比ＢＣｌ3 ：Ｃｌ2 ＝４：６，圧力0.５〜2.０Ｐ
ａ、Ｒｆパワー４０〜６０Ｗ、マイクロ波パワー８００
〜１０００Ｗである。なお、ＢＣｌ3 ガスの濃度は、Ａ
ｌ−Ｓｉ−Ｃｕ膜１３の加工形状あるいはＣｕ残渣を考
慮して、全流量の３０〜６０％の範囲で設定される。
＋Ｃｌ2 の混合ガスを用いて、ＥＣＲドライエッチング
法で加工する。この時のエッチング条件は、例えば、混
合ガス比ＢＣｌ3 ：Ｃｌ2 ＝４：６，圧力0.５〜2.０Ｐ
ａ、Ｒｆパワー４０〜６０Ｗ、マイクロ波パワー８００
〜１０００Ｗである。なお、ＢＣｌ3 ガスの濃度は、Ａ
ｌ−Ｓｉ−Ｃｕ膜１３の加工形状あるいはＣｕ残渣を考
慮して、全流量の３０〜６０％の範囲で設定される。
【００３４】次に、下層ＴｉＮ膜１２を上層ＴｉＮ膜１
４と同じ上記エッチング条件により、ＢＣｌ3 ＋Ｃｌ2
＋ＳＦ6 混合ガスを用いてＥＣＲドライエッチング法で
加工する。
４と同じ上記エッチング条件により、ＢＣｌ3 ＋Ｃｌ2
＋ＳＦ6 混合ガスを用いてＥＣＲドライエッチング法で
加工する。
【００３５】なお、図３に示すように、配線層のエッチ
ング時には、フォトレジストマスク１５、上層ＴｉＮ膜
１４、Ａｌ−Ｓｉ−Ｃｕ膜１３および下層ＴｉＮ膜１２
の側壁に側壁保護膜１６が堆積するが、半導体基板１を
設置するエッチング装置のステージの設定温度が低くな
るに従い、また、配線層の高さＡと配線層の間隔Ｂのア
スペクト比（Ａ／Ｂ）が小さくなるに従い、側壁保護膜
１６は堆積しやすくなる。従って、ステージの設定温度
あるいは配線層のアスペクト比（Ａ／Ｂ）を考慮して、
ＳＦ6 ガスの濃度は全流量の２０〜７０％の範囲で設定
される。
ング時には、フォトレジストマスク１５、上層ＴｉＮ膜
１４、Ａｌ−Ｓｉ−Ｃｕ膜１３および下層ＴｉＮ膜１２
の側壁に側壁保護膜１６が堆積するが、半導体基板１を
設置するエッチング装置のステージの設定温度が低くな
るに従い、また、配線層の高さＡと配線層の間隔Ｂのア
スペクト比（Ａ／Ｂ）が小さくなるに従い、側壁保護膜
１６は堆積しやすくなる。従って、ステージの設定温度
あるいは配線層のアスペクト比（Ａ／Ｂ）を考慮して、
ＳＦ6 ガスの濃度は全流量の２０〜７０％の範囲で設定
される。
【００３６】次に、フォトレジストマスク１５をアッシ
ャ処理により除去した後、ＣＨ3 ＣＯＯＨ：ＮＨ4 Ｏ
Ｈ：Ｈ2 Ｏ液を用いて半導体基板１をウエットエッチン
グし、側壁保護膜１６を除去する。最後に、図４に示す
ように、半導体基板１の表面をパッシベーション膜１７
で被覆することにより、本実施例のＴｉＮ／Ａｌ−Ｓｉ
−Ｃｕ／ＴｉＮ積層配線が完成する。
ャ処理により除去した後、ＣＨ3 ＣＯＯＨ：ＮＨ4 Ｏ
Ｈ：Ｈ2 Ｏ液を用いて半導体基板１をウエットエッチン
グし、側壁保護膜１６を除去する。最後に、図４に示す
ように、半導体基板１の表面をパッシベーション膜１７
で被覆することにより、本実施例のＴｉＮ／Ａｌ−Ｓｉ
−Ｃｕ／ＴｉＮ積層配線が完成する。
【００３７】このように、本実施例の製造方法によれ
ば、ＴｉＮ／Ａｌ−Ｓｉ−Ｃｕ／ＴｉＮ積層配線を構成
するＴｉＮ膜をドライエッチング法で加工する際、エッ
チングガスにＢＣｌ3 ＋Ｃｌ2 ＋ＳＦ6 混合ガスを用い
ると、Ｃ−Ｎ結合を持つポリマの生成が抑えられ、ま
た、生成したポリマを分離することができる。
ば、ＴｉＮ／Ａｌ−Ｓｉ−Ｃｕ／ＴｉＮ積層配線を構成
するＴｉＮ膜をドライエッチング法で加工する際、エッ
チングガスにＢＣｌ3 ＋Ｃｌ2 ＋ＳＦ6 混合ガスを用い
ると、Ｃ−Ｎ結合を持つポリマの生成が抑えられ、ま
た、生成したポリマを分離することができる。
【００３８】従って、ＴｉＮ／Ａｌ−Ｓｉ−Ｃｕ／Ｔｉ
Ｎ積層配線の側壁に堆積する側壁保護膜１６の厚さ
（Ｗ）は0.０１５〜0.０２５μm と薄くなり、ＣＨ3 Ｃ
ＯＯＨ：ＮＨ4 ＯＨ：Ｈ2 Ｏ液を用いたウエットエッチ
ングによって側壁保護膜１６を除去することができるの
で、パッシベーション膜１７におけるクラックの発生を
防ぐことができる。
Ｎ積層配線の側壁に堆積する側壁保護膜１６の厚さ
（Ｗ）は0.０１５〜0.０２５μm と薄くなり、ＣＨ3 Ｃ
ＯＯＨ：ＮＨ4 ＯＨ：Ｈ2 Ｏ液を用いたウエットエッチ
ングによって側壁保護膜１６を除去することができるの
で、パッシベーション膜１７におけるクラックの発生を
防ぐことができる。
【００３９】また、チャンバ内壁に付着するＣ−Ｎ結合
を持つポリマが減るので、チャンバ内壁から剥がれて半
導体基板１上に付着する異物が低減でき、配線層の短絡
不良を減らすことができる。Ｃ−Ｎ結合を持つポリマの
解離による窒素ガスの発生を少なくできるので、配線層
を構成するＡｌ−Ｓｉ−Ｃｕ膜１３の加工形状の変化が
抑えられる。チャンバ内壁のクリーニングの回数を減ら
してドライエッチング装置の稼働率を約１０％あげるこ
とができる。
を持つポリマが減るので、チャンバ内壁から剥がれて半
導体基板１上に付着する異物が低減でき、配線層の短絡
不良を減らすことができる。Ｃ−Ｎ結合を持つポリマの
解離による窒素ガスの発生を少なくできるので、配線層
を構成するＡｌ−Ｓｉ−Ｃｕ膜１３の加工形状の変化が
抑えられる。チャンバ内壁のクリーニングの回数を減ら
してドライエッチング装置の稼働率を約１０％あげるこ
とができる。
【００４０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４１】たとえば、前記実施例では、ＴｉＮ／Ａｌ
−Ｓｉ−Ｃｕ／ＴｉＮ積層配線に適用した場合について
説明したが、ＴｉＮ単層配線、ＴｉＮ／Ａｌ−Ｓｉ−Ｃ
ｕ／Ｗ積層配線、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ積層配線
およびＴｉＮ／Ａｌ−Ｃｕ／Ｗ積層配線など、少なくと
も１層がＴｉＮ膜で構成された配線層に適用可能であ
る。
−Ｓｉ−Ｃｕ／ＴｉＮ積層配線に適用した場合について
説明したが、ＴｉＮ単層配線、ＴｉＮ／Ａｌ−Ｓｉ−Ｃ
ｕ／Ｗ積層配線、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ積層配線
およびＴｉＮ／Ａｌ−Ｃｕ／Ｗ積層配線など、少なくと
も１層がＴｉＮ膜で構成された配線層に適用可能であ
る。
【００４２】また、前記実施例では、ＴｉＮ／Ａｌ−Ｓ
ｉ−Ｃｕ／ＴｉＮ積層配線に適用した場合について説明
したが、ＴｉＮ膜で構成された配線層に限定されるもの
ではなく、窒素化合物で構成された膜、例えば、プラズ
マＣＶＤ法で形成されたプラズマ窒化シリコン膜などに
適用可能である。
ｉ−Ｃｕ／ＴｉＮ積層配線に適用した場合について説明
したが、ＴｉＮ膜で構成された配線層に限定されるもの
ではなく、窒素化合物で構成された膜、例えば、プラズ
マＣＶＤ法で形成されたプラズマ窒化シリコン膜などに
適用可能である。
【００４３】さらにまた、ドライエッチングはＥＣＲを
最適実施例に挙げたが、これに限らずＴＣＰ(Transfer
Coupled Plasma),ＲＩＥ(Reactive Ion Etching) 、ま
たは高周波誘導型でもよい。
最適実施例に挙げたが、これに限らずＴＣＰ(Transfer
Coupled Plasma),ＲＩＥ(Reactive Ion Etching) 、ま
たは高周波誘導型でもよい。
【００４４】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４５】本発明によれば、アルミニウム合金膜と少
なくとも１層がＴｉＮ膜で構成される配線層の上に堆積
された層間絶縁膜あるいはパッシベーション膜における
クラックの発生が防止できるので、配線層の信頼性を向
上することができる。
なくとも１層がＴｉＮ膜で構成される配線層の上に堆積
された層間絶縁膜あるいはパッシベーション膜における
クラックの発生が防止できるので、配線層の信頼性を向
上することができる。
【００４６】また、本発明によれば、配線層の短絡不良
が減少し、さらに、配線層の加工形状の再現性がよくな
るので、配線工程の歩留まりを向上することができる。
が減少し、さらに、配線層の加工形状の再現性がよくな
るので、配線工程の歩留まりを向上することができる。
【００４７】また、本発明によれば、ドライエッチング
装置の稼働率があげられるので、配線工程のスループッ
トを向上することができる。
装置の稼働率があげられるので、配線工程のスループッ
トを向上することができる。
【図１】本発明の一実施例である半導体集積回路装置を
示す半導体基板の要部断面図である。
示す半導体基板の要部断面図である。
【図２】本発明の一実施例である半導体集積回路装置を
示す半導体基板の要部断面図である。
示す半導体基板の要部断面図である。
【図３】本発明の一実施例である半導体集積回路装置を
示す半導体基板の要部断面図である。
示す半導体基板の要部断面図である。
【図４】本発明の一実施例である半導体集積回路装置を
示す半導体基板の要部断面図である。
示す半導体基板の要部断面図である。
１ 半導体基板 ２ ｐ型ウエル ３ フィールド絶縁膜 ４ ゲート絶縁膜 ５ 酸化シリコン膜 ６ ゲート電極 ７ ｎ型半導体領域 ８ サイドウォールスペーサ ９ 酸化シリコン膜 １０ ＢＰＳＧ膜 １１ コンタクトホール １２ 下層ＴｉＮ膜 １３ Ａｌ−Ｓｉ−Ｃｕ膜 １４ 上層ＴｉＮ膜 １５ フォトレジストマスク １６ 側壁保護膜 １７ パッシベーション膜
フロントページの続き (72)発明者 原 和里 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 西村 美智夫 茨城県稲敷郡美浦村木原2350 日本テキサ ス・インスツルメンツ株式会社内 (72)発明者 松井 剛 茨城県稲敷郡美浦村木原2350 日本テキサ ス・インスツルメンツ株式会社内 (72)発明者 早川 崇 茨城県稲敷郡美浦村木原2350 日本テキサ ス・インスツルメンツ株式会社内
Claims (5)
- 【請求項１】 窒素化合物で構成された膜を有する半導
体集積回路装置の製造方法であって、半導体基板上に堆
積された前記窒素化合物で構成された膜を、フォトレジ
ストをマスクにしてＢＣｌ3 、Ｃｌ2 およびＳＦ6 を含
む混合ガスを用いたドライエッチング法で加工する工程
を有することを特徴とする半導体集積回路装置の製造方
法。 - 【請求項２】 アルミニウム合金膜と少なくとも１層の
ＴｉＮ膜との積層膜で構成された配線層を有する半導体
集積回路装置の製造方法であって、前記配線層を構成す
る前記ＴｉＮ膜を、フォトレジストをマスクにしてＢＣ
ｌ3 、Ｃｌ2およびＳＦ6 を含む混合ガスを用いたドラ
イエッチング法で加工する工程を有することを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項３】 前記混合ガス中のＳＦ6 ガスの濃度は、
全流量の２０〜７０％であることを特徴とする請求項１
または２記載の半導体集積回路装置の製造方法。 - 【請求項４】 前記ドライエッチング法は、ＥＣＲドラ
イエッチング法であることを特徴とする請求項１または
２記載の半導体集積回路装置の製造方法。 - 【請求項５】 前記窒素化合物で構成された膜は、Ｔｉ
Ｎ膜またはプラズマ窒化シリコン膜であることを特徴と
する請求項１記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22313594A JPH0888215A (ja) | 1994-09-19 | 1994-09-19 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22313594A JPH0888215A (ja) | 1994-09-19 | 1994-09-19 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888215A true JPH0888215A (ja) | 1996-04-02 |
Family
ID=16793348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22313594A Withdrawn JPH0888215A (ja) | 1994-09-19 | 1994-09-19 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888215A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994156A (en) * | 1997-09-12 | 1999-11-30 | Sharp Laboratories Of America, Inc. | Method of making gate and source lines in TFT LCD panels using pure aluminum metal |
| EP0871211A3 (en) * | 1997-03-19 | 1999-12-08 | Hitachi, Ltd. | Plasma treatment method and manufacturing method of semiconductor device |
| JP2008507416A (ja) * | 2004-07-21 | 2008-03-13 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 静電的に引きつけられるイオンによるエッチング |
-
1994
- 1994-09-19 JP JP22313594A patent/JPH0888215A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0871211A3 (en) * | 1997-03-19 | 1999-12-08 | Hitachi, Ltd. | Plasma treatment method and manufacturing method of semiconductor device |
| US5994156A (en) * | 1997-09-12 | 1999-11-30 | Sharp Laboratories Of America, Inc. | Method of making gate and source lines in TFT LCD panels using pure aluminum metal |
| JP2008507416A (ja) * | 2004-07-21 | 2008-03-13 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | 静電的に引きつけられるイオンによるエッチング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214717B1 (en) | Method for adding plasma treatment on bond pad to prevent bond pad staining problems | |
| CN1127132C (zh) | 铜互连结构及其制作方法 | |
| JP3027951B2 (ja) | 半導体装置の製造方法 | |
| KR930011054B1 (ko) | 상이한 층 레벨에 위치한 배선층간의 전기 접촉을 형성하는 방법 | |
| JP3594759B2 (ja) | プラズマ処理方法 | |
| JP2924723B2 (ja) | ドライエッチング方法 | |
| JP3185150B2 (ja) | 半導体装置の製造方法 | |
| JPH03204928A (ja) | コンタクトホール形成方形 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| CN1125484C (zh) | 在半导体芯片上形成保护层的方法 | |
| JPH0888215A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08130206A (ja) | Ａｌ系金属層のプラズマエッチング方法 | |
| US6221752B1 (en) | Method of mending erosion of bonding pad | |
| JP3127494B2 (ja) | 半導体装置の電極形成方法 | |
| JP3616724B2 (ja) | 半導体装置の製造方法 | |
| JPH07211697A (ja) | 金属配線形成方法及び半導体装置の製造方法 | |
| JP3160972B2 (ja) | 半導体装置の製造方法 | |
| JPH09186137A (ja) | 半導体製造装置 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| US6426016B1 (en) | Method for etching passivation layers and antireflective layer on a substrate | |
| JP3008996B2 (ja) | 絶縁膜の形成方法 | |
| JPH09129597A (ja) | 半導体集積回路装置の製造方法およびドライエッチング装置 | |
| JP2708019B2 (ja) | コンタクトホール形成方法 | |
| JPH05182937A (ja) | ドライエッチング方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |