JPH0888544A - コンパレータ及び近接センサ - Google Patents

Abstract

(57)【要約】 【目的】 差動増幅型のコンパレータの出力変化を高速
で行えるようにすること。 【構成】 トランジスタＱ１３，Ｑ１４によって差動増
幅回路を構成し、夫々の基準電圧をＶ１，Ｖ２とする。
入力電圧がコンデンサＣ２を介して交流成分のみが基準
電圧Ｖ１に重畳される。この電圧が基準電圧Ｖ２を越え
てトランジスタＱ１３のコレクタ電流が増加し始める
と、トランジスタＱ１２もオン状態となってＶ１，Ｖ２
の差が小さくなる。又トランジスタＱ１１によりトラン
ジスタＱ１５の電流を増大させるため、差動増幅回路の
バイアス電流が増加する。このため高速で出力が反転す
ることとなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は差動増幅回路を用いてス
イッチング動作を高速にするようにしたコンパレータ、
及びこれを用いた近接センサに関するものである。

【０００２】

【従来の技術】光電センサや近接センサ等種々の電子回
路では、コンパレータ回路が広く用いられている。コン
パレータ回路は入力信号を所定の閾値で弁別することに
よって物体の検知等を出力する回路として用いられる。
図６はこのような従来のコンパレータ回路の一例を示す
回路図である。本図において電源Ｖccは抵抗Ｒ１，Ｒ
２，Ｒ３，Ｒ４によって分圧されており、夫々基準電圧
Ｖ１，Ｖ２が得られる。これらの分圧回路には差動増幅
回路を構成するトランジスタＱ１，Ｑ２のベースが接続
される。トランジスタＱ１，Ｑ２のコレクタは抵抗Ｒ５
を介して又は直接電源Ｖccに接続され、エミッタは共通
接続されてトランジスタＱ３のコレクタに接続される。
トランジスタＱ３とトランジスタＱ４とはカレントミラ
ー回路を構成しており、定電流源Ｉによって一定の電流
がカレントミラー回路を介して差動増幅回路を流れるよ
うに構成される。そしてトランジスタＱ１のコレクタが
トランジスタＱ５のベースに接続される。トランジスタ
Ｑ５のエミッタは電源Ｖccに接続されたＰＮＰ型のトラ
ンジスタであって、出力回路を構成している。

【０００３】ここで基準電圧Ｖ２は基準電圧Ｖ１より高
く設定されているものとし、入力信号はカップリングコ
ンデンサＣ１を介して交流成分のみが基準電圧Ｖ１に重
畳して入力される。このため入力信号がなければトラン
ジスタＱ２はオン、トランジスタＱ１とＱ５はオフ状態
となっている。そして入力信号が加わればトランジスタ
Ｑ１のベース電圧は基準電圧Ｖ１に交流成分が重畳され
たものとなり、この重畳された電圧が基準電圧Ｖ２を越
えればトランジスタＱ１がオン、トランジスタＱ２はオ
フとなる。

【０００４】

【発明が解決しようとする課題】このような従来のコン
パレータでは、差動増幅回路は不飽和動作をするため高
速動作が可能であるが、トランジスタＱ５はエミッタ接
地型であるため飽和しなければスイッチング動作せず、
動作に遅延が生じる。従って図７の曲線Ａに示すよう
に、入力の周波数が高くなればオンするレベルが徐々に
高くなり、ついには一定以上の周波数が入力されてもオ
ン状態とならないことがあるという問題点があった。

【０００５】このように入力の周波数や大きさによりオ
ンとなるレベルが変化し、例えば１ＭHz以上の高い周波
数ではオンとならない場合があり、オン動作が不安定に
なるという欠点があった。このような欠点を解消するた
めには、定電流源Ｉの電流値を大きくして差動増幅回路
のバイアス電流を大きな値としなければならず、消費電
流が増加するという欠点があった。

【０００６】本発明はこのような従来の問題点に鑑みて
なされたものであって、入力の周波数によってオンレベ
ルが変化することがなく、所定のレベルで確実にスイッ
チング動作ができるコンパレータ、及びこれを用いて高
速で物体を検出する近接センサを提供することを目的と
する。

【０００７】

【課題を解決するための手段】本願の請求項１の発明
は、第１，第２のトランジスタを含む差動増幅回路を有
し、差動増幅回路の第１，第２の入力端に夫々第１，第
２の基準電圧Ｖ１，Ｖ２（Ｖ１＜Ｖ２）が設定され、第
１の入力端に入力され基準電圧Ｖ１に重畳される電圧レ
ベルと第２の基準電圧とを比較することによって弁別出
力を与えるコンパレータであって、差動増幅回路の第１
の入力端に第１の基準電圧に重畳して入力される電圧が
第２の基準電圧を越え、差動増幅回路の出力が反転する
際に第１，第２の基準電圧の差を小さくなるように変化
させる比較レベル制御回路と、差動増幅回路の第１の入
力端に第１の基準電圧に重畳して入力される電圧が第２
の基準電圧を越え、差動増幅回路の出力が反転する際に
差動増幅回路のバイアス電流を増加させるバイアス電流
制御回路と、を具備することを特徴とするものである。

【０００８】本願の請求項２の発明は、検出コイルを含
む発振回路と、発振回路の交流成分が入力される請求項
１記載のコンパレータと、コンパレータの出力に基づい
て検出コイルに近接する物体の有無を判別する信号処理
回路と、を具備することを特徴とするものである。

【０００９】

【作用】このような特徴を有する本願の請求項１のコン
パレータでは、第１，第２のトランジスタから成る差動
増幅回路によってコンパレータの基本回路が構成されて
いる。そして夫々の入力端には第１，第２の基準電圧が
設定されており、第１の入力端に入力信号が加えられ
る。そして入力信号が第１の基準電圧に重畳されたレベ
ルが第２の基準電圧を越えれば差動増幅回路のトランジ
スタが能動領域に入るが、そのとき同時に比較レベル制
御回路によって第１又は第２の基準電圧の差が小さくな
るように変化させる。又このときバイアス電流制御回路
によってバイアス電流を増加させるように制御する。こ
うすれば出力の反転を高速化することができることとな
る。

【００１０】又請求項２の発明では、このコンパレータ
を近接センサに適用することによって発振の振幅の変化
を高速で弁別することができ、物体の通過を高速で検出
できることとなる。

【００１１】

【実施例】図１は本発明のコンパレータの基本構成を示
すブロック図である。本図において入力端子１には差動
増幅回路２が接続される。差動増幅回路２は入力端子１
側には第１の基準電圧、他方の入力端子には第２の基準
電圧が設定されているものとする。そして差動増幅回路
２には比較レベルを規定する比較レベル制御回路３が接
続され、又差動増幅回路２のバイアス電流を制御するバ
イアス電流制御回路４が接続される。比較レベル制御回
路３は、差動増幅回路２の出力の変化に基づいて入力信
号が第２の基準電圧を越えて変化する際に、第１，第２
の基準電圧の差が小さくなるように制御するものであ
る。又バイアス電流制御回路４は差動増幅回路２の出力
の変化に基づいてバイアス電流値を同時に制御するもの
である。差動増幅回路２の出力端は出力端子５に接続さ
れている。

【００１２】図２はこのようなコンパレータを具体化し
た本発明の第１実施例によるコンパレータの回路図であ
る。本図において、電源Ｖccと接地端間には図示のよう
に抵抗Ｒ１１，Ｒ１２、トランジスタＱ１１が直列に接
続され、更に抵抗Ｒ１１の両端にはトランジスタＱ１２
と抵抗Ｒ１３が接続される。トランジスタＱ１２のベー
スには電源Ｖccとの間に抵抗Ｒ１４が接続され、更にト
ランジスタＱ１３のコレクタが接続される。トランジス
タＱ１３，Ｑ１４は差動増幅回路を構成しており、その
エミッタは共通接続されてトランジスタＱ１５のコレク
タに接続される。トランジスタＱ１１とＱ１５とはカレ
ントミラー回路を構成している。又トランジスタＱ１５
のベースは電源Ｖccとの間に抵抗Ｒ１５，Ｒ１６が接続
される。又従来例と同様に差動増幅回路を構成するトラ
ンジスタＱ１３のコレクタは出力用トランジスタＱ１６
のベースに接続される。トランジスタＱ１６はエミッタ
が電源Ｖccに接続され、コレクタが出力端子に接続され
た出力トランジスタである。本実施例では比較レベル制
御回路３は抵抗Ｒ１１〜Ｒ１３，Ｒ１５，Ｒ１６とトラ
ンジスタＱ１２によって構成され、バイアス電流制御回
路４はトランジスタＱ１１，Ｑ１５及び抵抗Ｒ１３とト
ランジスタＱ１２によって構成される。

【００１３】次に本実施例の動作について説明する。図
３は本実施例の動作を示すタイムチャートである。本図
において入力電圧がなければトランジスタＱ１３，Ｑ１
４は抵抗Ｒ１１，Ｒ１２とＲ１５，Ｒ１６との関係によ
ってオン又はオフとなる。抵抗Ｒ１１，Ｒ１２の中点の
第１の基準電圧Ｖ１が抵抗Ｒ１５，Ｒ１６の第２の基準
電圧Ｖ２より低くなるように分圧比を設定しておけば、
トランジスタＱ１４はオン状態、トランジスタＱ１３は
オフ状態となる。このためトランジスタＱ１２，Ｑ１６
もオフ状態となっており、トランジスタＱ１４を流れる
コレクタ電流は抵抗Ｒ１１，Ｒ１２と電源電圧Ｖccによ
って規定される電流値となる。そして基準この電圧Ｖ１
とＶ２の差が閾値Ｖth1 （＝Ｖ２−Ｖ１）となってい
る。基準電圧Ｖ１はトランジスタＱ１３のオンオフによ
って変化するので、Ｑ１３がオフのときの電圧をＶ１of
f 、オンのときの電圧をＶ１onとする。

【００１４】さて入力信号はカップリングコンデンサＣ
２を介して交流成分のみが差動増幅回路に入力される。
このピーク値が図３（ａ）に示すように閾値Ｖth1 （Ｖ
２−Ｖ１off ）以下であれば、トランジスタＱ１３はオ
フ、トランジスタＱ１４はオン状態を保つこととなる。

【００１５】さて入力信号の交流成分が閾値Ｖth1 を越
えるとトランジスタＱ１３は能動領域に入り、そのコレ
クタ電流が増加し始める。このためトランジスタＱ１２
にもベース電流，コレクタ電流が流れ始め、抵抗Ｒ１１
の両端にトランジスタＱ１２と抵抗Ｒ１３が接続された
状態となる。このため抵抗Ｒ１２を通ってトランジスタ
Ｑ１１を流れる電流が増加し、カレントミラー回路によ
ってトランジスタＱ１５のコレクタ電流、即ちトランジ
スタＱ１３又はＱ１４のエミッタ電流も増加する。トラ
ンジスタＱ１３のコレクタ電流が増加しつつあるため、
この増加分はトランジスタＱ１３のコレクタ電流の増加
となり、トランジスタＱ１２，Ｑ１６のベース電流の増
加となる。このような動作が短時間で起こるため、正の
電流帰還がかかることとなる。又抵抗Ｒ１１に抵抗Ｒ１
３が並列接続されたこととなるため、抵抗Ｒ１１，Ｒ１
２の中点の基準電圧Ｖ１は元の電圧Ｖ１off より高く、
Ｖ１onとなる。従って閾値Ｖth2 は図３（ａ）に示すよ
うにＶth1 からこれより低いＶth2 （Ｖ２−Ｖ１on）に
変化する。このような変化はいずれもトランジスタＱ１
３をオン、Ｑ１４をオフとする方向に働く。従ってトラ
ンジスタＱ１３が高速でオン状態、トランジスタＱ１４
はオフ状態となる。このときトランジスタＱ１６のベー
ス電流も急激に増加するため、トランジスタＱ１６の遅
延時間を短くすることができ、出力を短時間で反転させ
ることができる。このトランジスタＱ１３，Ｑ１４の共
通エミッタを流れるバイアス電流は図３（ｂ）に示すよ
うにトランジスタＱ１２のオン状態への変化と共に増加
し、オフ状態によって元のレベルに復帰する。このよう
に閾値レベルの低下及びバイアス電流の増加によって、
高速で出力を反転させることができる。このときのオン
レベルの変化は図７の曲線Ｂで示されるように、周波数
によってもほとんど変化することはない。

【００１６】次に本発明の第２実施例について図４を参
照しつつ説明する。本図において電源Ｖccと接地端間に
は抵抗Ｒ２１，Ｒ２２の分圧回路が接続され、その中点
に差動増幅用のトランジスタＱ２１のベースが接続され
る。第１，第２のトランジスタＱ２１，２２はエミッタ
が共通接続された差動増幅回路を構成しており、トラン
ジスタＱ２１のコレクタは抵抗Ｒ２３を介して電源Ｖcc
に、トランジスタＱ２２のコレクタは直接電源Ｖccに接
続される。これらのトランジスタのエミッタは共通接続
されてトランジスタＱ２３のコレクタに接続される。ト
ランジスタＱ２３，Ｑ２４はカレントミラー回路を構成
しており、そのエミッタは共通に接続されて接地され
る。トランジスタＱ２４のコレクタは抵抗Ｒ２４を介し
て電源Ｖccに接続される。さてトランジスタＱ２１のコ
レクタはＰＮＰ型トランジスタＱ２５〜Ｑ２７のベース
に共通に接続される。又トランジスタＱ２２のベースは
抵抗Ｒ２５，Ｒ２６の分圧回路の中点に接続されてい
る。ここで抵抗Ｒ１，Ｒ２の中点は第１の基準電圧Ｖ
１、抵抗Ｒ２５，Ｒ２６の中点は第２の基準電圧Ｖ２を
設定するものである。トランジスタＱ２５のエミッタは
電源Ｖccに、コレクタは抵抗Ｒ２７を介してトランジス
タＱ２８のベースに接続される。トランジスタＱ２８は
抵抗Ｒ２８と共に抵抗Ｒ２６に並列に接続されている。
又トランジスタＱ２６のコレクタは抵抗Ｒ２９を介して
トランジスタＱ２４に接続される。トランジスタＱ２７
は出力用のトランジスタである。本実施例では抵抗Ｒ２
５〜Ｒ２８、トランジスタＱ２５，Ｑ２８によって基準
電圧Ｖ１，Ｖ２の差が小さくなるように変化させる比較
レベル制御回路３を構成しており、トランジスタＱ２
３，Ｑ２４，Ｑ２６と抵抗Ｒ２４，Ｒ２９によってバイ
アス電流を増加させるバイアス電流制御回路４を構成し
ている。

【００１７】次に本実施例の動作について説明する。コ
ンデンサＣ３を介して入力信号が入力されていないとき
には、抵抗Ｒ２１，Ｒ２２の分圧回路で定まる基準電圧
Ｖ１と抵抗Ｒ２５，Ｒ２６で分圧された基準電圧Ｖ２と
が比較される。Ｖ１を電圧Ｖ２より低い値と設定してい
た場合には、トランジスタＱ２２はオン状態であり、ト
ランジスタＱ２１，Ｑ２５，Ｑ２６，Ｑ２７はオフ状態
となっている。このとき抵抗Ｒ２４で定まる電流がトラ
ンジスタＱ２４を流れ、これと同一の電流がトランジス
タＱ２３に流れ、トランジスタＱ２２のコレクタ電流を
規定している。

【００１８】さてカップリングコンデンサＣ３を介して
入力電圧の交流成分が基準電圧Ｖ１に重畳され、重畳さ
れた電圧が基準電圧Ｖ２を越えるとトランジスタＱ２１
が能動領域に入ってコレクタ電流が増加し始める。この
ときトランジスタＱ２５〜Ｑ２７のベース電流，コレク
タ電流が同時に増加し始める。トランジスタＱ２５のオ
ン状態への変化によりトランジスタＱ２８が同時にオン
状態に変化し始め、抵抗Ｒ２６に抵抗Ｒ２８とトランジ
スタＱ２８が並列接続された状態となって、基準電圧Ｖ
２が低下する。この変化はトランジスタＱ２２の電流値
を低下させ、トランジスタＱ２１の電流値を増加させる
方向に働く。又トランジスタＱ２６のオン状態への変化
により、抵抗Ｒ２９を流れる電流が抵抗Ｒ２４を流れる
電流と加算され、トランジスタＱ２４に流れる。このた
めトランジスタＱ２３及びトランジスタＱ２１を流れる
電流も増加することとなって電流の正帰還が起こり、短
時間のうちに状態が反転する。このような基準電圧の変
化と電流の正帰還によって、コンパレータを高速で動作
させることができる。

【００１９】図５はこのコンパレータを用いた近接セン
サの構成を示すブロック図である。本図において、発振
回路１１は検出用のコイルＬ１が設けられ、一定の周波
数で発振する発振回路である。そして発振回路１１の発
振出力はそのままコンパレータ１２に入力される。コン
パレータ１２は前述した第１又は第２実施例によるコン
パレータであって、その交流成分のみがカップリングコ
ンデンサＣ２又はＣ３を介して差動増幅回路の一方の入
力端子に入力される。さてコンパレータ１２の出力は信
号処理回路１３に与えられる。信号処理回路１３は所定
時間連続してコンパレータの出力が変化したときに、物
体検知信号を出力回路１４を介して出力するものであ
る。電源回路１５はこれらの各ブロックに一定電圧を供
給する電源回路である。このような構成によれば、コン
パレータ１２を高速で動作させることができるため、物
体が高速で検出コイルＬ１の近傍を通過した場合には、
その振幅の変化を高速で検出することができるという効
果が得られる。

【００２０】

【発明の効果】以上詳細に説明したように本発明によれ
ば、コンパレータの動作を高速にすることができ、入力
の周波数や大きさによるオンレベルの変動を例えば数ｍ
Ｖ程度に極めて小さくすることができる。又入力の変化
にかかわらず確実にオン及びオフ動作をさせることがで
きる。又このコンパレータを近接センサに適用した場合
には、高速で物体を検出することができるという効果が
得られる。

【図面の簡単な説明】

【図１】本発明によるコンパレータの構成を示すブロッ
ク図である。

【図２】本発明の第１実施例によるコンパレータを示す
回路図である。

【図３】本実施例のコンパレータの動作を示すタイムチ
ャートである。

【図４】本発明の第２実施例によるコンパレータを示す
回路図である。

【図５】本発明によるコンパレータを適用した近接セン
サのブロック図である。

【図６】従来のコンパレータの一例を示す回路図であ
る。

【図７】本実施例及び従来のコンパレータの周波数特性
を示す図である。

【符号の説明】

２ 差動増幅回路 ３ 比較レベル制御回路 ４ バイアス電流制御回路 １１ 発振回路 １２ コンパレータ １３ 信号処理回路 １４ 出力回路 １５ 電源回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１，第２のトランジスタを含む差動増
   幅回路を有し、前記差動増幅回路の第１，第２の入力端
   に夫々第１，第２の基準電圧Ｖ１，Ｖ２（Ｖ１＜Ｖ２）
   が設定され、前記第１の入力端に入力され基準電圧Ｖ１
   に重畳される電圧レベルと第２の基準電圧とを比較する
   ことによって弁別出力を与えるコンパレータにおいて、 前記差動増幅回路の第１の入力端に第１の基準電圧に重
   畳して入力される電圧が前記第２の基準電圧を越え、前
   記差動増幅回路の出力が反転する際に前記第１，第２の
   基準電圧の差を小さくなるように変化させる比較レベル
   制御回路と、 前記差動増幅回路の第１の入力端に第１の基準電圧に重
   畳して入力される電圧が前記第２の基準電圧を越え、前
   記差動増幅回路の出力が反転する際に前記差動増幅回路
   のバイアス電流を増加させるバイアス電流制御回路と、
   を具備することを特徴とするコンパレータ。
2. 【請求項２】 検出コイルを含む発振回路と、 前記発振回路の交流成分が入力される請求項１記載のコ
   ンパレータと、 前記コンパレータの出力に基づいて前記検出コイルに近
   接する物体の有無を判別する信号処理回路と、を具備す
   ることを特徴とする近接センサ。