JPH088987A - 位相検出装置 - Google Patents

Abstract

(57)【要約】 【目的】簡単な構成で広いダイナミックレンジの入力信
号の位相を確実に検出できる位相検出装置を提供する。 【構成】入力信号Ｓｉを乗算器１１，１２で直交する二
つの基準信号と乗算した後フィルタ１５，１６を通すこ
とにより直交復調して得られたＩ信号およびＱ信号を非
線形圧縮回路１７，１８に入力し、Ｉ信号およびＱ信号
を非線形圧縮回路１７，１８で対数変換によって圧縮し
てから、位相検出回路１９によりＩ信号およびＱ信号の
位相を検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力信号の位相を検出す
る位相検出装置に係り、特にラジオ受信機、ＴＶ受信
機、携帯電話機およびコードレス電話機などの受信装置
の復調装置に使用される位相検出装置に関する。

【０００２】

【従来の技術】位相情報を有する信号を受信する受信装
置での検波復調方式の一つとして、ダイレクトコンバー
ジョン（ＤＣ）方式が知られている。ダイレクトコンバ
ージョン方式は、受信信号を搬送波周波数に等しく互い
に９０°位相の異なる周波数の二つの基準信号を用いて
直交復調することにより、受信信号を直接ベースバンド
帯の信号に変換する方式である。従って、ヘテロダイン
方式のように中間周波段を用いる必要がなく、受信装置
を小型・安価に構成することが可能である。

【０００３】反面、ダイレクトコンバージョン方式は受
信電界強度が大きく変動する環境、例えば移動通信のよ
うに受信信号のダイナミックレンジが例えば９０ｄＢ以
上と広い場合には、信号レベルを一定に保つための自動
利得制御（ＡＧＣ）が必要となる。しかし、ＡＧＣは帰
還ループであるため、受信電界強度の早い変化には追従
できない。

【０００４】ダイレクトコンバージョン方式では、ヘテ
ロダイン方式のように中間周波段でＡＧＣを行うことが
できないため、システム的に工夫が必要となる。すなわ
ち、ヘテロダイン方式では中間周波数段にリミッタ増幅
器を用いて振幅制限を行い、必要な位相情報のみを取り
出すことにより、受信信号のダイナミックレンジが広い
場合でも正しく復調を行うことができる。また、ヘテロ
ダイン方式では受信信号がＱＰＳＫ変調波の場合、符号
間干渉を低減するための適当な波形整形フィルタを通し
た後に振幅制限を施すことによっても、良好な復調特性
が実現できる。しかし、ダイレクトコンバージョン方式
の場合は中間周波信号のように受信信号を一定周波数の
信号とする段階がないため、リミッタ増幅器でレベルを
一定化することはできない。

【０００５】このような問題に対処するため、ダイレク
トコンバージョン方式において直交復調によりベースバ
ンド帯に直接変換した信号をさらに再周波数変換して中
間周波信号とした後、リミッタ回路により振幅制限を施
す方法が提案されている（特開昭５８−１９６６２９
号）。しかし、この方式は再周波数変換回路とリミッタ
回路が必要であるため、構成が非常に複雑となり、小型
・安価というダイレクトコンバージョン方式の利点を損
なうという問題がある。

【０００６】

【発明が解決しようとする課題】上述したように、ダイ
レクトコンバージョン方式の受信装置において、ダイナ
ミックレンジの広い受信信号に対応するために、ベース
バンド帯に直接変換して得られた信号を再周波数変換し
てから振幅制限を施すという従来の技術では、構成が非
常に複雑となり、小型・安価で高性能の受信装置を実現
する上で大きな問題となっている。本発明は、簡単な構
成で広いダイナミックレンジの入力信号の位相を確実に
検出できる位相検出装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記の課題を解決するた
め、本発明は直交する第１および第２の信号を非線形圧
縮する少なくとも一つの非線形圧縮手段と、この非線形
圧縮手段により圧縮された二つの信号から第１および第
２の信号の位相を検出する位相検出手段とを具備するこ
とを基本的な特徴とする。

【０００８】ここで、受信装置などに用いられる復調装
置の場合、直交する第１および第２の信号は入力信号を
互いに９０°位相の異なる第１および第２の基準信号に
より直交復調する直交復調手段により得られる。

【０００９】また、非線形圧縮手段を対数変換手段と絶
対値検出手段を縦続配置して構成することを特徴とす
る。また、非線形圧縮手段を対数変換手段と絶対値検出
手段を縦続配置することにより構成し、位相検出手段を
該非線形圧縮手段により圧縮された二つの信号の差信号
を出力する減算手段と、この減算手段から出力される差
信号を第１および第２の信号の位相を示す位相検出信号
に変換する非線形変換手段とにより構成することを特徴
とする。

【００１０】また、対数変換手段を第１および第２の信
号をＰＮ接合素子に電流として入力し、該ＰＮ接合素子
に生じる電圧を出力として取り出すように構成し、さら
に非線形変換手段を減算手段から出力される差信号また
はこれに所定の係数を乗じた信号がベースに入力される
差動対トランジスタと、この差動対トランジスタの共通
エミッタに定電流を供給する定電流源と、該差動対トラ
ンジスタのコレクタから位相検出信号を取り出す出力手
段とにより構成することを特徴とする。

【００１１】非線形圧縮手段は、第１および第２の信号
をスイッチで時間的に交互に切り替えて一つの非線形圧
縮回路に入力することにより第１および第２の信号を非
線形圧縮する構成としてもよい。

【００１２】さらに、非線形変換手段の出力信号または
位相検出手段の出力信号の平均値から前記非線形変換手
段のオフセットを検出するオフセット検出手段と、この
オフセット検出手段により検出されたオフセットを位相
検出手段の出力信号から除去するオフセット除去手段と
を有することを特徴とする。

【００１３】

【作用】このように本発明の位相検出装置では、直交す
る第１および第２の信号を対数変換などにより非線形圧
縮してから位相検出を行う。従って、ダイレクトコンバ
ージョン方式のように第１および第２の信号が入力信号
を直交復調により直接変換して得られた信号であり、か
つ入力信号のダイナミックレンジが非常に広い場合で
も、簡単かつ小型で安価な構成により、入力信号に高速
に追従する位相検出が可能となる。

【００１４】また、非線形圧縮に対数変換を用いれば、
直交する第１および第２の信号を対数変換して得られた
二つの信号の差をとることにより、第１および第２の信
号の比が求まるので、その比から第１および第２の信号
の位相を簡単に求めることができる。

【００１５】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明による位相検出装置の基本的な実
施例を示すブロック図である。図１において、入力端子
１０には位相情報を含む入力信号Ｓｉ（ｔ）、例えばＱ
ＰＳＫ変調波が与えられる。入力信号Ｓｉ（ｔ）は二つ
の乗算器１１，１２に入力され、基準信号発生器１３の
出力信号を９０°分波器１４に通して得られた互いに直
交する第１および第２の基準信号と乗算されることによ
り、直交復調（直接変換）される。これにより、乗算器
１１，１２の出力から二つのベースバンド信号（以下、
Ｉ信号およびＱ信号という）が得られる。基準信号発生
器１３は発振器により構成され、その出力信号は入力信
号Ｓｉ（ｔ）の搬送波周波数と同一周波数に制御されて
いる。

【００１６】乗算器１１，１２から出力されるＩ信号お
よびＱ信号は、フィルタ１５，１６に入力される。フィ
ルタ１５，１６は、所望チャネルの信号を選択するため
のベースバンドのチャネル選択フィルタ（ローパスフィ
ルタで構成される）と、伝送路での符号間干渉を補償す
るための波形整形フィルタからなっている。フィルタ１
５，１６の出力信号Ｉ（ｔ），Ｑ（ｔ）を次式に示す。

【００１７】 Ｉ（ｔ）＝Ａｃｏｓ｛θｓ（ｔ）｝ （１） Ｑ（ｔ）＝Ａｓｉｎ｛θｓ（ｔ）｝ （２） 但し、Ａは入力信号Ｓｉ（ｔ）の振幅、θｓは入力信号
Ｓｉ（ｔ）の位相である。

【００１８】フィルタ１５，１６の出力信号は、それぞ
れ非線形圧縮回路１７，１８により非線形圧縮された
後、位相検出回路１９に入力される。非線形圧縮回路１
７，１８はフィルタ１５，１６の出力信号のダイナミッ
クレンジを圧縮する回路であり、具体的には例えば後述
するように対数変換回路を用いて実現される。位相検出
回路１９は、非線形圧縮回路１７，１８の出力信号から
演算により入力信号Ｓｉ（ｔ）の位相θｓさらには必要
に応じて入力信号Ｓｉ（ｔ）の振幅Ａを求める回路であ
り、その具体的な構成については以下の実施例で説明す
る。

【００１９】図２に、図１を具体化した実施例を示す。
図２の例では、非線形圧縮回路１７，１８は正負対数変
換回路２１，２２と絶対値回路２３，２４を縦続接続し
て構成される。正負対数変換回路２１，２２は正負両波
について対数変換を行い、絶対値回路２３，２４は正負
対数変換回路２１，２２の出力信号の絶対値を検出す
る。絶対値回路２３，２４の出力信号Ｉｌ（ｔ），Ｑｌ
（ｔ）は、次式で与えられる。

【００２０】 Ｉｌ（ｔ）＝ｌｏｇ｛ａｂｓＩ（ｔ）｝ （３） Ｑｌ（ｔ）＝ｌｏｇ｛ａｂｓＱ（ｔ）｝ （４） 但し、ａｂｓ［ｘ］はｘの絶対値を表す。

【００２１】位相検出回路１９は、減算回路２５と非線
形変換を行う変換回路２６で構成される。減算回路２５
は非線形圧縮された信号である絶対値回路２３，２４の
出力信号Ｉｌ（ｔ），Ｑｌ（ｔ）の差、つまり次式に示
すβ（ｔ）を求める。

【００２２】 β（ｔ）＝Ｑｌ（ｔ）−Ｉｌ（ｔ） ＝ｌｏｇ［ａｂｓ｛Ｑ（ｔ）／Ｉ（ｔ）｝］ （５） 式（５）に示されるように、β（ｔ）はＩ信号およびＱ
信号の比に依存するため、位相情報が保存されている。
すなわち、対数変換された二つの信号の差を求めること
は、対数変換前の二つの信号の比を求めることに相当す
るため、対数変換前の二つの信号が互いに直交する信号
つまりＩ信号およびＱ信号であれば、この差は位相情報
を含んでいることになる。

【００２３】また、Ｉ信号およびＱ信号の符号により、
入力信号Ｓｉ（ｔ）がπ／２毎のどの象限にあるかを決
定できる。以下、Ｉ信号およびＱ信号の符号が共に正、
つまり入力信号Ｓｉ（ｔ）が第１象限（０〜π／２）に
ある場合について考えると、変換回路２６によって次式
の非線形変換を行うことにより、入力信号Ｓｉ（ｔ）の
位相θｓ（ｔ）を求めることができる。

【００２４】 θｓ（ｔ）＝ａｒｃｔａｎ［ｅｘｐ｛β（ｔ）｝］ （６） すなわち、ｅｘｐ｛β（ｔ）｝は（５）式からＱｌ
（ｔ）／Ｉｌ（ｔ）に相当するので、そのアークタンジ
ェントを求めることにより、位相θｓ（ｔ）が求まるこ
とになる。

【００２５】一方、入力信号Ｓｉ（ｔ）の振幅Ａについ
ては、以下の操作を行うことにより求めることができ
る。 ２ｌｏｇＡ＝ｌｏｇ［ｅｘｐ｛２Ｉｌ（ｔ）｝＋ｅｘｐ｛２Ｑｌ（ｔ）｝］ （７） 図３に、図２の正負対数変換回路２１，２２および絶対
値回路２３，２４を具体化した例を示す。Ｉ信号用の正
負対数変換回路２１は、入力側に設けられた抵抗Ｒ１と
キャパシタＣ１の直列回路と、演算増幅器ＯＰ１と、演
算増幅器ＯＰ１の反転入力端子と出力端子との間に逆並
列に接続されたダイオードＤ１，Ｄ２からなり、ダイオ
ード順方向電流と電圧降下との間の指数特性を利用し、
ダイオードＤ１，Ｄ２を負帰還回路に挿入することによ
り、指数変換の逆変換である対数変換を信号Ｉｌ（ｔ）
の正負両成分について行う。同様に、Ｑ信号用の正負対
数変換回路２２も入力側に設けられた抵抗Ｒ２とキャパ
シタＣ２の直列回路と、演算増幅器ＯＰ２と、演算増幅
器ＯＰ２の反転入力端子と出力端子との間に逆並列に接
続されたダイオードＤ３，Ｄ４からなり、Ｉ信号用の正
負変換回路２１と同様にして、信号Ｑｌ（ｔ）の正負両
成分について対数変換を行う。

【００２６】ダイオードＤ１〜Ｄ４は、集積回路上では
コレクタ・ベース間が接続されたバイポーラトランジス
タで構成することもできる。その場合、バイポーラトラ
ンジスタのコレクタ電流対ベース・エミッタ間電圧特性
（Ｉｃ−Ｖｂｅ特性）またはエミッタ電流対ベース・エ
ミッタ間電圧特性（Ｉｅ−Ｖｂｅ特性）を利用して対数
圧縮を行う。すなわち、バイポーラトランジスタの基本
特性は、 Ｉｃ＝Ｉｓ｛ｅｘｐ（Ｖｂｅ／Ｖｔ）−１｝ （８） ただし、Ｖｔはサーマルボルテージ（＝ｋＴ／ｑ）、Ｉ
ｓは飽和電流であるから、 Ｖｂｅ＝Ｖｔｌｏｇ｛（Ｉｃ／Ｉｓ）＋１｝ （９） となり、ＩｃとＶｂｅとは対数の関係にある。これより
図３における正負対数変換回路２１，２２の出力信号
は、 Ｉｖ（ｔ）＝ｓｉｇｎ（Ｉ）ｌｏｇ［ａｂｓ｛Ｉ（ｔ）／Ｉｓ｝］ （１０） Ｑｖ（ｔ）＝ｓｉｇｎ（Ｑ）ｌｏｇ［ａｂｓ｛Ｑ（ｔ）／Ｉｓ｝］ （１１） となる。但し、ｓｉｇｎ（Ｉ），ｓｉｇｎ（Ｑ）は信号
Ｉｖ（ｔ），Ｑｖ（ｔ）の符号（極性）を表す。

【００２７】絶対値回路２３は、演算増幅器ＯＰ３と抵
抗Ｒ３，Ｒ５による反転増幅器と、反転増幅器の入力信
号と出力信号を選択するスイッチＳ１と、反転増幅器の
入力信号の極性に応じてスイッチＳ１を制御するゲート
回路Ｇ１からなり、スイッチＳ１で反転増幅器の入力信
号が正の時は反転増幅器の入力信号を選択し、負の時は
反転増幅器の出力信号を選択することにより、正負対数
変換回路２１の出力信号の絶対値を求める。絶対値回路
２４も同様に、演算増幅器ＯＰ４と抵抗Ｒ４，Ｒ６によ
る反転増幅器と、反転増幅器の入力信号と出力信号を選
択するスイッチＳ２と、反転増幅器の入力信号の極性に
応じてスイッチＳ２を制御するゲート回路Ｇ２からな
り、正負対数変換回路２２の出力信号の絶対値を求め
る。

【００２８】こうして正負対数変換回路２１，２２およ
び絶対値回路２３，２４により非線形圧縮された信号
は、減算回路２５に入力され、両者の差βｖ（ｔ）が次
式のように求められる。

【００２９】 βｖ（ｔ）＝｜Ｑｖ（ｔ）｜−｜Ｉｖ（ｔ）｜ ＝Ｖｔｌｏｇ［ａｂｓ｛Ｑ（ｔ）／Ｉ（ｔ）｝］ （１２） この減算回路２５から出力される差信号βｖ（ｔ）は、
変換回路２６に入力される。変換回路２６では、例えば
減算回路２５からの差信号βｖ（ｔ）をＡ／Ｄ変換器に
よりディジタル化した後、次式に示す非線形変換を行う
ことにより、位相θｖ（ｔ）を求める。この位相θｖ
（ｔ）は、入力信号Ｓｉ（ｔ）の位相θｓに対応してい
る。

【００３０】 θｖ（ｔ）＝ａｒｃｔａｎ［ｅｘｐ｛βｖ（ｔ）／Ｖｔ｝］ （１３） この変換回路２６は、例えばＡ／Ｄ変換器とＲＯＭを用
いたテーブルによって実現できる。すなわち、（１３）
式における［ｅｘｐ｛βｖ（ｔ）／Ｖｔ｝］の種々の値
をディジタル値として格納したＲＯＭを用意しておき、
これをＡ／Ｄ変換器から出力される信号βｖ（ｔ）をア
ドレスデータとして読み出せばよい。この場合、信号β
ｖ（ｔ）は対数変換により圧縮されているため、位相θ
ｖ（ｔ）の分解能として例えば１°程度が要求される場
合でも、信号βｖ（ｔ）をディジタル化するためのＡ／
Ｄ変換器は７ビット程度の分解能のものでよい。

【００３１】一方、ゲート回路Ｇ１，Ｇ２の出力信号
は、正負対数変換回路２１，２２の出力信号の極性（符
号）を示す符号データｓｉｇｎ（Ｉ），ｓｉｇｎ（Ｑ）
として取り出される。これらの符号データｓｉｇｎ
（Ｉ），ｓｉｇｎ（Ｑ）は必要に応じて外部へ取り出さ
れるほか、変換回路２６において入力信号Ｓｉ（ｔ）の
象限を検出して位相θｓを正しく求めるために使用され
る。

【００３２】次に、図４を用いて図２または図３の変換
回路２６のより具体的な構成例を説明する。図４の構成
は、エミッタを共通接続した差動対トランジスタのコレ
クタ電流が共通エミッタ電流に対してｔａｎｈ（ハイパ
ータンジェント）の関係にあり、ｔａｎｈ（Ｘ）はａｒ
ｃｔａｎ（ｅｘｐＸ）に非常に近いという性質を利用し
ている。

【００３３】図４において、入力端子３０には図２また
は図３の減算回路２５から出力される差信号βｖ（ｔ）
が与えられる。この差信号βｖ（ｔ）はまずスケーリン
グ回路３１に入力され、次式に示すように適当な係数Ｋ
が乗じられて、信号Ｖｉｎとなる。

【００３４】 Ｖｉｎ＝Ｋ・βｖ（ｔ） （１４） ここで係数Ｋは、Ｋ＝４／π、またはＫ＝０．９６・π
／４に選ばれる。このスケーリング回路３１からは信号
Ｖｉｎが差動信号として出力され、この差動信号が差動
増幅回路３２における差動対トランジスタＱ１１，Ｑ１
２のベースにそれぞれ印加される。差動対トランジスタ
Ｑ１１，Ｑ１２のコレクタは、トランジスタＱ１３，１
４で構成されるカレントミラー回路３３に接続される。
トランジスタＱ１１，Ｑ１２の共通エミッタは、トラン
ジスタＱ１６によって一定電流が流れるようにバイアス
された電流源トランジスタＱ１５のコレクタに接続され
る。トランジスタＱ１５，Ｑ１６は、カレントミラーに
よるバイアス回路を構成している。この場合、電流源ト
ランジスタＱ１５のコレクタ電流つまり差動対トランジ
スタＱ１１，Ｑ１２の共通エミッタ電流をＩｅとし、差
動対トランジスタＱ１１，１２の負荷であるカレントミ
ラー回路３３の出力電流をＩｏとすれば、次式の関係が
成立する。

【００３５】 Ｉｏ＝Ｉｅ・ｔａｎｈ（Ｖｉｎ／２Ｖｔ） （１５） すなわち、カレントミラー回路３３の出力電流Ｉｏは、
Ｖｉｎ／２Ｖｔのハイパータンジェント値に共通エミッ
タ電流Ｉｅを乗じたものとなる。このカレントミラー回
路３３の出力電流Ｉｏは、演算増幅器ＯＰ１１と抵抗１
１からなる電流−電圧変換回路３５により電圧信号に変
換され、次式に示す位相検出信号θｖ（ｔ）が得られ
る。

【００３６】 θｖ（ｔ）＝Ｋ・｛（Ｉｏ／Ｉｅ）＋１｝ （１６） Ｋは、スケーリング回路３１で与えられる係数である。
この位相検出信号θｖ（ｔ）の値は、入力信号Ｓｉ
（ｔ）の位相θｓに対応しており、特にＫを適切に選ぶ
ことにより、θｓをよく近似した値となる。図５は、入
力位相つまり入力信号Ｓｉ（ｔ）の位相θｓと、位相検
出誤差つまり位相検出信号θｖ（ｔ）で示される位相の
誤差Δθ（＝θｖ−θｓ）の関係をスケーリング回路３
１によるスケーリングを行わない場合と行った場合につ
いて示したものである。スケーリングを行わない場合
は、４°程度の大きな比較的大きな位相検出誤差が生じ
るが、Ｋ＝π／４でスケーリングを行うと、位相検出誤
差は約１°に低減される。また、Ｋ＝０．９６・π／４
でスケーリングを行うと、位相検出誤差を０．５°程度
にまで低減することができる。

【００３７】さらに、この構成によればサーマルボルテ
ージＶｔは、自動的に位相検出信号θｖ（ｔ）から除去
され、位相検出信号θｖ（ｔ）は入力信号Ｓｉ（ｔ）の
位相θｓをそのまま表すので、温度変化の影響を受けな
い。

【００３８】こうして得られた位相検出信号θｖ（ｔ）
は、必要に応じてＡ／Ｄ変換器によりディジタル化され
た後、適宜処理される。この場合、Ａ／Ｄ変換器の入力
の段階で既に位相情報が得られているため、ディジタル
信号での位相変換手段は不要となる。

【００３９】なお、図４においてバイアス回路３４のバ
イアス電流は、演算増幅器ＯＰ１２と抵抗Ｒ１２，Ｒ１
３からなる電流−電圧変換回路３６により電圧信号に変
換され、フルスケール値を示す信号Ｆｓが取り出され
る。

【００４０】次に、本発明の他の実施例を説明する。図
６に示す実施例は、非線形圧縮回路１７，１８において
対数変換回路と絶対値回路の位置を入れ替えたものであ
る。すなわち、フィルタ１５，１６の出力信号は、まず
絶対値回路４１，４２で絶対値に変換された後、対数変
換回路４３，４４に入力される。先の実施例では、絶対
値回路２３，２４の入力が正負対数変換回路２１，２２
により圧縮されているため、絶対値回路２３，２４の実
現が容易となるが、本実施例によると対数変換回路４
３，４４が単極性のもの、つまり正の信号に対して対数
変換を行うものでよいため、対数圧縮回路を簡単に実現
できるという利点がある。

【００４１】図７に示す実施例は、フィルタ１５，１６
の出力信号をスイッチ５１により交互に切り替えて一つ
の非線形圧縮回路５２に入力するようにしたものであ
る。非線形圧縮回路５２の出力信号は位相検出回路５３
に入力され、先の実施例と同様にして入力信号Ｓｉ
（ｔ）の位相が検出される。非線形圧縮回路５２および
位相検出回路５３の構成は、今までの実施例と同様でよ
い。切替信号５４はスイッチ５１を制御するための信号
であり、その周期は適当に選ばれる。

【００４２】本実施例によれば、フィルタ１５，１６か
ら出力される二つの信号が共通の非線形圧縮回路５２で
圧縮されるため、非線形圧縮回路５２の特性がばらつい
た場合、二つの信号に対して全く同一の影響を与えられ
ることになり、この特性のばらつきは位相検出信号に影
響を与えない。特に、非線形圧縮回路５２に対数変換回
路を用い、位相検出回路５３において対数圧縮された二
つの信号の差をとった後、位相を求める構成とした場
合、差をとる段階で非線形圧縮回路５２の特性のばらつ
きの影響をキャンセルすることができる。

【００４３】図８に示す実施例は、図１の実施例の構成
にスイッチ６１，６２およびスイッチ６３，６４を追加
したものである。スイッチ６１，６２は非線形圧縮回路
１７，１８の入力側に、またスイッチ６３，６４は非線
形圧縮回路１７，１８の出力側にそれぞれ設けられ、切
替信号６５によって第１の期間にはフィルタ１５の出力
信号を非線形圧縮回路１７を介して位相検出回路１９
に、フィルタ１６の出力信号を非線形圧縮回路１８を介
して位相検出回路１９にそれぞれ導き、また第２の期間
には逆にフィルタ１５の出力信号を非線形圧縮回路１８
を介して位相検出回路１９に、フィルタ１６の出力信号
を非線形圧縮回路１７を介して位相検出回路１９にそれ
ぞれ導く。すなわち、スイッチ６１〜６４によって、フ
ィルタ１５，１６の出力から非線形圧縮回路１７，１８
を介して位相検出回路１９に至る経路は、切替信号６５
で定まる所定の周期で交互に切り替えられる。

【００４４】本実施例によれば、二つの非線形圧縮回路
１７，１８の影響を平均化することにより、これらの非
線形圧縮回路１７，１８の特性変化や誤差の影響を取り
除くことができる。

【００４５】図９に示す実施例は、位相検出回路１９の
後段にオフセット補償回路７０を配置したものである。
アナログ回路においては、回路定数のばらつきにより誤
差がしばしば発生する。本実施例では、このようなアナ
ログ回路の誤差に起因する位相誤差を補償することがで
きる。この位相検出誤差の大きな要素の一つとして、Ｉ
信号とＱ信号との相対的な振幅誤差に起因するオフセッ
ト誤差があり、これを補償するのがオフセット補償回路
７０である。

【００４６】図１０に、オフセット補償回路７０の構成
例を示す。オフセット補償回路７０は、象限判定回路７
１とオフセット検出回路７２およびオフセット除去のた
めの減算回路７３からなる。象限判定回路７１は、位相
検出回路１９から出力される符号データｓｉｇｎ
（Ｉ），ｓｉｇｎ（Ｑ）（図３参照）から入力信号Ｓｉ
（ｔ）の象限を判定する回路である。オフセット検出回
路７２は、位相検出回路１９から出力される位相検出信
号θｖ（ｔ）に含まれるオフセットを検出する回路であ
る。ここで、オフセット検出の方法には、以下の二つが
考えられる。

【００４７】第１の方法は、本発明の位相検出装置が適
用される受信装置などの装置の立ち上げ時に、非線形圧
縮回路１５，１６に対して各象限に位置する既知のＩ信
号およびＱ信号を参照信号として入力した状態で、位相
検出回路１９からの位相検出信号θｖ（ｔ）に含まれる
オフセットを象限判定回路７１で判定された象限毎に検
出する方法である。参照信号に用いるＩ信号およびＱ信
号としては、例えば４５°の位相に相当する等振幅の信
号が適当である。この場合、非線形圧縮回路１５，１６
の出力にオフセットが存在すると、もともと等振幅であ
ったＩ信号とＱ信号にオフセットに応じた振幅差が生じ
るため、その振幅差からオフセットを検出できることに
なる。

【００４８】第２の方法は、実際に入力信号（受信信
号）Ｓｉ（ｔ）が入力された状態で、象限判定回路７１
で判定された象限毎にオフセット検出回路７２により、
位相検出回路１９の出力の位相検出信号θｖ（ｔ）の平
均値を算出し、その平均値から実際のオフセットを推定
して検出する方法である。なお、位相検出信号θｖ
（ｔ）の平均値に代えて、例えば対数変換回路の出力信
号の平均値を算出することでオフセットを推定すること
も可能である。この場合、入力信号（受信信号）Ｓｉ
（ｔ）の統計的性質が既知であることが必要であるが、
例えば周波数オフセットのある受信信号が取り得る位相
の平均値は一様であるから、これを利用することができ
る。

【００４９】図１１に示す実施例は、Ｉ信号およびＱ信
号の各々について複数（Ｎ）の係数回路８１−１〜８１
−Ｎと対数変換回路８２−１〜８２−Ｎの直列回路を並
列的に配置し、スイッチ８３によって、例えば入力信号
Ｓｉ（ｔ）のレベル（振幅）を判定するレベル判定器８
４の判定結果に基づいて一つの対数変換回路８１−ｉ
（ｉ＝１，２，…Ｎ）の出力を選択して取り出すように
したものである。レベル判定器８４は、入力信号Ｓｉ
（ｔ）のレベル変化に追従した信号であれば、他の信号
のレベルを判定するようにしてもよい。

【００５０】一般に、９０ｄＢ以上といったような極め
てダイナミックレンジの広い入力信号を単一の対数変換
回路で対数変換することは難しい。そこで、本実施例で
は図１２に示すように、要求される対数変換特性９０を
複数の領域９１，９２，９３…に分割し、これらの各領
域９１，９２，９３…毎に異なる対数変換回路８２−１
〜８２−Ｎで入力信号を対数変換する構成とする。この
場合、係数回路８１−１〜８１−Ｎの係数（ゲイン）Ｋ
１〜ＫＮを異ならせて、対数変換回路８２−１〜８２−
Ｎの入力の振幅変化範囲を異ならせることにより、対数
変換回路８２−１〜８２−Ｎ自体は同一構成のものを用
いることが可能である。また、対数変換回路８２−１〜
８２−Ｎがそれぞれ担当する領域９１，９２，９３…を
図１２に示すように一部オーバラップさせることも有効
である。

【００５１】このように本実施例によれば、極めて広大
なダイナミックレンジの入力信号に対しても、動作可能
な入力振幅範囲が極端に広い特別な対数変換回路を用い
ることなく、位相検出を行うことができる。

【００５２】

【発明の効果】以上説明したように、本発明によれば第
１および第２の信号を非線形圧縮してから位相検出を行
うことにより、優れた効果が得られる。 （１）ダイレクトコンバージョン方式のように第１およ
び第２の信号が入力信号を直交復調により直接変換して
得られた信号であって、かつそのダイナミックレンジが
非常に広い場合でも、再周波数変換後に振幅制限を行う
ことで入力信号の広ダイナミックレンジに対応する従来
の方法に比較して、簡単かつ小型で安価な構成により、
入力信号に高速に追従する位相検出が可能となる。

【００５３】（２）非線形圧縮に対数変換を用いれば、
直交する第１および第２の信号を対数変換して得られた
二つの信号の差をとることにより、第１および第２の信
号の比が求まるので、その比から第１および第２の信号
の位相をより簡単に求めることができる。

【００５４】（３）ＡＧＣのように帰還ループが不要で
あるため、受信電界強度の変動などによる入力信号レベ
ルの変動に対する追従特性が良好である。 （４）位相検出や位相検出後の処理にＡ／Ｄ変換器を用
いる場合、そのダイナミックレンジが小さくてよいた
め、Ａ／Ｄ変換器のコスト削減し、またサイズを小さく
することができる。

【００５５】（５）信号の位相を直接検出することがで
きるため、直交復調後のデータ識別その他の処理を行う
ディジタル処理系の構成を簡単にすることが可能とな
る。 （６）リミッタ方式では振幅情報が除去されるのに対
し、本発明では必要に応じて振幅情報も取り出すことが
でき、ＱＰＳＫ波の復調のような位相と振幅の両方の情
報を必要とする場合でも有効である。

【図面の簡単な説明】

【図１】本発明に係る位相検出装置の一実施例を示すブ
ロック図

【図２】図１をより具体化した実施例を示すブロック図

【図３】図３の要部を詳細に示す回路図

【図４】図３の他の要部を詳細に示す回路図

【図５】図３のスケーリング回路によるスケーリングを
行った場合と行わない場合の位相検出誤差の特性を示す
図

【図６】本発明に係る位相検出装置の他の実施例を示す
ブロック図

【図７】本発明に係る位相検出装置の他の実施例を示す
ブロック図

【図８】本発明に係る位相検出装置の他の実施例を示す
ブロック図

【図９】本発明に係る位相検出装置の他の実施例を示す
ブロック図

【図１０】図９のオフセット補償回路の構成を示すブロ
ック図

【図１１】本発明に係る位相検出装置の他の実施例にお
ける要部のブロック図

【図１２】図１１の実施例の動作を説明するための入出
力特性を示す図

【符号の説明】

１０…入力端子 １１，１２…乗
算器 １３…基準信号発生器 １４…９０°分
波器 １５，１６…フィルタ １７，１８…非
線形圧縮回路 １９…位相検出回路 ２０…出力端子 ２１，２２…正負対数変換回路 ２３，２４…絶
対値回路 ２５…減算回路 ２６…変換回路 ３１…スケーリング回路 ３２…差動増幅
回路 ３３…カレントミラー回路 ３４…バイアス
回路 ３５，３６…電流−電圧変換回路 Ｑ１１，Ｑ１２…差動対トランジスタ ４１，４２…絶
対値回路 ４３，４４…対数変換回路 ５１…スイッチ ５２…非線形圧縮回路 ５３…位相検出
回路 ５４…切替信号 ６１〜６４…ス
イッチ ６５…切替信号 ７０…オフセッ
ト補償回路 ７１…象限判定回路 ７２…オフセッ
ト検出回路 ７３…オフセット除去用減算回路 ８１−ｉ…係数
回路 ８２−ｉ…対数変換回路 ８３…スイッチ ８４…レベル判定器

Claims (7)

【特許請求の範囲】
1. 【請求項１】直交する第１および第２の信号を非線形圧
   縮する少なくとも一つの非線形圧縮手段と、 この非線形圧縮手段により圧縮された二つの信号から前
   記第１および第２の信号の位相を検出する位相検出手段
   とを具備することを特徴とする位相検出装置。
2. 【請求項２】入力信号を互いに９０°位相の異なる第１
   および第２の基準信号により直交復調して直交する第１
   および第２の信号を出力する直交復調手段と、 この直交復調手段から出力される第１および第２の信号
   を非線形圧縮する少なくとも一つの非線形圧縮手段と、 この非線形圧縮手段により圧縮された二つの信号から前
   記第１および第２の信号の位相を検出する位相検出手段
   とを具備することを特徴とする位相検出装置。
3. 【請求項３】前記非線形圧縮手段は、対数変換手段と絶
   対値検出手段を縦続配置して構成されることを特徴とす
   る請求項１または２に記載の位相検出装置。
4. 【請求項４】前記非線形圧縮手段は、対数変換手段と絶
   対値検出手段を縦続配置して構成され、 前記位相検出手段は、該非線形圧縮手段により圧縮され
   た二つの信号の差信号を出力する減算手段と、この減算
   手段から出力される差信号を前記第１および第２の信号
   の位相を示す位相検出信号に変換する非線形変換手段と
   で構成されることを特徴とする請求項１または２に記載
   の位相検出装置。
5. 【請求項５】前記対数変換手段は、前記第１および第２
   の信号をＰＮ接合素子に電流として入力し、該ＰＮ接合
   素子に生じる電圧を出力として取り出すように構成さ
   れ、 前記非線形変換手段は、前記減算手段から出力される差
   信号またはこれに所定の係数を乗じた信号がベースに入
   力される差動対トランジスタと、この差動対トランジス
   タの共通エミッタに定電流を供給する定電流源と、前記
   差動対トランジスタのコレクタから前記位相検出信号を
   取り出す出力手段とで構成されることを特徴とする請求
   項４に記載の位相検出装置。
6. 【請求項６】前記非線形圧縮手段は、前記第１および第
   ２の信号をスイッチ手段で時間的に交互に切り替えて一
   つの非線形圧縮回路に入力することにより第１および第
   ２の信号を非線形圧縮することを特徴とする請求項１乃
   至５のいずれか１項に記載の位相検出装置。
7. 【請求項７】前記位相検出手段の出力信号または前記非
   線形変換手段の出力信号の平均値から前記非線形変換手
   段のオフセットを検出するオフセット検出手段と、この
   オフセット検出手段により検出されたオフセットを前記
   位相検出手段の出力信号から除去するオフセット除去手
   段とを有することを特徴とする請求項１乃至６のいずれ
   か１項に記載の位相検出装置。