JPH0894703A - 半導体電気的特性測定装置 - Google Patents
半導体電気的特性測定装置Info
- Publication number
- JPH0894703A JPH0894703A JP6225171A JP22517194A JPH0894703A JP H0894703 A JPH0894703 A JP H0894703A JP 6225171 A JP6225171 A JP 6225171A JP 22517194 A JP22517194 A JP 22517194A JP H0894703 A JPH0894703 A JP H0894703A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- measurement
- measured
- time
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
- G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の電気的特性の測定において、特
にストレスを印加した際のリーク電流の時間依存性を求
める測定の場合に、ストレス印加時間に対するリーク電
流の推移をより正確に求め表示することを目的とする。 【構成】 積算部３０により制御部２０の内部クロック
をカウントすることにより真のストレス印加時間Ｔstお
よび測定時間Ｔmをそれぞれ分離して求め、ＲＡＭ４ａ
に測定値と共にこれらの値を記録する。そして測定結果
を表示する場合には、このストレス印加時間Ｔstと測定
値のデータに基づいてプロットした結果を表示部６に表
示する。
にストレスを印加した際のリーク電流の時間依存性を求
める測定の場合に、ストレス印加時間に対するリーク電
流の推移をより正確に求め表示することを目的とする。 【構成】 積算部３０により制御部２０の内部クロック
をカウントすることにより真のストレス印加時間Ｔstお
よび測定時間Ｔmをそれぞれ分離して求め、ＲＡＭ４ａ
に測定値と共にこれらの値を記録する。そして測定結果
を表示する場合には、このストレス印加時間Ｔstと測定
値のデータに基づいてプロットした結果を表示部６に表
示する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子の電気的
特性を測定するための半導体電気的特性測定装置に関す
るものである。
特性を測定するための半導体電気的特性測定装置に関す
るものである。
【０００２】
【従来の技術】図１０はこの種の半導体電気的特性測定
装置を含むシステムの一般的構成を示す図である。図に
おいて１００はソース・メジャー・ユニット装置、２０
０はテスト・フィクスチャ、３００はホストコンピュー
タである。
装置を含むシステムの一般的構成を示す図である。図に
おいて１００はソース・メジャー・ユニット装置、２０
０はテスト・フィクスチャ、３００はホストコンピュー
タである。
【０００３】ソース・メジャー・ユニット装置１００は
電気的特性の測定のための電源ユニットおよび測定ユニ
ットと共に、これらを制御して測定を行わせるマイクロ
コントローラおよび測定により得られたデータを記録し
ておくローカル・メモリ等を搭載した装置である。この
ソース・メジャー・ユニット装置１００は、ホストコン
ピュータ３００からのコマンドに従ってマイクロコント
ローラの制御により所定の測定を行い、測定データはロ
ーカル・メモリに記録する。また、これらの測定データ
を表示する場合には、例えばホストコンピュータ３００
で表示する。
電気的特性の測定のための電源ユニットおよび測定ユニ
ットと共に、これらを制御して測定を行わせるマイクロ
コントローラおよび測定により得られたデータを記録し
ておくローカル・メモリ等を搭載した装置である。この
ソース・メジャー・ユニット装置１００は、ホストコン
ピュータ３００からのコマンドに従ってマイクロコント
ローラの制御により所定の測定を行い、測定データはロ
ーカル・メモリに記録する。また、これらの測定データ
を表示する場合には、例えばホストコンピュータ３００
で表示する。
【０００４】そしてこのソース・メジャー・ユニット装
置１００には、被測定試料である半導体素子が装着され
るテスト・フィクスチャ２００が接続されている。この
発明は特にソース・メジャー・ユニット装置１００の部
分に関するものである。
置１００には、被測定試料である半導体素子が装着され
るテスト・フィクスチャ２００が接続されている。この
発明は特にソース・メジャー・ユニット装置１００の部
分に関するものである。
【０００５】図１１は従来の半導体電気的特性測定装置
の構成を示す図である。図１１において、１００は半導
体電気的特性測定装置(図１０のソース・メジャー・ユ
ニット装置に対応する)、１は電源ユニットおよび測定
ユニットを構成するソース・メジャー・ユニット(以下
ＳＭＵとする)、２はこのＳＭＵ１の動作を含む装置全
体の制御を行うマイクロコンピュータ等からなる制御
部、３は制御部２を動作させるための制御プログラムが
格納されたＲＯＭ、４は各種測定データを記憶させてお
くＲＡＭである。
の構成を示す図である。図１１において、１００は半導
体電気的特性測定装置(図１０のソース・メジャー・ユ
ニット装置に対応する)、１は電源ユニットおよび測定
ユニットを構成するソース・メジャー・ユニット(以下
ＳＭＵとする)、２はこのＳＭＵ１の動作を含む装置全
体の制御を行うマイクロコンピュータ等からなる制御
部、３は制御部２を動作させるための制御プログラムが
格納されたＲＯＭ、４は各種測定データを記憶させてお
くＲＡＭである。
【０００６】５は外部から入力を行うためのキーボー
ド、６は測定結果等を表示するための表示部、７はＳＭ
Ｕ１でのアナログ信号と制御部２でのディジタル信号と
の間の相互の変換を行うアナログ／ディジタル変換器
(以下Ａ／Ｄ変換器とする)、８はタイマである。そして
９は半導体素子である被測定試料である。
ド、６は測定結果等を表示するための表示部、７はＳＭ
Ｕ１でのアナログ信号と制御部２でのディジタル信号と
の間の相互の変換を行うアナログ／ディジタル変換器
(以下Ａ／Ｄ変換器とする)、８はタイマである。そして
９は半導体素子である被測定試料である。
【０００７】また、ＳＭＵ１において、１ａは電圧源、
１ｂは電流源、１ｃは電流計、１ｄは電圧計、１ｅは切
替スイッチである。切替スイッチ１ｅが図示のように電
圧源１ａ側に接続されている場合は、電圧源１ａからの
電圧が印加された状態での電流が電流計１ｃにより測定
され、切替スイッチ１ｅが電流源１ｂ側に接続されてい
る場合には、電流源１ｂからの電流が供給されている状
態における電圧が電圧計１ｄにより測定される。なお、
図１１にはＳＭＵ１は１つしか図示されていないが、実
際には多数設けられており、制御部２はこれらを統括し
て制御する。
１ｂは電流源、１ｃは電流計、１ｄは電圧計、１ｅは切
替スイッチである。切替スイッチ１ｅが図示のように電
圧源１ａ側に接続されている場合は、電圧源１ａからの
電圧が印加された状態での電流が電流計１ｃにより測定
され、切替スイッチ１ｅが電流源１ｂ側に接続されてい
る場合には、電流源１ｂからの電流が供給されている状
態における電圧が電圧計１ｄにより測定される。なお、
図１１にはＳＭＵ１は１つしか図示されていないが、実
際には多数設けられており、制御部２はこれらを統括し
て制御する。
【０００８】次に、動作について説明する。被測定試料
９の電気的特性の測定は、ＲＯＭ３内の制御プログラム
に従って制御部２の制御により行われる。ここでは、被
測定試料９にストレス電圧を印加した時のリーク電流の
ストレス印加時間に対する推移の測定を例に挙げて説明
する。
９の電気的特性の測定は、ＲＯＭ３内の制御プログラム
に従って制御部２の制御により行われる。ここでは、被
測定試料９にストレス電圧を印加した時のリーク電流の
ストレス印加時間に対する推移の測定を例に挙げて説明
する。
【０００９】まず、切替スイッチ１ｅが電圧源１ａ側に
接続され、電圧源１ａから予め定められた値のストレス
電圧が被測定試料９に与えられる。そして所定の時間経
過毎に電流計１ｃによりリーク電流を測定し、これをＲ
ＡＭ４に記録する。ＲＡＭ４内では例えば図１２に示す
ようにリーク電流が測定値として記録されると共に、測
定が行われた時刻も記録される。そして測定終了後、要
求に従って、リーク電流のストレス印加時間に対する推
移を、これらの測定値と測定時刻のデータをもとにスト
レス印加時間とリーク電流の特性曲線として表示部６に
表示する。
接続され、電圧源１ａから予め定められた値のストレス
電圧が被測定試料９に与えられる。そして所定の時間経
過毎に電流計１ｃによりリーク電流を測定し、これをＲ
ＡＭ４に記録する。ＲＡＭ４内では例えば図１２に示す
ようにリーク電流が測定値として記録されると共に、測
定が行われた時刻も記録される。そして測定終了後、要
求に従って、リーク電流のストレス印加時間に対する推
移を、これらの測定値と測定時刻のデータをもとにスト
レス印加時間とリーク電流の特性曲線として表示部６に
表示する。
【００１０】
【発明が解決しようとする課題】従来の半導体電気的特
性測定装置は以上のように構成されてたが、ストレス印
加時間Ｔstと測定時間Ｔmとを分離して考慮していなか
った。このため、例えば上述のような所定時間ストレス
電圧を印加した後のリーク電流を求める測定等の場合に
は、例えば図１３のプロット例に示したように、真のス
トレス印加時間Ｔstに対するリーク電流Ｉの推移ではな
く、真のストレス印加時間Ｔstに測定時間Ｔmが加えら
れた時間に対するリーク電流Ｉの推移が記録され、これ
が表示部６に示されるため、誤差が生じていた。
性測定装置は以上のように構成されてたが、ストレス印
加時間Ｔstと測定時間Ｔmとを分離して考慮していなか
った。このため、例えば上述のような所定時間ストレス
電圧を印加した後のリーク電流を求める測定等の場合に
は、例えば図１３のプロット例に示したように、真のス
トレス印加時間Ｔstに対するリーク電流Ｉの推移ではな
く、真のストレス印加時間Ｔstに測定時間Ｔmが加えら
れた時間に対するリーク電流Ｉの推移が記録され、これ
が表示部６に示されるため、誤差が生じていた。
【００１１】特に最近、この種の半導体素子の信頼性評
価のための測定においては、測定時間が短くなっている
ため、このような測定時間Ｔmが含まれることによる誤
差は、大きな誤差となる。
価のための測定においては、測定時間が短くなっている
ため、このような測定時間Ｔmが含まれることによる誤
差は、大きな誤差となる。
【００１２】また従来の半導体電気的特性測定装置で
は、ストレス電圧印加用の電源と測定時印加用の電源と
を１つの電源で共用しているため、例えばストレス電圧
と測定時印加電圧とが異なる場合には、電圧源の電圧を
頻繁に切り替える必要があったが、これは測定時間が長
くなってしまうと共に上記誤差が増大してしまい、さら
に制御部での制御がより複雑になる等の問題があった。
従来の半導体電気的特性測定装置には以上のような問題
点があった。
は、ストレス電圧印加用の電源と測定時印加用の電源と
を１つの電源で共用しているため、例えばストレス電圧
と測定時印加電圧とが異なる場合には、電圧源の電圧を
頻繁に切り替える必要があったが、これは測定時間が長
くなってしまうと共に上記誤差が増大してしまい、さら
に制御部での制御がより複雑になる等の問題があった。
従来の半導体電気的特性測定装置には以上のような問題
点があった。
【００１３】この発明は、上記のような問題点を解消す
るためになされたもので、半導体素子の電気的特性の測
定において、電気的特性の時間依存性をより正確に求め
ることを可能にした半導体電気的特性測定装置を提供す
ること等を目的とする。
るためになされたもので、半導体素子の電気的特性の測
定において、電気的特性の時間依存性をより正確に求め
ることを可能にした半導体電気的特性測定装置を提供す
ること等を目的とする。
【００１４】
【課題を解決するための手段】上記の目的に鑑み、この
発明の第１の発明は、半導体素子の電気的特性を測定す
るための半導体電気的特性測定装置であって、被測定試
料に電気的ストレスを印加すると共に、これにより上記
被測定試料で発生した電流および電圧を測定するストレ
ス印加／測定手段と、このストレス印加／測定手段によ
るストレス印加時間および測定時間を分離してそれぞれ
求める時間測定手段と、上記ストレス印加／測定手段で
求められた測定値および上記時間測定手段で求められた
少なくともストレス印加時間を記録するメモリ手段と、
このメモリ手段の記録に基づいて測定結果を表示する表
示手段と、上記各手段を制御して上記被測定試料の電気
的特性の測定を行わせる制御手段と、を備えた半導体電
気的特性測定装置にある。
発明の第１の発明は、半導体素子の電気的特性を測定す
るための半導体電気的特性測定装置であって、被測定試
料に電気的ストレスを印加すると共に、これにより上記
被測定試料で発生した電流および電圧を測定するストレ
ス印加／測定手段と、このストレス印加／測定手段によ
るストレス印加時間および測定時間を分離してそれぞれ
求める時間測定手段と、上記ストレス印加／測定手段で
求められた測定値および上記時間測定手段で求められた
少なくともストレス印加時間を記録するメモリ手段と、
このメモリ手段の記録に基づいて測定結果を表示する表
示手段と、上記各手段を制御して上記被測定試料の電気
的特性の測定を行わせる制御手段と、を備えた半導体電
気的特性測定装置にある。
【００１５】また、この発明の第２の発明は、上記スト
レス印加／測定手段が、上記被測定試料に電気的ストレ
スを印加するストレス電源ユニットと、測定時に上記被
測定試料に所定の電圧および電流のいずれかを印加した
状態で発生する電流および電圧のいずれかを測定するソ
ース・メジャー・ユニットと、これらを切り替えて上記
被測定試料に接続するストレス／測定切替スイッチと、
を備えた請求項１の半導体電気的特性測定装置にある。
レス印加／測定手段が、上記被測定試料に電気的ストレ
スを印加するストレス電源ユニットと、測定時に上記被
測定試料に所定の電圧および電流のいずれかを印加した
状態で発生する電流および電圧のいずれかを測定するソ
ース・メジャー・ユニットと、これらを切り替えて上記
被測定試料に接続するストレス／測定切替スイッチと、
を備えた請求項１の半導体電気的特性測定装置にある。
【００１６】
【作用】この発明の第１の発明では、時間測定手段によ
りストレス印加時間および測定時間を分離してそれぞれ
正確に求めるようにし、より正確にストレス印加時間に
対する測定値の推移を求めるようにした。
りストレス印加時間および測定時間を分離してそれぞれ
正確に求めるようにし、より正確にストレス印加時間に
対する測定値の推移を求めるようにした。
【００１７】また、この発明の第２の発明では、被測定
試料に電気的ストレスを印加するストレス電源ユニット
と、測定時に被測定試料に所定の電圧および電流のいず
れかを印加した状態で発生する電流および電圧のいずれ
かを測定するソース・メジャー・ユニットとを、ストレ
ス／測定切替スイッチにより切り替えて被測定試料に接
続するようにした。
試料に電気的ストレスを印加するストレス電源ユニット
と、測定時に被測定試料に所定の電圧および電流のいず
れかを印加した状態で発生する電流および電圧のいずれ
かを測定するソース・メジャー・ユニットとを、ストレ
ス／測定切替スイッチにより切り替えて被測定試料に接
続するようにした。
【００１８】
【実施例】以下、この発明の実施例を図に従って説明す
る。 実施例１．図１はこの発明の一実施例による半導体電気
的特性測定装置の構成を示す図である。図１において、
１１０は半導体電気的特性測定装置、１は電源ユニット
および測定ユニットを構成するソース・メジャー・ユニ
ット(以下ＳＭＵとする)、２０はこのＳＭＵ１の動作を
含む装置全体の制御を行うマイクロコンピュータ等から
なる制御部、３ａは制御部２０を動作させるための制御
プログラムが格納されたＲＯＭ、４ａは各種測定データ
等を記憶させておくＲＡＭである。
る。 実施例１．図１はこの発明の一実施例による半導体電気
的特性測定装置の構成を示す図である。図１において、
１１０は半導体電気的特性測定装置、１は電源ユニット
および測定ユニットを構成するソース・メジャー・ユニ
ット(以下ＳＭＵとする)、２０はこのＳＭＵ１の動作を
含む装置全体の制御を行うマイクロコンピュータ等から
なる制御部、３ａは制御部２０を動作させるための制御
プログラムが格納されたＲＯＭ、４ａは各種測定データ
等を記憶させておくＲＡＭである。
【００１９】５は外部から入力を行うためのキーボー
ド、６は測定結果等を表示するための表示部、７はＳＭ
Ｕ１でのアナログ信号と制御部２０でのディジタル信号
との間の相互の変換を行うアナログ／ディジタル変換器
(以下Ａ／Ｄ変換器とする)、８はタイマである。また、
３０は例えば制御部２０の内部クロックをカウントしこ
れを積算することにより真のストレス印加時間Ｔstおよ
び測定時間Ｔmをそれぞれに求めるための積算部であ
り、例えば真のストレス印加時間Ｔst用および測定時間
Ｔm用の２つのカウンタからなる。そして９は半導体素
子である被測定試料である。
ド、６は測定結果等を表示するための表示部、７はＳＭ
Ｕ１でのアナログ信号と制御部２０でのディジタル信号
との間の相互の変換を行うアナログ／ディジタル変換器
(以下Ａ／Ｄ変換器とする)、８はタイマである。また、
３０は例えば制御部２０の内部クロックをカウントしこ
れを積算することにより真のストレス印加時間Ｔstおよ
び測定時間Ｔmをそれぞれに求めるための積算部であ
り、例えば真のストレス印加時間Ｔst用および測定時間
Ｔm用の２つのカウンタからなる。そして９は半導体素
子である被測定試料である。
【００２０】また、ＳＭＵ１において、１ａは電圧源、
１ｂは電流源、１ｃは電流計、１ｄは電圧計、１ｅは切
替スイッチである。切替スイッチ１ｅが図示のように電
圧源１ａ側に接続されている場合は、電圧源１ａからの
電圧が印加された状態での電流が電流計１ｃにより測定
され、切替スイッチ１ｅが電流源１ｂ側に接続されてい
る場合には、電流源１ｂからの電流が供給されている状
態における電圧が電圧計１ｄにより測定される。また、
従来と同様に実際にはＳＭＵ１は多数設けられており、
制御部２０はこれらを統括して制御する。
１ｂは電流源、１ｃは電流計、１ｄは電圧計、１ｅは切
替スイッチである。切替スイッチ１ｅが図示のように電
圧源１ａ側に接続されている場合は、電圧源１ａからの
電圧が印加された状態での電流が電流計１ｃにより測定
され、切替スイッチ１ｅが電流源１ｂ側に接続されてい
る場合には、電流源１ｂからの電流が供給されている状
態における電圧が電圧計１ｄにより測定される。また、
従来と同様に実際にはＳＭＵ１は多数設けられており、
制御部２０はこれらを統括して制御する。
【００２１】なお、この実施例では、ＳＭＵ１がストレ
ス印加／測定手段を構成し、積算部３０が時間測定手段
を構成し、ＲＡＭ４ａがメモリ手段を構成し、表示部６
が表示手段を構成し、制御部２０、ＲＯＭ３ａ、キーボ
ード５、Ａ／Ｄ変換器７およびタイマ８が制御手段を構
成する。
ス印加／測定手段を構成し、積算部３０が時間測定手段
を構成し、ＲＡＭ４ａがメモリ手段を構成し、表示部６
が表示手段を構成し、制御部２０、ＲＯＭ３ａ、キーボ
ード５、Ａ／Ｄ変換器７およびタイマ８が制御手段を構
成する。
【００２２】次に、動作について説明する。被測定試料
９の電気的特性の測定は、ＲＯＭ３ａ内の制御プログラ
ムに従って制御部２０の制御により行われる。そこで、
従来と同様に被測定試料９にストレス電圧を印加した時
のリーク電流のストレス印加時間に対する推移の測定を
例に挙げて説明する。
９の電気的特性の測定は、ＲＯＭ３ａ内の制御プログラ
ムに従って制御部２０の制御により行われる。そこで、
従来と同様に被測定試料９にストレス電圧を印加した時
のリーク電流のストレス印加時間に対する推移の測定を
例に挙げて説明する。
【００２３】まず、切替スイッチ１ｅが電圧源１ａ側に
接続され、電圧源１ａから予め定められた値のストレス
電圧が被測定試料９に与えられる。そしてタイマ８の時
間に基づき所定の時間経過毎に電流計１ｃによりリーク
電流を測定し、これをＲＡＭ４ａに記録する。ＲＡＭ４
ａ内では例えば図２に示すようにリーク電流が測定値と
して記録される。またこれと並行して制御部２０は、ス
トレス印加中および測定中の内部クロックを積算部３０
にそれぞれカウントさせて、真のストレス印加時間Ｔst
および測定時間Ｔmを求めており、これらも各測定値に
対してＲＡＭ４ａにそれぞれ記録される。ストレス印加
時間Ｔstは、間の測定期間の間はカウントが停止された
ものが積算されて求められる。
接続され、電圧源１ａから予め定められた値のストレス
電圧が被測定試料９に与えられる。そしてタイマ８の時
間に基づき所定の時間経過毎に電流計１ｃによりリーク
電流を測定し、これをＲＡＭ４ａに記録する。ＲＡＭ４
ａ内では例えば図２に示すようにリーク電流が測定値と
して記録される。またこれと並行して制御部２０は、ス
トレス印加中および測定中の内部クロックを積算部３０
にそれぞれカウントさせて、真のストレス印加時間Ｔst
および測定時間Ｔmを求めており、これらも各測定値に
対してＲＡＭ４ａにそれぞれ記録される。ストレス印加
時間Ｔstは、間の測定期間の間はカウントが停止された
ものが積算されて求められる。
【００２４】従って測定終了後、半導体素子のリーク電
流Ｉの時間的推移を表示部６に表示する場合には、図３
のプロット例に示すように真のストレス印加時間Ｔstに
対する半導体素子のリーク電流Ｉの推移として表示する
ことができることになる。これにより、半導体素子のリ
ーク電流の正確なストレス印加時間Ｔstに対する依存性
を知ることができる。
流Ｉの時間的推移を表示部６に表示する場合には、図３
のプロット例に示すように真のストレス印加時間Ｔstに
対する半導体素子のリーク電流Ｉの推移として表示する
ことができることになる。これにより、半導体素子のリ
ーク電流の正確なストレス印加時間Ｔstに対する依存性
を知ることができる。
【００２５】なお、上記実施例では真のストレス印加時
間Ｔstおよび測定時間Ｔmを求めるためにハードウエア
としての積算部３０を設けたが、制御部２０においてプ
ログラムによるカウンタを構成し、これによりストレス
印加時間Ｔstおよび測定時間Ｔmを求めるようにしても
同様な効果が得られる。
間Ｔstおよび測定時間Ｔmを求めるためにハードウエア
としての積算部３０を設けたが、制御部２０においてプ
ログラムによるカウンタを構成し、これによりストレス
印加時間Ｔstおよび測定時間Ｔmを求めるようにしても
同様な効果が得られる。
【００２６】また、上記実施例ではストレス印加時間Ｔ
stと測定時間Ｔmとを求めているが、ストレス印加時間
Ｔstだけを求めてもよい。
stと測定時間Ｔmとを求めているが、ストレス印加時間
Ｔstだけを求めてもよい。
【００２７】また、上記説明では電圧を印加した時の電
流の測定を行う場合について説明したが、別の測定とし
てＳＭＵ１の切替スイッチ１ｅを切り替えて、電流源１
ｂで電流を供給した時の電圧を電圧計１ｄで測定する場
合についても同様の効果が得られる。
流の測定を行う場合について説明したが、別の測定とし
てＳＭＵ１の切替スイッチ１ｅを切り替えて、電流源１
ｂで電流を供給した時の電圧を電圧計１ｄで測定する場
合についても同様の効果が得られる。
【００２８】以上のようにこの実施例では、真のストレ
ス印加時間Ｔstおよび測定時間Ｔmを求めるための積算
部３０を設け、真のストレス印加時間Ｔstおよび測定時
間Ｔmを分離して正確に求めるようにしたので、従来の
ものに比べてより正確にリーク電流のストレス印加時間
に対する時間的推移を求めることができる。
ス印加時間Ｔstおよび測定時間Ｔmを求めるための積算
部３０を設け、真のストレス印加時間Ｔstおよび測定時
間Ｔmを分離して正確に求めるようにしたので、従来の
ものに比べてより正確にリーク電流のストレス印加時間
に対する時間的推移を求めることができる。
【００２９】実施例２．また、図４はこの発明の別の実
施例による半導体電気的特性測定装置の構成を示す図で
ある。図４の半導体電気的特性測定装置１２０におい
て、実施例１の装置１１０と構造的に異なるところは、
被測定試料９にストレス電圧或はストレス電流を供給す
るための専用のストレス電源ユニット１１(以下ＳＳＵ
とする)、および被測定試料９にこのＳＳＵ１１とＳＭ
Ｕ１を切り替えて接続するストレス／測定切替スイッチ
１２を設けたことである。
施例による半導体電気的特性測定装置の構成を示す図で
ある。図４の半導体電気的特性測定装置１２０におい
て、実施例１の装置１１０と構造的に異なるところは、
被測定試料９にストレス電圧或はストレス電流を供給す
るための専用のストレス電源ユニット１１(以下ＳＳＵ
とする)、および被測定試料９にこのＳＳＵ１１とＳＭ
Ｕ１を切り替えて接続するストレス／測定切替スイッチ
１２を設けたことである。
【００３０】また、測定時の動作が実施例１と異なるた
め、制御部に符号２１を付した。従って、ＲＯＭ３ａに
格納された制御プログラムの内容は実施例１のものと異
なっている。ＳＳＵ１１において、１１ａは電圧可変の
ストレス電圧源、１１ｂはストレス電流源、そして１１
ｃはこれらを切り替えて接続する切替スイッチである。
なお、ＳＭＵ１、ＳＳＵ１１およびストレス／測定切替
スイッチ１２からなる部分は実際には多数組み設けられ
ており、制御部２１はこれらを統括して制御する。
め、制御部に符号２１を付した。従って、ＲＯＭ３ａに
格納された制御プログラムの内容は実施例１のものと異
なっている。ＳＳＵ１１において、１１ａは電圧可変の
ストレス電圧源、１１ｂはストレス電流源、そして１１
ｃはこれらを切り替えて接続する切替スイッチである。
なお、ＳＭＵ１、ＳＳＵ１１およびストレス／測定切替
スイッチ１２からなる部分は実際には多数組み設けられ
ており、制御部２１はこれらを統括して制御する。
【００３１】次に、動作について説明する。この実施例
でも実施例１と同様に、被測定試料９にストレス電圧を
印加した時のリーク電流のストレス印加時間に対する推
移の測定を例に挙げて説明する。
でも実施例１と同様に、被測定試料９にストレス電圧を
印加した時のリーク電流のストレス印加時間に対する推
移の測定を例に挙げて説明する。
【００３２】この実施例の装置１２０では、被測定試料
９にストレス電圧と測定時印加電圧を独立して印加する
ことが可能である。従ってストレス電圧Ｖstと測定時印
加電圧Ｖmが異なる場合にも、ＳＳＵ１１とＳＭＵ１を
ストレス／測定切替スイッチ１２により切り替えるだけ
で、迅速に、容易にかつ正確に測定を行うことができ
る。
９にストレス電圧と測定時印加電圧を独立して印加する
ことが可能である。従ってストレス電圧Ｖstと測定時印
加電圧Ｖmが異なる場合にも、ＳＳＵ１１とＳＭＵ１を
ストレス／測定切替スイッチ１２により切り替えるだけ
で、迅速に、容易にかつ正確に測定を行うことができ
る。
【００３３】まず、ストレス／測定切替スイッチ１２が
図示のようにＳＳＵ１１側に接続される。ＳＳＵ１１の
切替スイッチ１１ｃは図示のようにストレス電圧源１１
ａ側に切り替えられている。これにより被測定試料９に
はストレス電圧源１１ａからストレス電圧Ｖstが印加さ
れる。
図示のようにＳＳＵ１１側に接続される。ＳＳＵ１１の
切替スイッチ１１ｃは図示のようにストレス電圧源１１
ａ側に切り替えられている。これにより被測定試料９に
はストレス電圧源１１ａからストレス電圧Ｖstが印加さ
れる。
【００３４】そしてタイマ８の時間に基づき所定の時間
経過後、切替スイッチ１２がＳＭＵ１側に切り替えられ
る。ＳＭＵ１の切替スイッチ１ｅは図示のように電圧源
１ａ側に切り替えておく。これにより、電圧源１ａから
の測定時印加電圧Ｖm1が印加された状態での被測定試料
９のリーク電流Ｉが電流計１ｃにより測定され、これが
ＲＡＭ４ａに記録される。ＲＡＭ４ａ内には実施例１と
同様に、図２に示すようにリーク電流が測定値として記
録されると共に、積算部３０でクロックがカウントされ
て求められたストレス印加時間Ｔstおよび測定時間Ｔm
が測定値に対してそれぞれ記録される。
経過後、切替スイッチ１２がＳＭＵ１側に切り替えられ
る。ＳＭＵ１の切替スイッチ１ｅは図示のように電圧源
１ａ側に切り替えておく。これにより、電圧源１ａから
の測定時印加電圧Ｖm1が印加された状態での被測定試料
９のリーク電流Ｉが電流計１ｃにより測定され、これが
ＲＡＭ４ａに記録される。ＲＡＭ４ａ内には実施例１と
同様に、図２に示すようにリーク電流が測定値として記
録されると共に、積算部３０でクロックがカウントされ
て求められたストレス印加時間Ｔstおよび測定時間Ｔm
が測定値に対してそれぞれ記録される。
【００３５】次に、切替スイッチ１２が再びＳＳＵ１１
側に切り替えられ、再度、ストレス電圧源１１ａからス
トレス電圧Ｖstが印加される。そして所定の時間経過
後、切替スイッチ１２がＳＭＵ１側に切り替えられ、測
定時印加電圧Ｖm1における被測定試料９のリーク電流Ｉ
が電流計１ｃにより測定される。そしてＲＡＭ４ａにリ
ーク電流すなわち測定値、ストレス印加時間Ｔstおよび
測定時間Ｔmが記録される。
側に切り替えられ、再度、ストレス電圧源１１ａからス
トレス電圧Ｖstが印加される。そして所定の時間経過
後、切替スイッチ１２がＳＭＵ１側に切り替えられ、測
定時印加電圧Ｖm1における被測定試料９のリーク電流Ｉ
が電流計１ｃにより測定される。そしてＲＡＭ４ａにリ
ーク電流すなわち測定値、ストレス印加時間Ｔstおよび
測定時間Ｔmが記録される。
【００３６】そしてこれを繰り返すことにより、ストレ
ス電圧Ｖstと測定時印加電圧Ｖmとが異なる場合のリー
ク電流のストレス印加時間に対する時間的推移を求める
ことができる。
ス電圧Ｖstと測定時印加電圧Ｖmとが異なる場合のリー
ク電流のストレス印加時間に対する時間的推移を求める
ことができる。
【００３７】また、測定時印加電圧Ｖmを変えることに
より、例えば図５にプロット例を示すように、測定時印
加電圧Ｖm1によるリーク電流Ｉm1のストレス印加時間Ｔ
stに対する推移と、測定時印加電圧Ｖm2によるリーク電
流Ｉm2のストレス印加時間Ｔstに対する推移とを求め、
これを表示部６に表示することもできる。これによりよ
り詳細にかつ正確な結果を求めることができる。
より、例えば図５にプロット例を示すように、測定時印
加電圧Ｖm1によるリーク電流Ｉm1のストレス印加時間Ｔ
stに対する推移と、測定時印加電圧Ｖm2によるリーク電
流Ｉm2のストレス印加時間Ｔstに対する推移とを求め、
これを表示部６に表示することもできる。これによりよ
り詳細にかつ正確な結果を求めることができる。
【００３８】一方、図６には図４の装置１２０により、
半導体素子の誘電体膜におけるリーク電流の測定を行う
場合の構成を示した。被測定試料９ａにおいて、９１は
ゲート電極、９２は誘電体膜としての絶縁膜、９３は半
導体基板を示す。そしてゲート電極９１と半導体基板９
３の間にストレス電圧を印加した時の、絶縁膜９２での
ストレス印加時間Ｔstに対する誘電体膜リーク電流Ｉox
の推移を測定する。
半導体素子の誘電体膜におけるリーク電流の測定を行う
場合の構成を示した。被測定試料９ａにおいて、９１は
ゲート電極、９２は誘電体膜としての絶縁膜、９３は半
導体基板を示す。そしてゲート電極９１と半導体基板９
３の間にストレス電圧を印加した時の、絶縁膜９２での
ストレス印加時間Ｔstに対する誘電体膜リーク電流Ｉox
の推移を測定する。
【００３９】図７にはストレス電圧Ｖoxstを印加した時
の、測定時印加電圧Ｖoxm1による誘電体膜リーク電流Ｉ
oxm1のストレス印加時間Ｔstに対する推移と、測定時印
加電圧Ｖoxm2による誘電体膜リーク電流Ｉoxm2のストレ
ス印加時間Ｔstに対する推移とをプロットし、これを表
示部６に表示した例を示す。これにより、誘電体膜リー
ク電流Ｉoxのストレス印加時間Ｔstに対する推移がより
詳細にかつ正確に得られる。
の、測定時印加電圧Ｖoxm1による誘電体膜リーク電流Ｉ
oxm1のストレス印加時間Ｔstに対する推移と、測定時印
加電圧Ｖoxm2による誘電体膜リーク電流Ｉoxm2のストレ
ス印加時間Ｔstに対する推移とをプロットし、これを表
示部６に表示した例を示す。これにより、誘電体膜リー
ク電流Ｉoxのストレス印加時間Ｔstに対する推移がより
詳細にかつ正確に得られる。
【００４０】さらに図８には図４の装置１２０により、
半導体素子のＰＮ接合部におけるリーク電流の測定を行
う場合の構成を示した。被測定試料９ｂにおいて、９４
はＮ型領域、９５はＰ型半導体基板を示す。そしてＮ型
領域９４とＰ型半導体基板９５の間にストレス電圧を印
加した時の、接合部でのストレス印加時間Ｔstに対する
接合リーク電流Ｉjの推移を測定する。
半導体素子のＰＮ接合部におけるリーク電流の測定を行
う場合の構成を示した。被測定試料９ｂにおいて、９４
はＮ型領域、９５はＰ型半導体基板を示す。そしてＮ型
領域９４とＰ型半導体基板９５の間にストレス電圧を印
加した時の、接合部でのストレス印加時間Ｔstに対する
接合リーク電流Ｉjの推移を測定する。
【００４１】図９にはストレス電圧Ｖjstを印加した時
の、測定時印加電圧Ｖjm1による接合リーク電流Ｉjm1の
ストレス印加時間Ｔstに対する推移と、測定時印加電圧
Ｖjm2による接合リーク電流Ｉjm2のストレス印加時間Ｔ
stに対する推移とをプロットし、これを表示部６に表示
した例を示す。これにより、接合リーク電流Ｉjのスト
レス印加時間Ｔstに対する推移がより詳細にかつ正確に
得られる。
の、測定時印加電圧Ｖjm1による接合リーク電流Ｉjm1の
ストレス印加時間Ｔstに対する推移と、測定時印加電圧
Ｖjm2による接合リーク電流Ｉjm2のストレス印加時間Ｔ
stに対する推移とをプロットし、これを表示部６に表示
した例を示す。これにより、接合リーク電流Ｉjのスト
レス印加時間Ｔstに対する推移がより詳細にかつ正確に
得られる。
【００４２】なお、この実施例においても、ストレス印
加時間Ｔstおよび測定時間Ｔmを求めるカウンタは、制
御部２１においてプログラムにより構成してもよい。ま
た、ストレス印加時間Ｔstだけを求めるようにしても、
リーク電流のストレス印加時間Ｔstに対する正確な推移
を求めることはできる。さらに、上記説明においてはス
トレスとして電圧を印加した時の電流の測定を行う場合
について説明したが、ストレスとして電流を供給し、こ
の時の電流或は電圧を測定する等の場合についても同様
の効果が得られる。
加時間Ｔstおよび測定時間Ｔmを求めるカウンタは、制
御部２１においてプログラムにより構成してもよい。ま
た、ストレス印加時間Ｔstだけを求めるようにしても、
リーク電流のストレス印加時間Ｔstに対する正確な推移
を求めることはできる。さらに、上記説明においてはス
トレスとして電圧を印加した時の電流の測定を行う場合
について説明したが、ストレスとして電流を供給し、こ
の時の電流或は電圧を測定する等の場合についても同様
の効果が得られる。
【００４３】以上のようにこの実施例では特に、ストレ
ス電圧或はストレス電流を印加するためのＳＳＵ１１
と、測定を行うためのＳＭＵ１を別々に設け、これらを
ストレス／測定切替スイッチ１２により切り替えるよう
にしたので、ストレス電圧Ｖstと測定時印加電圧Ｖmと
が異なる場合に、従来のものに比べてより迅速に、容易
にかつより正確にリーク電流のストレス印加時間に対す
る推移を求めることができる。
ス電圧或はストレス電流を印加するためのＳＳＵ１１
と、測定を行うためのＳＭＵ１を別々に設け、これらを
ストレス／測定切替スイッチ１２により切り替えるよう
にしたので、ストレス電圧Ｖstと測定時印加電圧Ｖmと
が異なる場合に、従来のものに比べてより迅速に、容易
にかつより正確にリーク電流のストレス印加時間に対す
る推移を求めることができる。
【００４４】
【発明の効果】以上のようにこの発明の第１の発明で
は、真のストレス印加時間Ｔstおよび測定時間Ｔmを求
めるための積算部３０を設け、真のストレス印加時間Ｔ
stおよび測定時間Ｔmを分離して正確に求めるようにし
たので、従来のものに比べてより正確にリーク電流のス
トレス印加時間に対する時間的推移を求めることができ
る。これにより、より信頼性の高い測定が行える半導体
電気的特性測定装置を提供できる効果が得られる。
は、真のストレス印加時間Ｔstおよび測定時間Ｔmを求
めるための積算部３０を設け、真のストレス印加時間Ｔ
stおよび測定時間Ｔmを分離して正確に求めるようにし
たので、従来のものに比べてより正確にリーク電流のス
トレス印加時間に対する時間的推移を求めることができ
る。これにより、より信頼性の高い測定が行える半導体
電気的特性測定装置を提供できる効果が得られる。
【００４５】また、この発明の第２の発明では、ストレ
ス電圧或はストレス電流を印加するためのＳＳＵ１１
と、測定を行うためのＳＭＵ１を別々に設け、これらを
ストレス／測定切替スイッチ１２により切り替えるよう
にしたので、特にストレス電圧Ｖstと測定時印加電圧Ｖ
mとが異なる場合に、従来のものに比べてより迅速に、
容易にかつより正確にリーク電流のストレス印加時間に
対する時間的推移を求めることができる。これにより、
より迅速で信頼性の高い測定が行える半導体電気的特性
測定装置を提供できる効果が得られる。
ス電圧或はストレス電流を印加するためのＳＳＵ１１
と、測定を行うためのＳＭＵ１を別々に設け、これらを
ストレス／測定切替スイッチ１２により切り替えるよう
にしたので、特にストレス電圧Ｖstと測定時印加電圧Ｖ
mとが異なる場合に、従来のものに比べてより迅速に、
容易にかつより正確にリーク電流のストレス印加時間に
対する時間的推移を求めることができる。これにより、
より迅速で信頼性の高い測定が行える半導体電気的特性
測定装置を提供できる効果が得られる。
【図１】 この発明の一実施例による半導体電気的特性
測定装置の構成を示す図である。
測定装置の構成を示す図である。
【図２】 図１のＲＡＭ内の記録内容の一例を示す図で
ある。
ある。
【図３】 図１の装置の測定結果のプロット例を示す図
である。
である。
【図４】 この発明の別の実施例による半導体電気的特
性測定装置の構成を示す図である。
性測定装置の構成を示す図である。
【図５】 図４の装置の測定結果のプロット例を示す図
である。
である。
【図６】 図４の装置で誘電体膜における誘電体膜リー
ク電流を測定する場合の構成を示す図である。
ク電流を測定する場合の構成を示す図である。
【図７】 図６の装置の測定結果のプロット例を示す図
である。
である。
【図８】 図４の装置で半導体素子のＰＮ接合部におけ
る接合リーク電流を測定する場合の構成を示す図であ
る。
る接合リーク電流を測定する場合の構成を示す図であ
る。
【図９】 図８の装置の測定結果のプロット例を示す図
である。
である。
【図１０】 この種の半導体電気的特性測定装置を含む
システムの一般的構成を示す図である。
システムの一般的構成を示す図である。
【図１１】 従来の半導体電気的特性測定装置の構成を
示す図である。
示す図である。
【図１２】 図１１のＲＡＭ内の記録内容の一例を示す
図である。
図である。
【図１３】 図１１の装置の測定結果のプロット例を示
す図である。
す図である。
１ ＳＭＵ、３ａ ＲＯＭ、４ａ ＲＡＭ、５ キーボ
ード、６ 表示部、７Ａ／Ｄ変換器、８ タイマ、９
被測定試料、１１ ＳＳＵ、１２ ストレス／測定切替
スイッチ、２０、２１ 制御部、３０ 積算部、１１
０、１２０ 半導体電気的特性測定装置。
ード、６ 表示部、７Ａ／Ｄ変換器、８ タイマ、９
被測定試料、１１ ＳＳＵ、１２ ストレス／測定切替
スイッチ、２０、２１ 制御部、３０ 積算部、１１
０、１２０ 半導体電気的特性測定装置。
Claims (2)
- 【請求項１】 半導体素子の電気的特性を測定するため
の半導体電気的特性測定装置であって、 被測定試料に電気的ストレスを印加すると共に、これに
より上記被測定試料で発生した電流および電圧を測定す
るストレス印加／測定手段と、 このストレス印加／測定手段によるストレス印加時間お
よび測定時間を分離してそれぞれ求める時間測定手段
と、 上記ストレス印加／測定手段で求められた測定値および
上記時間測定手段で求められた少なくともストレス印加
時間を記録するメモリ手段と、 このメモリ手段の記録に基づいて測定結果を表示する表
示手段と、 上記各手段を制御して上記被測定試料の電気的特性の測
定を行わせる制御手段と、 を備えた半導体電気的特性測定装置。 - 【請求項２】 上記ストレス印加／測定手段が、上記被
測定試料に電気的ストレスを印加するストレス電源ユニ
ットと、測定時に上記被測定試料に所定の電圧および電
流のいずれかを印加した状態で発生する電流および電圧
のいずれかを測定するソース・メジャー・ユニットと、
これらを切り替えて上記被測定試料に接続するストレス
／測定切替スイッチと、を備えた請求項１の半導体電気
的特性測定装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6225171A JPH0894703A (ja) | 1994-09-20 | 1994-09-20 | 半導体電気的特性測定装置 |
| US08/530,089 US5786689A (en) | 1994-09-20 | 1995-09-19 | Apparatus including a measurement time counting device for measuring an electrical characteristic of semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6225171A JPH0894703A (ja) | 1994-09-20 | 1994-09-20 | 半導体電気的特性測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0894703A true JPH0894703A (ja) | 1996-04-12 |
Family
ID=16825065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6225171A Pending JPH0894703A (ja) | 1994-09-20 | 1994-09-20 | 半導体電気的特性測定装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5786689A (ja) |
| JP (1) | JPH0894703A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004317513A (ja) * | 2003-04-15 | 2004-11-11 | Samsung Electronics Co Ltd | 半導体素子の電気的検査方法 |
| JP2006118880A (ja) * | 2004-10-19 | 2006-05-11 | Sharp Corp | 半導体集積回路の検査方法及び検査装置 |
| JP2011253413A (ja) * | 2010-06-03 | 2011-12-15 | Fujitsu Semiconductor Ltd | 半導体集積回路、半導体集積回路の動作方法およびデバッグシステム |
| JP2015161627A (ja) * | 2014-02-28 | 2015-09-07 | キーサイト テクノロジーズ， インク． | パワーデバイスのゲート電荷測定方法及びパワーデバイスの特性測定装置 |
| JPWO2019244465A1 (ja) * | 2018-06-21 | 2020-09-24 | 三菱電機株式会社 | 半導体素子の信頼性評価装置および半導体素子の信頼性評価方法 |
| CN119199460A (zh) * | 2024-11-27 | 2024-12-27 | 西安卫光科技有限公司 | 一种mos管通态老练过程中的漏电监测方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19739923C2 (de) * | 1997-09-11 | 2002-02-28 | Fraunhofer Ges Forschung | Verfahren und Vorrichtung zur gepulsten Hochstrombelastung integrierter Schaltungen und Strukturen |
| US6049213A (en) * | 1998-01-27 | 2000-04-11 | International Business Machines Corporation | Method and system for testing the reliability of gate dielectric films |
| US6429674B1 (en) * | 1999-04-28 | 2002-08-06 | Jon E. Barth | Pulse circuit |
| US6420880B1 (en) | 1999-09-23 | 2002-07-16 | Koninklijke Philips Electronics N.V. | Method and arrangement for dielectric integrity testing using PLL loop capacitor |
| JP4256060B2 (ja) * | 2000-10-04 | 2009-04-22 | セイコーインスツル株式会社 | 絶縁膜の評価方法および装置 |
| GB2387445A (en) * | 2002-04-10 | 2003-10-15 | Zarlink Semiconductor Ltd | Measuring junction leakage in a semiconductor device |
| JP2004219126A (ja) * | 2003-01-10 | 2004-08-05 | Agilent Technologies Japan Ltd | 電流レンジを自動的に変更する方法 |
| US6879176B1 (en) | 2003-11-04 | 2005-04-12 | Solid State Measurements, Inc. | Conductance-voltage (GV) based method for determining leakage current in dielectrics |
| CN102375084A (zh) * | 2010-08-19 | 2012-03-14 | 鸿富锦精密工业（深圳）有限公司 | 稳压二极管检测电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69319273T2 (de) * | 1992-04-27 | 1998-11-05 | Fujitsu Ltd | Testverfahren für integrierte Halbleiter-Schaltung |
| US5600578A (en) * | 1993-08-02 | 1997-02-04 | Advanced Micro Devices, Inc. | Test method for predicting hot-carrier induced leakage over time in short-channel IGFETs and products designed in accordance with test results |
| US5519327A (en) * | 1994-06-10 | 1996-05-21 | Vlsi Technology, Inc. | Pulse circuit using a transmission line |
-
1994
- 1994-09-20 JP JP6225171A patent/JPH0894703A/ja active Pending
-
1995
- 1995-09-19 US US08/530,089 patent/US5786689A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004317513A (ja) * | 2003-04-15 | 2004-11-11 | Samsung Electronics Co Ltd | 半導体素子の電気的検査方法 |
| JP2006118880A (ja) * | 2004-10-19 | 2006-05-11 | Sharp Corp | 半導体集積回路の検査方法及び検査装置 |
| JP2011253413A (ja) * | 2010-06-03 | 2011-12-15 | Fujitsu Semiconductor Ltd | 半導体集積回路、半導体集積回路の動作方法およびデバッグシステム |
| JP2015161627A (ja) * | 2014-02-28 | 2015-09-07 | キーサイト テクノロジーズ， インク． | パワーデバイスのゲート電荷測定方法及びパワーデバイスの特性測定装置 |
| JPWO2019244465A1 (ja) * | 2018-06-21 | 2020-09-24 | 三菱電機株式会社 | 半導体素子の信頼性評価装置および半導体素子の信頼性評価方法 |
| CN119199460A (zh) * | 2024-11-27 | 2024-12-27 | 西安卫光科技有限公司 | 一种mos管通态老练过程中的漏电监测方法 |
| CN119199460B (zh) * | 2024-11-27 | 2025-04-15 | 西安卫光科技有限公司 | 一种mos管通态老练过程中的漏电监测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5786689A (en) | 1998-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0894703A (ja) | 半導体電気的特性測定装置 | |
| JPH0472195B2 (ja) | ||
| JP2010121985A (ja) | 測定装置 | |
| JP2006258686A (ja) | 信頼性測定装置および測定方法 | |
| CN107783069A (zh) | 集成电路测试系统中直流测量单元的在线校准系统及方法 | |
| CN115079076A (zh) | 一种元器件老化设备计量装置、方法、终端及存储介质 | |
| JP3475822B2 (ja) | パワーｍｏｓｆｅｔのオン抵抗測定方法及びパワーｍｏｓｆｅｔのオン抵抗測定装置並びにパワーｍｏｓｆｅｔ | |
| JPH04151566A (ja) | 直流試験装置の校正方法 | |
| JPH0643192A (ja) | 交流電源装置 | |
| RU2123184C1 (ru) | Устройство для диагностики состояния биологических объектов | |
| JP2006234621A (ja) | 半導体測定システムおよびその制御方法 | |
| KR100815244B1 (ko) | 스위치 내부저항 보상을 이용한 아이씨티 및 이를 이용한측정 방법 | |
| US2697814A (en) | Testing apparatus | |
| JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
| JPH084102B2 (ja) | 半導体検査装置 | |
| JP2018151318A (ja) | 抵抗測定方法及び抵抗測定装置 | |
| CN113359079A (zh) | 一种非接触式电压传感器校准方法及系统 | |
| JP3461258B2 (ja) | 導電率またはｐＨを測定する装置 | |
| CN111679112A (zh) | 电能表窃电类型判断方法、装置、计算机设备和存储介质 | |
| JPH11281406A (ja) | 測定装置における表示方法および測定装置 | |
| JP3374087B2 (ja) | 半導体集積回路の試験方法 | |
| JP2650974B2 (ja) | 半導体集積回路の検査方法 | |
| JP2821302B2 (ja) | 半導体ｉｃのテスト方法 | |
| JP3130838B2 (ja) | 半導体試験装置及び半導体装置の試験方法 | |
| Gregory | Digital Instruments |