JPH0896018A - CAD tool management method and automatic circuit design system - Google Patents
CAD tool management method and automatic circuit design systemInfo
- Publication number
- JPH0896018A JPH0896018A JP6229632A JP22963294A JPH0896018A JP H0896018 A JPH0896018 A JP H0896018A JP 6229632 A JP6229632 A JP 6229632A JP 22963294 A JP22963294 A JP 22963294A JP H0896018 A JPH0896018 A JP H0896018A
- Authority
- JP
- Japan
- Prior art keywords
- tool
- execution
- cad
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 複数のCADツールを適用するLSI等の設
計において、ツール間の整合性を保証し、かつ効率的な
ツール実行が行える設計環境を実現する自動設計システ
ムとツール管理方法を提供する。
【構成】 自動設計システムは、入力部1から入力され
るデータを処理部4で処理した後出力部1から出力デー
タに変換して出力するように構成されている。ツール管
理手段42は、処理命令に対して、記憶部3に記憶され
ている予め定義された実行依存関係情報や実行環境情
報、あるいはデータ依存関係情報に基づき、ツールの実
行順序や実行環境を決定して、各ツールの起動を促す。
これにより、整合性のとれたツール管理、設計作業の並
列化、グループによる協調設計も可能となる。また、実
行マシンの自動選択により、マシン負荷等を考慮して実
行マシンを割り当てるので、効率的かつ安定した設計環
境が提供できる。
(57) [Abstract] [Purpose] In designing LSIs that apply multiple CAD tools, an automatic design system and tool management that guarantees consistency among tools and realizes a design environment that enables efficient tool execution. Provide a way. [Structure] The automatic design system is configured to process data input from the input unit 1 by the processing unit 4 and then convert the output data from the output unit 1 to output the data. The tool management unit 42 determines the execution order and the execution environment of the tools for the processing instructions based on the predefined execution dependency information, the execution environment information, or the data dependency information stored in the storage unit 3. And encourage the start of each tool.
This enables consistent tool management, parallelization of design work, and collaborative design by groups. In addition, since the execution machines are assigned in consideration of the machine load and the like by automatically selecting the execution machines, it is possible to provide an efficient and stable design environment.
Description
【0001】[0001]
【産業上の利用分野】本発明は、LSI等の回路の自動
設計システムに係り、特に複数のCADツールを順に適
用させてLSI設計を行う回路の自動設計システムおよ
びCADツールの管理方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic circuit design system for circuits such as LSIs, and more particularly to an automatic circuit design system for performing LSI design by sequentially applying a plurality of CAD tools and a CAD tool management method. is there.
【0002】[0002]
【従来の技術】最近のLSIの設計作業においては、E
WSの普及やCADツール等のソフトの充実により、設
計自動化が徐々に進めれている。特にASICと呼ばれ
る分野では、機能設計から論理設計、レイアウト設計ま
でをトップダウンで設計する手法が一般的になってきて
いる。すなわち、機能記述言語で機能設計を行い、機能
検証ツールを用いてそれを検証し、その結果が正しけれ
ば、論理合成ツールを用いて論理設計する。その後、タ
イミング解析ツールでタイミングの検証を行い、レイア
ウト設計は、P&R(配置配線)ツールを用いて自動配
置配線するという手法である。2. Description of the Related Art In recent LSI design work, E
Design automation is gradually progressing due to the spread of WS and the enhancement of software such as CAD tools. Particularly in the field called ASIC, a method of designing from the functional design to the logic design and the layout design from the top down has become common. That is, the functional design is performed by using the functional description language, the functional verification tool is used to verify it, and if the result is correct, the logical design is performed using the logic synthesis tool. After that, the timing is verified with a timing analysis tool, and the layout design is a method of automatically placing and routing using a P & R (placement and routing) tool.
【0003】一方、より高性能なLSIを設計する現場
では、必ずしもこのトップダウン設計に則った設計が行
われるわけではなく、その際の設計データはもっと複雑
であり、設計データに適用されるCADツールも多種多
様である。そのため、設計者は多数のCADツールを使
いこなしながら、相互に関連した多量の設計データを管
理する必要があり、設計者の負担が大きく、また誤りも
入りやすい等の問題があった。On the other hand, in the field of designing a higher performance LSI, the design according to the top-down design is not always performed, and the design data at that time is more complicated, and CAD applied to the design data is used. The tools are also diverse. Therefore, the designer needs to manage a large amount of mutually related design data while mastering a large number of CAD tools, which causes a heavy burden on the designer and is prone to errors.
【0004】この問題を解決するために、CADフレー
ムワークが提唱されているが、現状では、CADフレー
ムワークやその上に構築されたシステムも発展途上であ
り、前述のような問題が十分解決されているわけではな
い。また、設計作業において発生するデータ以外の様々
な設計情報の理解や管理等を含む、LSI設計の特質や
種々の設計データとの関係を踏まえた設計支援システム
とはなっていない。To solve this problem, a CAD framework has been proposed, but at present, the CAD framework and the system built on it are still under development, and the above-mentioned problems have been sufficiently solved. It doesn't mean that. Further, the design support system is not based on the characteristics of the LSI design and the relationship with various design data, including understanding and management of various design information other than the data generated in the design work.
【0005】これらの問題を解決するための技術とし
て、例えば、設計自動化研究会66−6(1993 4
1〜48頁)に開示されるLSI協調設計支援システム
がある。この技術は、前述のような設計者の負担が大き
く誤りが発生しやすいという問題が、LSI設計過程が
複数の設計者の協調を必要とするグループワークである
ことに起因している点に着目し、設計のプロセスとプロ
ダクトを予め定義し、それにしたがって設計を進めるよ
うにしたものであり、LSI設計過程のモデルとCAD
フレームワーク上に構築した支援システムに関するもの
である。As a technique for solving these problems, for example, Design Automation Research Group 66-6 (1993).
There is an LSI co-design support system disclosed on pages 1 to 48). Focusing on this technology, the problem that the burden on the designer is large and the error is likely to occur is due to the fact that the LSI design process is a group work that requires cooperation of a plurality of designers. However, the design process and products are defined in advance, and the design is carried out in accordance therewith. The LSI design process model and CAD
It is related to the support system built on the framework.
【0006】[0006]
【発明が解決しようとする課題】しかし、上記従来技術
は、ASICのLSI設計過程を比較的単純にモデル化
し、その設計過程を効率的に管理するための設計支援シ
ステムにすぎず、よりデータ構造が複雑でCADツール
実行の整合性の取りにくい、カスタムLSI等の設計を
行う場合には適用できない憾みがあった。また、実際の
設計においては、ツールに依存した煩わしいデータ変換
等を伴うが、設計者をこの煩わしさから解放することに
ついては何も手段が講じられておらず、さらに、この技
術は実行マシンの環境その他のLSI設計作業自体には
直接関わるものではないという問題もあった。However, the above-mentioned prior art is merely a design support system for relatively simply modeling the LSI design process of ASIC and efficiently managing the design process. However, there is a problem that it is not applicable when designing a custom LSI or the like because it is complicated and it is difficult to achieve consistency in CAD tool execution. In addition, in actual design, although it involves annoying data conversion depending on the tool, no means is taken to free the designer from this annoyance. There is also a problem that it is not directly related to the environment or other LSI design work itself.
【0007】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、複数のCADツールを適用させて設
計を行うLSI等の設計において、一連のCADツール
の操作手順を自動化し、ツール実行の整合性を保証し、
かつ効率的で安定したツール実行が行える設計環境を実
現する回路の自動設計システムおよびCADツールの管
理方法を提供することにある。The present invention has been made in view of the above points, and an object thereof is to automate a series of CAD tool operation procedures in designing an LSI or the like in which a plurality of CAD tools are applied for designing, Guarantee the integrity of tool execution,
Another object of the present invention is to provide an automatic circuit design system and a CAD tool management method that realize a design environment capable of efficient and stable tool execution.
【0008】[0008]
【課題を解決するための手段】以上目的を達成するため
に、具体的に請求項1の発明の講じた手段は、入力され
た複数の回路に関する回路データに対して、複数のCA
Dツールを適用させて回路の設計を行う際のCADツー
ル管理方法として、上記複数のCADツール実行の処理
順序に優先順位付けを行う処理ツール順位付け過程と、
上記回路のデータの構成に基づき、回路データの処理順
序に優先順位付けを行う処理データ順位付け過程と、上
記各過程で得られたCADツールの優先順位およびデー
タの優先順位からCADツールおよび回路データの割り
当てを行いCADツールの実行を指示する処理割り当て
過程とを設ける方法である。In order to achieve the above object, specifically, the means taken by the invention of claim 1 is such that a plurality of CAs are input to circuit data relating to a plurality of input circuits.
As a CAD tool management method when a circuit is designed by applying a D tool, a processing tool ranking step of prioritizing the processing order of the plurality of CAD tool executions,
Based on the data structure of the circuit, the process data prioritizing process for prioritizing the process order of the circuit data and the CAD tool priority and the data priority obtained in the above processes And a process allocation step of instructing the execution of the CAD tool.
【0009】請求項2の発明の講じた手段は、請求項1
記載のCADツール管理方法において、上記処理ツール
順位付け過程では、予め定義したCADツール間の実行
依存関係に関する情報に応じて、CADツールの優先順
位付けを行う方法である。The means taken by the invention of claim 2 is defined by claim 1.
In the CAD tool management method described above, in the processing tool ranking process, the CAD tools are prioritized in accordance with the information regarding the predefined execution dependency relationship between the CAD tools.
【0010】請求項3の発明の講じた手段は、請求項1
又は2記載のCADツール管理方法において、上記処理
割り当て過程では、予め定義したCADツールの実行マ
シンに関する実行環境情報に応じて、CADツールの実
行マシンを決定する方法である。The means taken by the invention of claim 3 is defined by claim 1.
Alternatively, in the CAD tool management method described in item 2, in the process allocation step, the execution machine of the CAD tool is determined according to the execution environment information regarding the execution machine of the CAD tool defined in advance.
【0011】請求項4の発明の講じた手段は、請求項
1,2又は3記載のCADツール管理方法において、上
記処理データ順位付け過程では、上記回路データ内に含
まれる情報から得られる回路規模を回路データの処理の
優先順位付けの指標とする方法である。According to a fourth aspect of the present invention, in the CAD tool management method according to the first, second or third aspect, the circuit scale obtained from the information contained in the circuit data in the process data ranking process. Is an index for prioritizing circuit data processing.
【0012】請求項5の発明の講じた手段は、請求項
1,2,3又は4記載のCADツール管理方法におい
て、上記処理データ順位付け過程では、上記回路データ
に適用するCADツールに対して、上記処理ツール順位
付け過程で付けられたCADツールの優先順位を優先順
位付けの1つの指標とする方法である。According to a fifth aspect of the present invention, in the CAD tool management method according to the first, second, third or fourth aspect, in the processing data ranking step, the CAD tool applied to the circuit data is applied. In this method, the priority of the CAD tools assigned in the processing tool ranking process is used as one index of the priority ranking.
【0013】請求項6の発明の講じた手段は、複数のC
ADツールを適用して複数の回路の設計を行うように構
成された回路の自動設計システムにおいて、上記複数の
回路に関する複数の回路データの信号および該各回路デ
ータに対する設計処理命令の信号を入力する入力部と、
上記複数の回路データに関する情報を格納するための回
路データ記憶手段と複数のCADツールに関する情報を
格納するためのツール記憶手段とを有する記憶部と、上
記入力部からの信号を受け上記記憶部に記憶される情報
に基づきCADツールの実行を行うツール実行手段を有
する処理部と、該処理部で処理された結果の回路データ
を出力する出力部とを設ける。そして、上記記憶部に、
予め定義されたCADツール間の実行依存関係に関する
情報を記憶する実行依存関係情報記憶手段と、予め定義
されたCADツールの実行環境に関する情報を記憶する
実行環境情報記憶手段とを設け、上記処理部に、上記実
行依存関係情報,上記実行環境情報及び上記回路データ
記憶手段に格納された回路データの構成に関する情報か
ら、CADツールの適用順序、実行環境を決定し、上記
ツール実行手段に指示するツール管理手段を設ける構成
としたものである。The means taken by the invention of claim 6 is a plurality of Cs.
In an automatic circuit design system configured to apply an AD tool to design a plurality of circuits, a signal of a plurality of circuit data regarding the plurality of circuits and a signal of a design processing instruction for each of the circuit data are input. Input part,
A storage unit having a circuit data storage unit for storing information on the plurality of circuit data and a tool storage unit for storing information on a plurality of CAD tools; and a storage unit for receiving a signal from the input unit. A processing unit having a tool executing unit that executes the CAD tool based on the stored information, and an output unit that outputs circuit data resulting from the processing by the processing unit are provided. Then, in the storage unit,
An execution dependency relationship information storage means for storing information on execution dependency relationships between CAD tools defined in advance and an execution environment information storage means for storing information on execution environments of predefined CAD tools are provided. A tool for determining a CAD tool application sequence and an execution environment from the execution dependency information, the execution environment information, and information about the configuration of the circuit data stored in the circuit data storage means, and instructing the tool execution means. The management means is provided.
【0014】請求項7の発明の講じた手段は、請求項6
記載の回路の自動設計システムにおいて、上記処理部
に、上記回路データ記憶手段に格納された回路データの
版数管理と、上記ツール実行手段の処理に必要な回路デ
ータの保持とを行うデータ管理手段を設けたものであ
る。The means taken by the invention of claim 7 is as follows.
In the automatic circuit design system described above, a data management unit that causes the processing unit to manage the version number of the circuit data stored in the circuit data storage unit and retain the circuit data necessary for the processing of the tool execution unit. Is provided.
【0015】[0015]
【作用】以上の方法またはシステムにより、各請求項の
発明では、以下の作用が得られる。With the above method or system, the following actions can be obtained in the invention of each claim.
【0016】請求項1の発明では、データ構造が複雑で
CADツール実行の整合性の採りにくい場合にも、レイ
アウトのやり直し等の繁雑さを招くことなく、整合性の
とれた回路の設計が行われることになる。According to the first aspect of the present invention, even when the data structure is complicated and it is difficult to obtain consistency in executing the CAD tool, a circuit with a good consistency can be designed without causing complexity such as redoing the layout. Will be seen.
【0017】請求項2の発明では、予め定義したCAD
ツール間の実行依存関係に関する情報に基づいて付けら
れた優先順位に基づいてCADツールが使用されるの
で、独立した回路に対する同じ作業工程の並列処理や、
同じ回路においても並列的に処理を行える設計工程の抽
出等、設計作業の並列化が可能となる。According to the second aspect of the invention, the CAD defined in advance is used.
The CAD tool is used based on the priority given based on the information on the execution dependency between the tools, so that the same work process is processed in parallel on independent circuits,
Even in the same circuit, it is possible to parallelize design work, such as extraction of design processes that can be processed in parallel.
【0018】請求項3の発明では、CADツールの実行
マシンの記憶容量,処理速度等を考慮して回路データお
よびCADツールの処理割り当てが行われるので、複数
のCADツールを使用して並列処理を行う際に、回路の
設計が極めて効率よくしかも安定した状態で行われる。According to the third aspect of the present invention, since the circuit data and the processing of the CAD tool are assigned in consideration of the storage capacity of the execution machine of the CAD tool, the processing speed, etc., the parallel processing is performed using a plurality of CAD tools. In doing so, the circuit design is very efficient and stable.
【0019】請求項4の発明では、処理データの順位付
けの際、各回路の回路規模が優先順位付けの指標となる
ので、並列処理を行う場合、設計の完了に必要な期間を
最短化することが可能となる。According to the fourth aspect of the present invention, since the circuit scale of each circuit serves as an index for prioritizing the processed data, the period required for completion of the design is minimized when parallel processing is performed. It becomes possible.
【0020】請求項5の発明では、回路データの優先順
位がCADツールの優先順位を考慮して定められるの
で、各CADツールと各回路の適合性を無視したような
優先順位の設定が防止され、回路設計全体の整合性が特
に良好になる。According to the fifth aspect of the present invention, since the priority order of the circuit data is determined in consideration of the priority order of the CAD tool, it is possible to prevent the setting of the priority order ignoring the compatibility between each CAD tool and each circuit. , The consistency of the whole circuit design becomes particularly good.
【0021】請求項6の発明では、CADツール間の実
行依存関係情報および回路データ依存関係情報とからツ
ールの実行順序が決定されるので、独立した回路に対す
る同じ作業工程の並列処理や、同じ回路においても並列
的に処理を行える設計工程の抽出等、設計作業の並列化
が可能となる。また、CADツールの実行環境情報を用
いて、マシン負荷を考慮して実行マシンが自動的に割り
当てられるので、効率的かつ安定したLSIの設計環境
が得られる。According to the sixth aspect of the invention, since the execution order of the tools is determined from the execution dependency relationship information between the CAD tools and the circuit data dependency relationship information, parallel processing of the same work process for the independent circuits and the same circuit are performed. In this case, it is possible to parallelize design work, such as extraction of design processes that can be processed in parallel. In addition, since the execution machine is automatically assigned in consideration of the machine load using the execution environment information of the CAD tool, an efficient and stable LSI design environment can be obtained.
【0022】請求項7の発明では、データ管理手段によ
り、回路データの版数が管理され、ツール実行手段の処
理に必要な回路データが保持されることで、回路の自動
設計の円滑な作業が行われる。According to the invention of claim 7, the version number of the circuit data is managed by the data managing means, and the circuit data necessary for the processing of the tool executing means is held, thereby facilitating the smooth work of the automatic circuit design. Done.
【0023】[0023]
【実施例】以下、本発明による回路の自動設計システム
およびCADツールの管理方法に関する実施例につい
て、図面を参照しながら詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments relating to an automatic circuit design system and a CAD tool management method according to the present invention will be described in detail below with reference to the drawings.
【0024】まず、回路の自動設計システムについて説
明する。図1は、実施例に係る回路の自動設計システム
の基本的な構成を概念的に示したブロック図である。First, an automatic circuit design system will be described. FIG. 1 is a block diagram conceptually showing the basic structure of the automatic circuit design system in the example.
【0025】入力部1は、このシステムを用いて設計し
ようとする回路データを入力するための入力手段を備え
ている。出力部2は、この自動設計システムで設計され
た結果の回路データを外部の装置に出力するものであ
る。記憶部3は、入力部1より入力された回路データの
情報と出力部2より出力される処理後の回路データの情
報およびその回路データとして出力するまでの処理過程
中の回路データを記憶する回路データ記憶手段31と、
回路の設計を行うために使用するCADツールの実行モ
ジュール等を格納したツール記憶手段32と、CADツ
ール間の実行依存関係情報を格納した実行依存関係記憶
手段33と、ツールを実行するホストマシン等に関する
情報を格納した実行環境情報記憶手段34とを備えてい
る。ここで、回路データ記憶手段31に格納される回路
データとしては、ハードウェア記述言語と呼ばれる機能
記述データや論理レベルのネットリストや論理回路図、
レイアウトレベルのスケマティックデータ等がある。ま
た、ツール記憶手段に記憶されるCADツールとして
は、機能検証ツール、論理合成ツール、論理図エディ
タ、論理検証ツール、タイミング解析ツール、論理検証
ツール、レイアウトエディタ、P&Rツール、レイアウ
ト検証ツール、回路検証ツールや、機能設計やテストプ
ログラム設計のためのテキストエディタ等がある。The input section 1 is provided with an input means for inputting circuit data to be designed using this system. The output unit 2 outputs the circuit data resulting from the design by this automatic design system to an external device. The storage unit 3 is a circuit that stores information about the circuit data input from the input unit 1, information about the processed circuit data output from the output unit 2 and circuit data in the process of processing until the circuit data is output. Data storage means 31,
A tool storage unit 32 that stores an execution module of a CAD tool used to design a circuit, an execution dependency relationship storage unit 33 that stores execution dependency relationship information between CAD tools, a host machine that executes the tool, and the like. And an execution environment information storage unit 34 that stores information regarding the above. Here, as the circuit data stored in the circuit data storage means 31, function description data called a hardware description language, a logic level netlist or a logic circuit diagram,
There are layout-level schematic data. The CAD tools stored in the tool storage means include functional verification tools, logic synthesis tools, logic diagram editors, logic verification tools, timing analysis tools, logic verification tools, layout editors, P & R tools, layout verification tools, circuit verifications. There are tools, text editors for functional design and test program design.
【0026】また、上記処理部4には、ツール実行手段
41と、ツール管理手段42と、データ管理手段43
と、ユーザインタフェース44とが配置されている。上
記ツール実行手段41は、記憶部3内のツール記憶手段
32に格納された複数のCADツールを実行させるもの
である。上記ツール管理手段42は、入力部1より入力
された回路データへの設計処理命令に対して、回路デー
タ記憶手段31に格納されている回路データに関する情
報と、ツール記憶手段32に格納されている個々のCA
Dツールに関する情報と、実行依存関係情報記憶手段3
3に格納されている各CADツール間の実行依存関係に
関する情報と、実行環境情報記憶手段34に格納されて
いるホストマシン等に関する情報とに基づいて、CAD
ツール実行の順序および環境を決定し、ツール実行手段
41に処理実行命令を送るものである。上記データ管理
手段43は、回路データ記憶手段31に格納された回路
データの中からツール実行に必要な回路データを取り出
して保持し、さらに、回路データ版数管理等を行うもの
である。ユーザインタフェース44は、データや処理命
令の入出力のための共通のものである。The processing section 4 includes a tool executing means 41, a tool managing means 42, and a data managing means 43.
And a user interface 44 are arranged. The tool execution unit 41 executes a plurality of CAD tools stored in the tool storage unit 32 in the storage unit 3. The tool management means 42 stores information about the circuit data stored in the circuit data storage means 31 and the tool storage means 32 in response to the design processing command for the circuit data input from the input unit 1. Individual CA
Information on D tool and execution dependency information storage unit 3
CAD based on the information about the execution dependency between the CAD tools stored in the No. 3 and the information about the host machine stored in the execution environment information storage unit 34.
It determines the order and environment of tool execution and sends a process execution command to the tool execution means 41. The data management means 43 extracts and holds circuit data necessary for tool execution from the circuit data stored in the circuit data storage means 31, and further manages the circuit data version number. The user interface 44 is common for inputting / outputting data and processing instructions.
【0027】図2は、実施例における自動設計システム
のハードウェア構成を示すブロック図である。この自動
設計システムには、ローカルマシンであるHost1
と、リモートマシンであるHost2,Host3,H
ost4,…とが配置されており、各マシン間は、ネッ
トワーク150により接続されている。上記ローカルマ
シンであるHost1の内部には、入力装置111と、
出力装置112と、処理装置113と、記憶装置114
と、ネットワーク装置115とが配設されている。上記
入力装置111は、本発明の自動設計システムが入力対
象としている回路データに関する情報と、設計処理命令
の種類、例えば機能検証、論理設計、レイアウト設計等
およびCADツールの実行に必要なパラメータ等に関す
る情報を与えるための装置である。出力装置112は入
力された回路データおよび設計処理命令に対して設計さ
れた結果の回路データおよびツール実行過程の情報等を
出力する装置である。処理装置113は、記憶装置11
4に格納された各種プログラムを実行することによりC
ADツールを用いた設計処理を行うものである。ネット
ワーク装置115は、処理装置113とネットワーク1
50との間の信号の授受を行うものである。入力装置1
11としては、スケマティックエントリーシステム、フ
ァイル、テキストエディタ等が用いられる。また、出力
装置112としては、グラフィックディスプレイ、プロ
ッター、ファイル等が用いられる。さらに、処理装置1
13としては、汎用コンピュータ、エンジニアリングワ
ークステーション、パーソナルコンピュータ等が用いら
れる。FIG. 2 is a block diagram showing the hardware configuration of the automatic design system in the embodiment. This automatic design system includes Host1 which is a local machine.
And remote machines Host2, Host3, H
.. are arranged, and the machines are connected by a network 150. Inside the local machine Host1, the input device 111,
Output device 112, processing device 113, and storage device 114
And a network device 115. The input device 111 relates to information about circuit data to be input by the automatic design system of the present invention and types of design processing instructions, such as function verification, logic design, layout design, and parameters necessary for executing a CAD tool. It is a device for giving information. The output device 112 is a device that outputs circuit data as a result of designing with respect to input circuit data and design processing instructions, information on a tool execution process, and the like. The processing device 113 is a storage device 11.
C by executing various programs stored in
Design processing using an AD tool is performed. The network device 115 includes the processing device 113 and the network 1.
Signals are exchanged with the device 50. Input device 1
As 11, a schematic entry system, a file, a text editor, etc. are used. As the output device 112, a graphic display, a plotter, a file, or the like is used. Further, the processing device 1
A general-purpose computer, an engineering workstation, a personal computer or the like is used as 13.
【0028】一方、リモートマシンであるHost2,
Host3,Host4には、それぞれHost1にお
ける機能とほぼ同じ機能を有する処理装置123,13
3,143と、記憶装置124,134,144と、ネ
ットワーク装置125、135、145とが配設されて
いるが、入力装置や出力装置は設けられていない。On the other hand, the remote machine Host2,
The Host 3 and the Host 4 have processing units 123 and 13 having substantially the same functions as those of the Host 1, respectively.
3, 143, storage devices 124, 134, 144, and network devices 125, 135, 145 are provided, but no input device or output device is provided.
【0029】次に、ツール実行手段41によるCADツ
ールの実行処理について、図3および図4を参照しなが
ら説明する。Next, the CAD tool execution processing by the tool execution means 41 will be described with reference to FIGS. 3 and 4.
【0030】図3は、ツール実行手段41におけるCA
Dツール実行処理の流れの例を示すフロ―チャ―トであ
る。図4は、ツール実行手段41におけるCADツール
と回路データの流れの一例を示す説明図である。FIG. 3 shows the CA in the tool executing means 41.
9 is a flowchart showing an example of the flow of D tool execution processing. FIG. 4 is an explanatory diagram showing an example of the flow of a CAD tool and circuit data in the tool executing means 41.
【0031】まず、図3に示すステップSR1で、機能
設計を行い、ステップSR2で、機能保証を行う。すな
わち、図4に示すように、機能記述データ401は、す
でに機能設計が終了され入力部1より入力されたデータ
であり、この機能記述データ401は記憶部3に格納さ
れ、データ管理手段43を介して保持されている。この
機能記述データ401に対して、機能検証ツール411
の実行により、データの正当性が確認される。First, in step SR1 shown in FIG. 3, the function is designed, and in step SR2, the function is guaranteed. That is, as shown in FIG. 4, the function description data 401 is data that has been functionally designed and has been input from the input unit 1, and this function description data 401 is stored in the storage unit 3 and stored in the data management means 43. Held through. For the function description data 401, the function verification tool 411
The validity of the data is confirmed by executing.
【0032】次に、ステップSR3で論理設計を行い、
ステップSR4で論理検証を行う。すなわち、図4に示
すように、機能記述データ401に対して論理設計ツー
ル412の実行により、論理データ402を生成し、こ
れに対しても同様に、論理検証ツール413によってデ
ータの正当性を確認する。Next, in step SR3, a logic design is performed,
Logic verification is performed in step SR4. That is, as shown in FIG. 4, the logic design tool 412 is executed on the function description data 401 to generate the logic data 402, and the logic verification tool 413 similarly confirms the validity of the data. To do.
【0033】そして、ステップSR5でレイアウト設計
を行い、ステップSR6でレイアウト検証を行う。すな
わち、図4に示すように、レイアウト設計ツール414
の実行により、レイアウトデータ403を生成し、生成
されたデータの正当性をレイアウト検証ツール415で
確認し、結果の回路データをデータ管理部43を通して
出力部2より出力する。Then, the layout design is performed in step SR5, and the layout verification is performed in step SR6. That is, as shown in FIG. 4, the layout design tool 414
The layout data 403 is generated by executing the above process, the validity of the generated data is confirmed by the layout verification tool 415, and the resulting circuit data is output from the output unit 2 through the data management unit 43.
【0034】ただし、以上の設計処理の間には、機能設
計をし終わった回路から順に検証するとか、機能検証の
処理1と機能検証の処理2のうちどちらかが終了すれば
論理設計するといった、設計工程の規約がある。また、
機能検証に関しては、ある回路モジュールの機能設計が
終了し、別のあるモジュールの機能検証が終了していれ
ば、機能検証可能であるといったこともある。また、こ
こでツールと言っているものには、ツール間のデータフ
ォーマットの違いなどによるデータ変換処理を処理の前
後に組み込んだツールも含まれる。However, during the above-described design processing, verification is performed in order from the circuit for which the functional design has been completed, or logic design is performed when either of the functional verification processing 1 and the functional verification processing 2 is completed. , There are rules for the design process. Also,
Regarding functional verification, if functional design of one circuit module is completed and functional verification of another module is completed, functional verification may be possible. Further, what is called a tool here includes a tool in which data conversion processing due to a difference in data format between tools is incorporated before and after processing.
【0035】次に、CADツール管理方法に関する実施
例について、図5−図9を参照しながら説明する。Next, an embodiment relating to the CAD tool management method will be described with reference to FIGS.
【0036】図5は、ツール管理手段42におけるツー
ル管理方法の処理手順を示すフロ―チャ―トである。ま
ず、図5に示すステップST1では、入力部1より入力
された回路データおよび設計処理命令に対して、その設
計処理に必要な設計処理フローに含まれるCADツール
を抽出し、図6に示すような予め定義されたCADツー
ル間の実行依存関係情報に基づいて、処理ツールの優先
順位付けを行う。FIG. 5 is a flowchart showing the processing procedure of the tool management method in the tool management means 42. First, in step ST1 shown in FIG. 5, a CAD tool included in the design processing flow necessary for the design processing is extracted for the circuit data and the design processing instruction input from the input unit 1, and as shown in FIG. The processing tools are prioritized based on the execution dependency relationship information between the CAD tools defined in advance.
【0037】図6は、CADツール間の実行依存関係情
報の定義の一例を示す説明図であって、この定義では、
ツールの実行開始と終了のタイミングを記述したもので
ある。同図において、符号(:−)は、左側の条件に対
して右側の条件が必要であること(ライセンス)を示
し、符号(&&)はANDを意味し、符号(::)はO
Rを意味する。この例では、Tool6は、Tool3
およびTool5の実行が終わっていることを条件に実
行の開始が可能である。Tool5は、Tool1,T
ool4およびTool5の実行が終わっていることを
条件に実行が可能である。Tool4は、実行環境が許
可する限りいつでも実行の開始が可能である。Tool
3は、Tool1又はTool2の実行が終われば、実
行の開始が可能である。Tool2は、Tool1およ
びTool2の実行が終わっていることを条件に実行の
開始が可能である。さらに、Tool1は、Tool1
自身の実行が終わっていることを条件に実行の開始が可
能である。例えば機能検証が終了していないのに論理設
計を開始してはいけないことを意味する。ここでのツー
ル間実行依存関係は、1つのデータに関するものを取り
上げた。すなわち、1つの回路モジュールの処理を実行
する場合における設計処理の流れを示したものになって
いる。FIG. 6 is an explanatory diagram showing an example of the definition of the execution dependency relationship information between CAD tools. In this definition,
It describes the timing of starting and ending the execution of the tool. In the figure, the symbol (:-) indicates that the condition on the right side is required (license) with respect to the condition on the left side, the symbol (&&) means AND, and the symbol (: :) is O.
It means R. In this example, Tool6 is Tool3.
Execution can be started on condition that the execution of Tool5 and Tool5 is completed. Tool5 is Tool1, T
Execution is possible on condition that the execution of tool4 and Tool5 has been completed. Tool4 can start execution at any time as long as the execution environment permits. Tool
In No. 3, when the execution of Tool1 or Tool2 is completed, the execution can be started. Tool2 can start execution on the condition that the execution of Tool1 and Tool2 is completed. Furthermore, Tool1 is Tool1
Execution can be started on condition that its own execution is completed. For example, it means that logic design should not be started even if functional verification is not completed. The inter-tool execution dependency here concerns one data item. That is, the flow of the design process in the case of executing the process of one circuit module is shown.
【0038】次に、図5に示すステップST2では、各
々のCADツールの処理を行う対象となる回路データの
構成より、回路規模等を考慮して、処理データの優先順
位付けを行う。Next, in step ST2 shown in FIG. 5, processing data is prioritized in consideration of the circuit scale and the like from the configuration of circuit data to be processed by each CAD tool.
【0039】図7(a),(b)は、設計対象回路の回
路構成情報の一例を示した説明図であって、図7(a)
は、回路の階層関係を示し、図7(b)は回路の具体的
な構成を示す。回路mainには、サブ回路subA、
subB、subCが配置されており、サブ回路sub
Bには、サブ回路subBAおよびsubBBが配設さ
れている。回路main中の各サブ回路の回路規模は、
大きい側から順に挙げると回路cpu,subB,su
bA,subCとなっている。FIGS. 7A and 7B are explanatory views showing an example of the circuit configuration information of the circuit to be designed, and FIG.
Shows the hierarchical relationship of the circuit, and FIG. 7B shows the specific configuration of the circuit. The circuit main includes a sub circuit subA,
subB and subC are arranged, and the sub-circuit sub
Subcircuits subBA and subBB are provided in B. The circuit scale of each sub-circuit in the circuit main is
The circuits cpu, subB, and su are listed in order from the larger side.
bA and subC.
【0040】このような回路構成の場合、例えば、回路
mainのレイアウト設計は、サブ回路subA,su
bB,subCのレイアウト設計が全て終了しないと実
行できない。従って、処理ツールの優先順位としては、
ブロック内P&Rツールの方が、ブロック間P&Rツー
ルよりも高い。また、ブロック内でブロック間配線を行
わなければならない回路subB、回路規模の大きい回
路cpu、回路subA、回路subCの順に処理デー
タの優先順位が付けられる。例えば後述のように(図
9)、同じブロック内P&RツールのライセンスがA1
とA2の2本があるような場合で、レイアウト設計を並
列に実行するためには、処理データの優先順位の高いも
のから割り当てていく必要がある。この場合には、後述
のようなデータとツールの割り当てが行われる。In the case of such a circuit configuration, for example, the layout design of the circuit main is performed by subcircuits subA and subA.
It cannot be executed unless the layout design of bB and subC is completed. Therefore, the priority of processing tools is
The in-block P & R tool is higher than the inter-block P & R tool. Further, the priority order of the process data is given in the order of the circuit subB, the circuit cpu having a large circuit scale, the circuit subA, and the circuit subC in which inter-block wiring must be performed in the block. For example, as described later (FIG. 9), the license of the P & R tool in the same block is A1.
In order to execute the layout design in parallel in the case where there are two lines A and A2, it is necessary to allocate the processed data in order of priority. In this case, data and tools are assigned as described below.
【0041】最後に、図5に示すステップST3では、
ステップST1およびST2で付けられたツールとデー
タの優先順位と、図8に示すような実行環境情報とに基
づき、各処理を図2に示す各実行ホストマシンHost
1,Host2,Host3,Host4,…に割り当
てる。つまり、どの実行ホストマシンで、どのツール
で、どの回路データに基づき処理するかを割り当てるの
である。これら一連の処理は、設計の過程で随時行って
もかまわない。Finally, in step ST3 shown in FIG.
Based on the priorities of the tools and data attached in steps ST1 and ST2 and the execution environment information as shown in FIG. 8, each process is executed by each execution host machine Host shown in FIG.
1, Host2, Host3, Host4 ,. In other words, which execution host machine, which tool, and which circuit data to process based on are assigned. The series of processes may be performed at any time in the design process.
【0042】図8は、CADツールの実行環境情報の定
義の一例を示す説明図である。ただし、上記図6,図7
に対応するものではない。この例では、各ツールの実行
ホストマシンや必要なメモリ容量等を定義している。T
ool1の実行ホストマシンとしては、Host1又は
Host2が必要であり、2MバイトのDisk容量や
Memory容量が必要である。Tool2の実行ホス
トマシンとしては、Host2又はHost3と、Ho
st4とが必要である。Tool3の実行ホストマシン
としてはいずれのHostでもよい。このような定義に
基づいて、ツールの実行が各マシンに割り当てられる。FIG. 8 is an explanatory diagram showing an example of the definition of CAD tool execution environment information. However, FIG. 6 and FIG.
Does not correspond to. In this example, the execution host machine of each tool, the required memory capacity, etc. are defined. T
Host1 or Host2 is required as an execution host machine of ool1, and Disk capacity and Memory capacity of 2 Mbytes are required. Host2 execution host machines are Host2 or Host3 and Ho.
st4 and are required. Any Host may be used as the host machine for executing Tool3. Based on these definitions, the execution of the tool is assigned to each machine.
【0043】図9は、ツール管理手段42によるデータ
とツールの割り当て結果の一例を示し、この場合は上記
図7に示す回路構成に対応している。この図に示す例で
は、ブロック内P&Rツールとしては、ツールA1とツ
ールA2との2台があり、ブロック間P&Rツールとし
てはツールBがある。そして、ツールA1とツールA2
とは並列的に実行可能であり、これらの2台のツールA
1,A2とツールBとは並列的に実行可能である。その
場合、まず回路subBのレイアウトが終了しないとブ
ロック間P&RツールBによるレイアウト処理ができな
いので、ブロック内P&RツールA2により回路sub
BAと回路subBBのレイアウトを順次行うよう優先
順位を割り当てる一方、同時にブロック内P&Rツール
A1により回路subAや回路subCよりも回路規模
の大きい回路cpuから先にレイアウトを行うよう割り
当てる。そして、回路subBAおよびsubBBのレ
イアウトが終了した時点から、ブロック間ツールP&R
により回路cpuの次に回路規模の大きい回路subB
のレイアウトを行い、同時にブロック内ツールA2で、
残りの回路subAとsubCのうち回路規模の大きい
回路subAのレイアウトを行い、ブロック内P&Rツ
ールA1で回路cpuのレイアウトが終了してから回路
subCのレイアウトを行うよう優先順位を割り当て
る。FIG. 9 shows an example of the result of data and tool allocation by the tool management means 42, and this case corresponds to the circuit configuration shown in FIG. In the example shown in this figure, there are two tools A1 and A2 as the in-block P & R tools, and there is a tool B as the inter-block P & R tools. And tool A1 and tool A2
And can be executed in parallel, and these two tools A
1, A2 and the tool B can be executed in parallel. In that case, the layout process of the inter-block P & R tool B cannot be performed unless the layout of the circuit subB is completed first.
The priority is assigned so that the BA and the circuit subBB are sequentially laid out, and at the same time, the in-block P & R tool A1 is assigned so that the circuit cpu having a larger circuit scale than the circuit subA and the circuit subC is laid out first. Then, from the time when the layout of the circuits subBA and subBB is completed, the inter-block tool P & R
Circuit B that has the next largest circuit size after circuit cpu
Layout with the tool A2 in the block at the same time,
Of the remaining circuits subA and subC, the circuit subA having a larger circuit scale is laid out, and the priority is assigned so that the circuit subC is laid out after the layout of the circuit cpu is completed by the in-block P & R tool A1.
【0044】以上の結果、回路subBのレイアウトが
終了するのは、ブロック間P&RツールBにより回路s
ubBのブロック間のP&Rが終了した時点なので、そ
の後、回路mainのレイアウトが開始される。As a result of the above, the layout of the circuit subB is finished by the inter-block P & R tool B.
Since the P & R between the blocks of ubB is completed, the layout of the circuit main is started thereafter.
【0045】なお、回路データの回路構成からは、全く
独立に設計処理が行える回路に関する情報が抽出され
て、ツール管理で用いられる。例えば、個々のサブ回路
subA、subB、subCの機能設計から論理設計
までの処理は、全く独立に行っても構わない場合があ
る。その時には、回路subBの機能設計の終了を待た
ずに回路subCの論理設計を行えることになる。Information about a circuit that can be completely designed is extracted from the circuit configuration of the circuit data and used for tool management. For example, in some cases, the processes from the functional design to the logical design of the individual sub-circuits subA, subB, and subC may be performed independently. At that time, the logic design of the circuit subC can be performed without waiting for the end of the functional design of the circuit subB.
【0046】例えば、レイアウト設計の設計環境の決定
は、論理データ生成の後で、その回路規模を考慮して行
うというような場合がある。従って、設計工程のクリテ
ィカルパスを延ばさずに効率的に設計できるという利点
がある。For example, the design environment for the layout design may be determined in consideration of the circuit scale after the logical data is generated. Therefore, there is an advantage that the design can be efficiently performed without extending the critical path.
【0047】[0047]
【発明の効果】本発明によれば、LSI設計等の設計作
業における煩雑なCADツールの実行を自動化するにあ
たり、整合性のとれたCADツールの管理が行える。特
に、設計作業の並列化が実現でき、グループによる協調
設計も可能となる。また、実行マシンの自動選択によ
り、マシン負荷を考慮して、実行ホストマシンを割り当
てるので、効率的かつ安定した設計環境が提供できる。
そのため、計算機を用いたLSI設計において、設計工
数およびコストが削減する等の効果がある。According to the present invention, in automating the complicated CAD tool execution in the design work such as LSI design, it is possible to manage the CAD tool with consistency. In particular, parallelization of design work can be realized, and collaborative design by groups is also possible. In addition, since the execution host machine is assigned by automatically selecting the execution machine in consideration of the machine load, an efficient and stable design environment can be provided.
Therefore, in the LSI design using a computer, there are effects such as reduction of design man-hours and cost.
【図1】本発明の実施例に係る回路の自動設計システム
の基本的な構成を概念的に示したブロック図である。FIG. 1 is a block diagram conceptually showing the basic structure of an automatic circuit design system according to an embodiment of the present invention.
【図2】本発明の実施例に係る自動設計システムのハー
ドウェア構成を示すブロック図である。FIG. 2 is a block diagram showing a hardware configuration of an automatic design system according to an embodiment of the present invention.
【図3】ツール実行手段におけるCADツール実行処理
の流れの例を示すフロ―チャ―ト図である。FIG. 3 is a flowchart showing an example of the flow of CAD tool execution processing in the tool execution means.
【図4】ツール実行手段におけるCADツールと回路デ
ータの流れの一例を示す説明図である。FIG. 4 is an explanatory diagram showing an example of a flow of a CAD tool and circuit data in a tool executing means.
【図5】ツール管理手段におけるツール管理方法の処理
の基本的な流れを示すフロ―チャ―ト図である。FIG. 5 is a flowchart showing a basic flow of processing of a tool management method in the tool management means.
【図6】CADツール間の実行依存関係情報の定義例を
示す説明図である。FIG. 6 is an explanatory diagram showing a definition example of execution dependency relationship information between CAD tools.
【図7】設計対象回路の回路構成情報の例を示した説明
図である。FIG. 7 is an explanatory diagram showing an example of circuit configuration information of a circuit to be designed.
【図8】CADツールの実行環境情報の定義例を示す説
明図である。FIG. 8 is an explanatory diagram showing a definition example of CAD tool execution environment information.
【図9】ツール管理手段によるツールおよびデータの割
り当て結果を示す説明図である。FIG. 9 is an explanatory diagram showing a result of tool and data allocation by the tool management means.
1 入力部 2 出力部 3 記憶部 4 処理部 31 回路データ記憶手段 32 ツール記憶手段 33 実行依存関係情報記憶手段 34 実行環境情報記憶手段 41 ツール実行手段 42 ツール管理手段 43 データ管理手段 44 ユーザインタフェース 1 Input Unit 2 Output Unit 3 Storage Unit 4 Processing Unit 31 Circuit Data Storage Means 32 Tool Storage Means 33 Execution Dependency Information Storage Means 34 Execution Environment Information Storage Means 41 Tool Execution Means 42 Tool Management Means 43 Data Management Means 44 User Interface
Claims (7)
タに対して、複数のCADツールを適用させて回路の設
計を行う際のCADツール管理方法であって、 上記複数のCADツール実行の処理順序に優先順位付け
を行う処理ツール順位付け過程と、 上記回路のデータの構成に基づき、回路データの処理順
序に優先順位付けを行う処理データ順位付け過程と、 上記各過程で得られたCADツールの優先順位およびデ
ータの優先順位からCADツールおよび回路データの割
り当てを行いCADツールの実行を指示する処理割り当
て過程とを有することを特徴とするCADツール管理方
法。1. A CAD tool management method for designing a circuit by applying a plurality of CAD tools to circuit data relating to a plurality of inputted circuits, wherein the processing order of the plurality of CAD tool executions Processing tool prioritizing process, a processing data prioritizing process for prioritizing the processing order of the circuit data based on the configuration of the circuit data, and the CAD tool obtained in each of the above processes. A CAD tool management method, comprising: a process allocation process for allocating a CAD tool and circuit data based on a priority order and a data priority order and instructing execution of the CAD tool.
おいて、 上記処理ツール順位付け過程では、 予め定義したCADツール間の実行依存関係に関する情
報に応じて、CADツールの優先順位付けを行うことを
特徴とするCADツール管理方法。2. The CAD tool management method according to claim 1, wherein in the processing tool prioritizing process, prioritization of the CAD tools is performed in accordance with information on execution dependency relationships between the CAD tools defined in advance. Characteristic CAD tool management method.
方法において、 上記処理割り当て過程では、 予め定義したCADツールの実行マシンに関する実行環
境情報に応じて、CADツールの実行マシンを決定する
ことを特徴とするCADツール管理方法。3. The CAD tool management method according to claim 1, wherein in the process allocation step, the execution machine of the CAD tool is determined according to execution environment information regarding a predefined execution machine of the CAD tool. Characteristic CAD tool management method.
管理方法において、 上記処理データ順位付け過程では、 上記回路データ内に含まれる情報から得られる回路規模
を回路データの処理の優先順位付けの指標とすることを
特徴とするCADツール管理方法。4. The CAD tool management method according to claim 1, 2 or 3, wherein in the processing data ranking step, the circuit scale obtained from the information included in the circuit data is prioritized for processing the circuit data. A CAD tool management method characterized in that
ール管理方法において、 上記処理データ順位付け過程では、 上記回路データに適用するCADツールに対して、上記
処理ツール順位付け過程で付けられたCADツールの優
先順位を優先順位付けの1つの指標とすることを特徴と
するCADツール管理方法。5. The CAD tool management method according to claim 1, 2, 3 or 4, wherein in the processing data ranking step, a CAD tool applied to the circuit data is attached in the processing tool ranking step. A CAD tool management method, characterized in that the priority order of the created CAD tools is used as one index for prioritization.
路の設計を行うように構成された回路の自動設計システ
ムにおいて、 上記複数の回路に関する複数の回路データの信号および
該各回路データに対する設計処理命令の信号を入力する
入力部と、 上記複数の回路データに関する情報を格納するための回
路データ記憶手段と複数のCADツールに関する情報を
格納するためのツール記憶手段とを有する記憶部と、 上記入力部からの信号を受け上記記憶部に記憶される情
報に基づきCADツールの実行を行うツール実行手段を
有する処理部と、 該処理部で処理された結果の回路データを出力する出力
部とを備えるとともに、 上記記憶部には、予め定義されたCADツール間の実行
依存関係に関する情報を記憶する実行依存関係情報記憶
手段と、予め定義されたCADツールの実行環境に関す
る情報を記憶する実行環境情報記憶手段とが配設され、 上記処理部には、上記実行依存関係情報,上記実行環境
情報及び上記回路データ記憶手段に格納された回路デー
タの構成に関する情報から、CADツールの適用順序、
実行環境を決定し、上記ツール実行手段に指示するツー
ル管理手段が配設されていることを特徴とする回路の自
動設計システム。6. An automatic circuit design system configured to apply a plurality of CAD tools to design a plurality of circuits, wherein signals of a plurality of circuit data relating to the plurality of circuits and designs for the respective circuit data are provided. A storage unit having an input unit for inputting a signal of a processing instruction, a circuit data storage unit for storing information on the plurality of circuit data, and a tool storage unit for storing information on a plurality of CAD tools; A processing unit having a tool executing means for receiving a signal from the input unit and executing the CAD tool based on the information stored in the storage unit; and an output unit for outputting circuit data resulting from the processing by the processing unit. In addition to the above, the storage unit includes execution dependency relationship information storage means for storing information on execution dependency relationships between CAD tools defined in advance. Execution environment information storage means for storing information on the execution environment of the CAD tool defined in advance is provided, and the processing section stores the execution dependency information, the execution environment information, and the circuit data storage means. From the information about the structure of the circuit data,
An automatic circuit design system, characterized in that a tool management means for determining an execution environment and instructing the tool execution means is provided.
において、 上記処理部には、上記回路データ記憶手段に格納された
回路データの版数管理と、上記ツール実行手段の処理に
必要な回路データの保持とを行うデータ管理手段を備え
たことを特徴とする回路の自動設計システム。7. The automatic circuit design system according to claim 6, wherein the processing unit includes a circuit required for version number management of the circuit data stored in the circuit data storage unit and processing of the tool execution unit. An automatic circuit design system comprising a data management means for holding data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6229632A JPH0896018A (en) | 1994-09-26 | 1994-09-26 | CAD tool management method and automatic circuit design system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6229632A JPH0896018A (en) | 1994-09-26 | 1994-09-26 | CAD tool management method and automatic circuit design system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0896018A true JPH0896018A (en) | 1996-04-12 |
Family
ID=16895245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6229632A Withdrawn JPH0896018A (en) | 1994-09-26 | 1994-09-26 | CAD tool management method and automatic circuit design system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0896018A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012203441A (en) * | 2011-03-23 | 2012-10-22 | Nec Corp | Building design support device and building design support method |
| US8566758B2 (en) | 2006-10-27 | 2013-10-22 | Fujitsu Limited | Data dependency managing apparatus, design data dependency managing method and program |
| US8677367B2 (en) | 2009-03-31 | 2014-03-18 | Mitsubishi Electric Corporation | Execution order decision device |
| KR102917332B1 (en) * | 2025-05-16 | 2026-01-23 | 서클주식회사 | Integrated circuit design platform and system |
-
1994
- 1994-09-26 JP JP6229632A patent/JPH0896018A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8566758B2 (en) | 2006-10-27 | 2013-10-22 | Fujitsu Limited | Data dependency managing apparatus, design data dependency managing method and program |
| US8677367B2 (en) | 2009-03-31 | 2014-03-18 | Mitsubishi Electric Corporation | Execution order decision device |
| JP2012203441A (en) * | 2011-03-23 | 2012-10-22 | Nec Corp | Building design support device and building design support method |
| KR102917332B1 (en) * | 2025-05-16 | 2026-01-23 | 서클주식회사 | Integrated circuit design platform and system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6574788B1 (en) | Method and system for automatically generating low level program commands as dependency graphs from high level physical design stages | |
| US6757882B2 (en) | Self-describing IP package for enhanced platform based SOC design | |
| KR100745959B1 (en) | Program recording medium recording the development method of the integrated circuit and the development method of the integrated circuit | |
| US6026226A (en) | Local compilation in context within a design hierarchy | |
| NL192892C (en) | Computer-aided system for integrated circuit design. | |
| US20030009730A1 (en) | Enhanced platform based SOC design including exended peripheral selection and automated IP customization facilitation | |
| WO2007081594A2 (en) | Non-graphical model dependencies in graphical modeling environments | |
| WO1990011569A1 (en) | Computer-aided engineering | |
| JP4994393B2 (en) | System and method for generating multiple models at different levels of abstraction from a single master model | |
| US5912819A (en) | Method for designing an architectural system | |
| US8245163B1 (en) | Partial compilation of circuit design with new software version to obtain a complete compiled design | |
| JP3899104B2 (en) | System development method and data processing system | |
| CN118394176B (en) | Python-based clock network automatic generation method and device | |
| JP2002140379A (en) | High-level synthesis method and high-level synthesis apparatus | |
| JP2010257164A (en) | Design method and program for semiconductor integrated circuit device | |
| Riccobene et al. | Designing a unified process for embedded systems | |
| US20090241075A1 (en) | Test chip validation and development system | |
| CN120805811A (en) | Standardized design method for heterogeneous integrated core particle system | |
| JPH0896018A (en) | CAD tool management method and automatic circuit design system | |
| Peñil et al. | Automatic synthesis from UML/MARTE models using channel semantics | |
| US20070271080A1 (en) | Model generation method for software/hardware collaboration design | |
| US20040143813A1 (en) | System development supporting apparatus, system development supporting method, and computer-readable recorded medium | |
| US8024681B2 (en) | Hierarchical HDL processing method and non-transitory computer-readable storage medium | |
| JP2002230063A (en) | Apparatus, method and program for interrupt structure localization | |
| Gerstlauer et al. | System-on-chip specification style guide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |