JPH0896018A - Ｃａｄツール管理方法および回路の自動設計システム - Google Patents
Ｃａｄツール管理方法および回路の自動設計システムInfo
- Publication number
- JPH0896018A JPH0896018A JP6229632A JP22963294A JPH0896018A JP H0896018 A JPH0896018 A JP H0896018A JP 6229632 A JP6229632 A JP 6229632A JP 22963294 A JP22963294 A JP 22963294A JP H0896018 A JPH0896018 A JP H0896018A
- Authority
- JP
- Japan
- Prior art keywords
- tool
- execution
- cad
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 複数のＣＡＤツールを適用するＬＳＩ等の設
計において、ツール間の整合性を保証し、かつ効率的な
ツール実行が行える設計環境を実現する自動設計システ
ムとツール管理方法を提供する。 【構成】 自動設計システムは、入力部１から入力され
るデータを処理部４で処理した後出力部１から出力デー
タに変換して出力するように構成されている。ツール管
理手段４２は、処理命令に対して、記憶部３に記憶され
ている予め定義された実行依存関係情報や実行環境情
報、あるいはデータ依存関係情報に基づき、ツールの実
行順序や実行環境を決定して、各ツールの起動を促す。
これにより、整合性のとれたツール管理、設計作業の並
列化、グループによる協調設計も可能となる。また、実
行マシンの自動選択により、マシン負荷等を考慮して実
行マシンを割り当てるので、効率的かつ安定した設計環
境が提供できる。
計において、ツール間の整合性を保証し、かつ効率的な
ツール実行が行える設計環境を実現する自動設計システ
ムとツール管理方法を提供する。 【構成】 自動設計システムは、入力部１から入力され
るデータを処理部４で処理した後出力部１から出力デー
タに変換して出力するように構成されている。ツール管
理手段４２は、処理命令に対して、記憶部３に記憶され
ている予め定義された実行依存関係情報や実行環境情
報、あるいはデータ依存関係情報に基づき、ツールの実
行順序や実行環境を決定して、各ツールの起動を促す。
これにより、整合性のとれたツール管理、設計作業の並
列化、グループによる協調設計も可能となる。また、実
行マシンの自動選択により、マシン負荷等を考慮して実
行マシンを割り当てるので、効率的かつ安定した設計環
境が提供できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ等の回路の自動
設計システムに係り、特に複数のＣＡＤツールを順に適
用させてＬＳＩ設計を行う回路の自動設計システムおよ
びＣＡＤツールの管理方法に関するものである。
設計システムに係り、特に複数のＣＡＤツールを順に適
用させてＬＳＩ設計を行う回路の自動設計システムおよ
びＣＡＤツールの管理方法に関するものである。
【０００２】
【従来の技術】最近のＬＳＩの設計作業においては、Ｅ
ＷＳの普及やＣＡＤツール等のソフトの充実により、設
計自動化が徐々に進めれている。特にＡＳＩＣと呼ばれ
る分野では、機能設計から論理設計、レイアウト設計ま
でをトップダウンで設計する手法が一般的になってきて
いる。すなわち、機能記述言語で機能設計を行い、機能
検証ツールを用いてそれを検証し、その結果が正しけれ
ば、論理合成ツールを用いて論理設計する。その後、タ
イミング解析ツールでタイミングの検証を行い、レイア
ウト設計は、Ｐ＆Ｒ（配置配線）ツールを用いて自動配
置配線するという手法である。
ＷＳの普及やＣＡＤツール等のソフトの充実により、設
計自動化が徐々に進めれている。特にＡＳＩＣと呼ばれ
る分野では、機能設計から論理設計、レイアウト設計ま
でをトップダウンで設計する手法が一般的になってきて
いる。すなわち、機能記述言語で機能設計を行い、機能
検証ツールを用いてそれを検証し、その結果が正しけれ
ば、論理合成ツールを用いて論理設計する。その後、タ
イミング解析ツールでタイミングの検証を行い、レイア
ウト設計は、Ｐ＆Ｒ（配置配線）ツールを用いて自動配
置配線するという手法である。
【０００３】一方、より高性能なＬＳＩを設計する現場
では、必ずしもこのトップダウン設計に則った設計が行
われるわけではなく、その際の設計データはもっと複雑
であり、設計データに適用されるＣＡＤツールも多種多
様である。そのため、設計者は多数のＣＡＤツールを使
いこなしながら、相互に関連した多量の設計データを管
理する必要があり、設計者の負担が大きく、また誤りも
入りやすい等の問題があった。
では、必ずしもこのトップダウン設計に則った設計が行
われるわけではなく、その際の設計データはもっと複雑
であり、設計データに適用されるＣＡＤツールも多種多
様である。そのため、設計者は多数のＣＡＤツールを使
いこなしながら、相互に関連した多量の設計データを管
理する必要があり、設計者の負担が大きく、また誤りも
入りやすい等の問題があった。
【０００４】この問題を解決するために、ＣＡＤフレー
ムワークが提唱されているが、現状では、ＣＡＤフレー
ムワークやその上に構築されたシステムも発展途上であ
り、前述のような問題が十分解決されているわけではな
い。また、設計作業において発生するデータ以外の様々
な設計情報の理解や管理等を含む、ＬＳＩ設計の特質や
種々の設計データとの関係を踏まえた設計支援システム
とはなっていない。
ムワークが提唱されているが、現状では、ＣＡＤフレー
ムワークやその上に構築されたシステムも発展途上であ
り、前述のような問題が十分解決されているわけではな
い。また、設計作業において発生するデータ以外の様々
な設計情報の理解や管理等を含む、ＬＳＩ設計の特質や
種々の設計データとの関係を踏まえた設計支援システム
とはなっていない。
【０００５】これらの問題を解決するための技術とし
て、例えば、設計自動化研究会６６−６（１９９３ ４
１〜４８頁）に開示されるＬＳＩ協調設計支援システム
がある。この技術は、前述のような設計者の負担が大き
く誤りが発生しやすいという問題が、ＬＳＩ設計過程が
複数の設計者の協調を必要とするグループワークである
ことに起因している点に着目し、設計のプロセスとプロ
ダクトを予め定義し、それにしたがって設計を進めるよ
うにしたものであり、ＬＳＩ設計過程のモデルとＣＡＤ
フレームワーク上に構築した支援システムに関するもの
である。
て、例えば、設計自動化研究会６６−６（１９９３ ４
１〜４８頁）に開示されるＬＳＩ協調設計支援システム
がある。この技術は、前述のような設計者の負担が大き
く誤りが発生しやすいという問題が、ＬＳＩ設計過程が
複数の設計者の協調を必要とするグループワークである
ことに起因している点に着目し、設計のプロセスとプロ
ダクトを予め定義し、それにしたがって設計を進めるよ
うにしたものであり、ＬＳＩ設計過程のモデルとＣＡＤ
フレームワーク上に構築した支援システムに関するもの
である。
【０００６】
【発明が解決しようとする課題】しかし、上記従来技術
は、ＡＳＩＣのＬＳＩ設計過程を比較的単純にモデル化
し、その設計過程を効率的に管理するための設計支援シ
ステムにすぎず、よりデータ構造が複雑でＣＡＤツール
実行の整合性の取りにくい、カスタムＬＳＩ等の設計を
行う場合には適用できない憾みがあった。また、実際の
設計においては、ツールに依存した煩わしいデータ変換
等を伴うが、設計者をこの煩わしさから解放することに
ついては何も手段が講じられておらず、さらに、この技
術は実行マシンの環境その他のＬＳＩ設計作業自体には
直接関わるものではないという問題もあった。
は、ＡＳＩＣのＬＳＩ設計過程を比較的単純にモデル化
し、その設計過程を効率的に管理するための設計支援シ
ステムにすぎず、よりデータ構造が複雑でＣＡＤツール
実行の整合性の取りにくい、カスタムＬＳＩ等の設計を
行う場合には適用できない憾みがあった。また、実際の
設計においては、ツールに依存した煩わしいデータ変換
等を伴うが、設計者をこの煩わしさから解放することに
ついては何も手段が講じられておらず、さらに、この技
術は実行マシンの環境その他のＬＳＩ設計作業自体には
直接関わるものではないという問題もあった。
【０００７】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、複数のＣＡＤツールを適用させて設
計を行うＬＳＩ等の設計において、一連のＣＡＤツール
の操作手順を自動化し、ツール実行の整合性を保証し、
かつ効率的で安定したツール実行が行える設計環境を実
現する回路の自動設計システムおよびＣＡＤツールの管
理方法を提供することにある。
あり、その目的は、複数のＣＡＤツールを適用させて設
計を行うＬＳＩ等の設計において、一連のＣＡＤツール
の操作手順を自動化し、ツール実行の整合性を保証し、
かつ効率的で安定したツール実行が行える設計環境を実
現する回路の自動設計システムおよびＣＡＤツールの管
理方法を提供することにある。
【０００８】
【課題を解決するための手段】以上目的を達成するため
に、具体的に請求項１の発明の講じた手段は、入力され
た複数の回路に関する回路データに対して、複数のＣＡ
Ｄツールを適用させて回路の設計を行う際のＣＡＤツー
ル管理方法として、上記複数のＣＡＤツール実行の処理
順序に優先順位付けを行う処理ツール順位付け過程と、
上記回路のデータの構成に基づき、回路データの処理順
序に優先順位付けを行う処理データ順位付け過程と、上
記各過程で得られたＣＡＤツールの優先順位およびデー
タの優先順位からＣＡＤツールおよび回路データの割り
当てを行いＣＡＤツールの実行を指示する処理割り当て
過程とを設ける方法である。
に、具体的に請求項１の発明の講じた手段は、入力され
た複数の回路に関する回路データに対して、複数のＣＡ
Ｄツールを適用させて回路の設計を行う際のＣＡＤツー
ル管理方法として、上記複数のＣＡＤツール実行の処理
順序に優先順位付けを行う処理ツール順位付け過程と、
上記回路のデータの構成に基づき、回路データの処理順
序に優先順位付けを行う処理データ順位付け過程と、上
記各過程で得られたＣＡＤツールの優先順位およびデー
タの優先順位からＣＡＤツールおよび回路データの割り
当てを行いＣＡＤツールの実行を指示する処理割り当て
過程とを設ける方法である。
【０００９】請求項２の発明の講じた手段は、請求項１
記載のＣＡＤツール管理方法において、上記処理ツール
順位付け過程では、予め定義したＣＡＤツール間の実行
依存関係に関する情報に応じて、ＣＡＤツールの優先順
位付けを行う方法である。
記載のＣＡＤツール管理方法において、上記処理ツール
順位付け過程では、予め定義したＣＡＤツール間の実行
依存関係に関する情報に応じて、ＣＡＤツールの優先順
位付けを行う方法である。
【００１０】請求項３の発明の講じた手段は、請求項１
又は２記載のＣＡＤツール管理方法において、上記処理
割り当て過程では、予め定義したＣＡＤツールの実行マ
シンに関する実行環境情報に応じて、ＣＡＤツールの実
行マシンを決定する方法である。
又は２記載のＣＡＤツール管理方法において、上記処理
割り当て過程では、予め定義したＣＡＤツールの実行マ
シンに関する実行環境情報に応じて、ＣＡＤツールの実
行マシンを決定する方法である。
【００１１】請求項４の発明の講じた手段は、請求項
１，２又は３記載のＣＡＤツール管理方法において、上
記処理データ順位付け過程では、上記回路データ内に含
まれる情報から得られる回路規模を回路データの処理の
優先順位付けの指標とする方法である。
１，２又は３記載のＣＡＤツール管理方法において、上
記処理データ順位付け過程では、上記回路データ内に含
まれる情報から得られる回路規模を回路データの処理の
優先順位付けの指標とする方法である。
【００１２】請求項５の発明の講じた手段は、請求項
１，２，３又は４記載のＣＡＤツール管理方法におい
て、上記処理データ順位付け過程では、上記回路データ
に適用するＣＡＤツールに対して、上記処理ツール順位
付け過程で付けられたＣＡＤツールの優先順位を優先順
位付けの１つの指標とする方法である。
１，２，３又は４記載のＣＡＤツール管理方法におい
て、上記処理データ順位付け過程では、上記回路データ
に適用するＣＡＤツールに対して、上記処理ツール順位
付け過程で付けられたＣＡＤツールの優先順位を優先順
位付けの１つの指標とする方法である。
【００１３】請求項６の発明の講じた手段は、複数のＣ
ＡＤツールを適用して複数の回路の設計を行うように構
成された回路の自動設計システムにおいて、上記複数の
回路に関する複数の回路データの信号および該各回路デ
ータに対する設計処理命令の信号を入力する入力部と、
上記複数の回路データに関する情報を格納するための回
路データ記憶手段と複数のＣＡＤツールに関する情報を
格納するためのツール記憶手段とを有する記憶部と、上
記入力部からの信号を受け上記記憶部に記憶される情報
に基づきＣＡＤツールの実行を行うツール実行手段を有
する処理部と、該処理部で処理された結果の回路データ
を出力する出力部とを設ける。そして、上記記憶部に、
予め定義されたＣＡＤツール間の実行依存関係に関する
情報を記憶する実行依存関係情報記憶手段と、予め定義
されたＣＡＤツールの実行環境に関する情報を記憶する
実行環境情報記憶手段とを設け、上記処理部に、上記実
行依存関係情報，上記実行環境情報及び上記回路データ
記憶手段に格納された回路データの構成に関する情報か
ら、ＣＡＤツールの適用順序、実行環境を決定し、上記
ツール実行手段に指示するツール管理手段を設ける構成
としたものである。
ＡＤツールを適用して複数の回路の設計を行うように構
成された回路の自動設計システムにおいて、上記複数の
回路に関する複数の回路データの信号および該各回路デ
ータに対する設計処理命令の信号を入力する入力部と、
上記複数の回路データに関する情報を格納するための回
路データ記憶手段と複数のＣＡＤツールに関する情報を
格納するためのツール記憶手段とを有する記憶部と、上
記入力部からの信号を受け上記記憶部に記憶される情報
に基づきＣＡＤツールの実行を行うツール実行手段を有
する処理部と、該処理部で処理された結果の回路データ
を出力する出力部とを設ける。そして、上記記憶部に、
予め定義されたＣＡＤツール間の実行依存関係に関する
情報を記憶する実行依存関係情報記憶手段と、予め定義
されたＣＡＤツールの実行環境に関する情報を記憶する
実行環境情報記憶手段とを設け、上記処理部に、上記実
行依存関係情報，上記実行環境情報及び上記回路データ
記憶手段に格納された回路データの構成に関する情報か
ら、ＣＡＤツールの適用順序、実行環境を決定し、上記
ツール実行手段に指示するツール管理手段を設ける構成
としたものである。
【００１４】請求項７の発明の講じた手段は、請求項６
記載の回路の自動設計システムにおいて、上記処理部
に、上記回路データ記憶手段に格納された回路データの
版数管理と、上記ツール実行手段の処理に必要な回路デ
ータの保持とを行うデータ管理手段を設けたものであ
る。
記載の回路の自動設計システムにおいて、上記処理部
に、上記回路データ記憶手段に格納された回路データの
版数管理と、上記ツール実行手段の処理に必要な回路デ
ータの保持とを行うデータ管理手段を設けたものであ
る。
【００１５】
【作用】以上の方法またはシステムにより、各請求項の
発明では、以下の作用が得られる。
発明では、以下の作用が得られる。
【００１６】請求項１の発明では、データ構造が複雑で
ＣＡＤツール実行の整合性の採りにくい場合にも、レイ
アウトのやり直し等の繁雑さを招くことなく、整合性の
とれた回路の設計が行われることになる。
ＣＡＤツール実行の整合性の採りにくい場合にも、レイ
アウトのやり直し等の繁雑さを招くことなく、整合性の
とれた回路の設計が行われることになる。
【００１７】請求項２の発明では、予め定義したＣＡＤ
ツール間の実行依存関係に関する情報に基づいて付けら
れた優先順位に基づいてＣＡＤツールが使用されるの
で、独立した回路に対する同じ作業工程の並列処理や、
同じ回路においても並列的に処理を行える設計工程の抽
出等、設計作業の並列化が可能となる。
ツール間の実行依存関係に関する情報に基づいて付けら
れた優先順位に基づいてＣＡＤツールが使用されるの
で、独立した回路に対する同じ作業工程の並列処理や、
同じ回路においても並列的に処理を行える設計工程の抽
出等、設計作業の並列化が可能となる。
【００１８】請求項３の発明では、ＣＡＤツールの実行
マシンの記憶容量，処理速度等を考慮して回路データお
よびＣＡＤツールの処理割り当てが行われるので、複数
のＣＡＤツールを使用して並列処理を行う際に、回路の
設計が極めて効率よくしかも安定した状態で行われる。
マシンの記憶容量，処理速度等を考慮して回路データお
よびＣＡＤツールの処理割り当てが行われるので、複数
のＣＡＤツールを使用して並列処理を行う際に、回路の
設計が極めて効率よくしかも安定した状態で行われる。
【００１９】請求項４の発明では、処理データの順位付
けの際、各回路の回路規模が優先順位付けの指標となる
ので、並列処理を行う場合、設計の完了に必要な期間を
最短化することが可能となる。
けの際、各回路の回路規模が優先順位付けの指標となる
ので、並列処理を行う場合、設計の完了に必要な期間を
最短化することが可能となる。
【００２０】請求項５の発明では、回路データの優先順
位がＣＡＤツールの優先順位を考慮して定められるの
で、各ＣＡＤツールと各回路の適合性を無視したような
優先順位の設定が防止され、回路設計全体の整合性が特
に良好になる。
位がＣＡＤツールの優先順位を考慮して定められるの
で、各ＣＡＤツールと各回路の適合性を無視したような
優先順位の設定が防止され、回路設計全体の整合性が特
に良好になる。
【００２１】請求項６の発明では、ＣＡＤツール間の実
行依存関係情報および回路データ依存関係情報とからツ
ールの実行順序が決定されるので、独立した回路に対す
る同じ作業工程の並列処理や、同じ回路においても並列
的に処理を行える設計工程の抽出等、設計作業の並列化
が可能となる。また、ＣＡＤツールの実行環境情報を用
いて、マシン負荷を考慮して実行マシンが自動的に割り
当てられるので、効率的かつ安定したＬＳＩの設計環境
が得られる。
行依存関係情報および回路データ依存関係情報とからツ
ールの実行順序が決定されるので、独立した回路に対す
る同じ作業工程の並列処理や、同じ回路においても並列
的に処理を行える設計工程の抽出等、設計作業の並列化
が可能となる。また、ＣＡＤツールの実行環境情報を用
いて、マシン負荷を考慮して実行マシンが自動的に割り
当てられるので、効率的かつ安定したＬＳＩの設計環境
が得られる。
【００２２】請求項７の発明では、データ管理手段によ
り、回路データの版数が管理され、ツール実行手段の処
理に必要な回路データが保持されることで、回路の自動
設計の円滑な作業が行われる。
り、回路データの版数が管理され、ツール実行手段の処
理に必要な回路データが保持されることで、回路の自動
設計の円滑な作業が行われる。
【００２３】
【実施例】以下、本発明による回路の自動設計システム
およびＣＡＤツールの管理方法に関する実施例につい
て、図面を参照しながら詳細に説明する。
およびＣＡＤツールの管理方法に関する実施例につい
て、図面を参照しながら詳細に説明する。
【００２４】まず、回路の自動設計システムについて説
明する。図１は、実施例に係る回路の自動設計システム
の基本的な構成を概念的に示したブロック図である。
明する。図１は、実施例に係る回路の自動設計システム
の基本的な構成を概念的に示したブロック図である。
【００２５】入力部１は、このシステムを用いて設計し
ようとする回路データを入力するための入力手段を備え
ている。出力部２は、この自動設計システムで設計され
た結果の回路データを外部の装置に出力するものであ
る。記憶部３は、入力部１より入力された回路データの
情報と出力部２より出力される処理後の回路データの情
報およびその回路データとして出力するまでの処理過程
中の回路データを記憶する回路データ記憶手段３１と、
回路の設計を行うために使用するＣＡＤツールの実行モ
ジュール等を格納したツール記憶手段３２と、ＣＡＤツ
ール間の実行依存関係情報を格納した実行依存関係記憶
手段３３と、ツールを実行するホストマシン等に関する
情報を格納した実行環境情報記憶手段３４とを備えてい
る。ここで、回路データ記憶手段３１に格納される回路
データとしては、ハードウェア記述言語と呼ばれる機能
記述データや論理レベルのネットリストや論理回路図、
レイアウトレベルのスケマティックデータ等がある。ま
た、ツール記憶手段に記憶されるＣＡＤツールとして
は、機能検証ツール、論理合成ツール、論理図エディ
タ、論理検証ツール、タイミング解析ツール、論理検証
ツール、レイアウトエディタ、Ｐ＆Ｒツール、レイアウ
ト検証ツール、回路検証ツールや、機能設計やテストプ
ログラム設計のためのテキストエディタ等がある。
ようとする回路データを入力するための入力手段を備え
ている。出力部２は、この自動設計システムで設計され
た結果の回路データを外部の装置に出力するものであ
る。記憶部３は、入力部１より入力された回路データの
情報と出力部２より出力される処理後の回路データの情
報およびその回路データとして出力するまでの処理過程
中の回路データを記憶する回路データ記憶手段３１と、
回路の設計を行うために使用するＣＡＤツールの実行モ
ジュール等を格納したツール記憶手段３２と、ＣＡＤツ
ール間の実行依存関係情報を格納した実行依存関係記憶
手段３３と、ツールを実行するホストマシン等に関する
情報を格納した実行環境情報記憶手段３４とを備えてい
る。ここで、回路データ記憶手段３１に格納される回路
データとしては、ハードウェア記述言語と呼ばれる機能
記述データや論理レベルのネットリストや論理回路図、
レイアウトレベルのスケマティックデータ等がある。ま
た、ツール記憶手段に記憶されるＣＡＤツールとして
は、機能検証ツール、論理合成ツール、論理図エディ
タ、論理検証ツール、タイミング解析ツール、論理検証
ツール、レイアウトエディタ、Ｐ＆Ｒツール、レイアウ
ト検証ツール、回路検証ツールや、機能設計やテストプ
ログラム設計のためのテキストエディタ等がある。
【００２６】また、上記処理部４には、ツール実行手段
４１と、ツール管理手段４２と、データ管理手段４３
と、ユーザインタフェース４４とが配置されている。上
記ツール実行手段４１は、記憶部３内のツール記憶手段
３２に格納された複数のＣＡＤツールを実行させるもの
である。上記ツール管理手段４２は、入力部１より入力
された回路データへの設計処理命令に対して、回路デー
タ記憶手段３１に格納されている回路データに関する情
報と、ツール記憶手段３２に格納されている個々のＣＡ
Ｄツールに関する情報と、実行依存関係情報記憶手段３
３に格納されている各ＣＡＤツール間の実行依存関係に
関する情報と、実行環境情報記憶手段３４に格納されて
いるホストマシン等に関する情報とに基づいて、ＣＡＤ
ツール実行の順序および環境を決定し、ツール実行手段
４１に処理実行命令を送るものである。上記データ管理
手段４３は、回路データ記憶手段３１に格納された回路
データの中からツール実行に必要な回路データを取り出
して保持し、さらに、回路データ版数管理等を行うもの
である。ユーザインタフェース４４は、データや処理命
令の入出力のための共通のものである。
４１と、ツール管理手段４２と、データ管理手段４３
と、ユーザインタフェース４４とが配置されている。上
記ツール実行手段４１は、記憶部３内のツール記憶手段
３２に格納された複数のＣＡＤツールを実行させるもの
である。上記ツール管理手段４２は、入力部１より入力
された回路データへの設計処理命令に対して、回路デー
タ記憶手段３１に格納されている回路データに関する情
報と、ツール記憶手段３２に格納されている個々のＣＡ
Ｄツールに関する情報と、実行依存関係情報記憶手段３
３に格納されている各ＣＡＤツール間の実行依存関係に
関する情報と、実行環境情報記憶手段３４に格納されて
いるホストマシン等に関する情報とに基づいて、ＣＡＤ
ツール実行の順序および環境を決定し、ツール実行手段
４１に処理実行命令を送るものである。上記データ管理
手段４３は、回路データ記憶手段３１に格納された回路
データの中からツール実行に必要な回路データを取り出
して保持し、さらに、回路データ版数管理等を行うもの
である。ユーザインタフェース４４は、データや処理命
令の入出力のための共通のものである。
【００２７】図２は、実施例における自動設計システム
のハードウェア構成を示すブロック図である。この自動
設計システムには、ローカルマシンであるＨｏｓｔ１
と、リモートマシンであるＨｏｓｔ２，Ｈｏｓｔ３，Ｈ
ｏｓｔ４，…とが配置されており、各マシン間は、ネッ
トワーク１５０により接続されている。上記ローカルマ
シンであるＨｏｓｔ１の内部には、入力装置１１１と、
出力装置１１２と、処理装置１１３と、記憶装置１１４
と、ネットワーク装置１１５とが配設されている。上記
入力装置１１１は、本発明の自動設計システムが入力対
象としている回路データに関する情報と、設計処理命令
の種類、例えば機能検証、論理設計、レイアウト設計等
およびＣＡＤツールの実行に必要なパラメータ等に関す
る情報を与えるための装置である。出力装置１１２は入
力された回路データおよび設計処理命令に対して設計さ
れた結果の回路データおよびツール実行過程の情報等を
出力する装置である。処理装置１１３は、記憶装置１１
４に格納された各種プログラムを実行することによりＣ
ＡＤツールを用いた設計処理を行うものである。ネット
ワーク装置１１５は、処理装置１１３とネットワーク１
５０との間の信号の授受を行うものである。入力装置１
１１としては、スケマティックエントリーシステム、フ
ァイル、テキストエディタ等が用いられる。また、出力
装置１１２としては、グラフィックディスプレイ、プロ
ッター、ファイル等が用いられる。さらに、処理装置１
１３としては、汎用コンピュータ、エンジニアリングワ
ークステーション、パーソナルコンピュータ等が用いら
れる。
のハードウェア構成を示すブロック図である。この自動
設計システムには、ローカルマシンであるＨｏｓｔ１
と、リモートマシンであるＨｏｓｔ２，Ｈｏｓｔ３，Ｈ
ｏｓｔ４，…とが配置されており、各マシン間は、ネッ
トワーク１５０により接続されている。上記ローカルマ
シンであるＨｏｓｔ１の内部には、入力装置１１１と、
出力装置１１２と、処理装置１１３と、記憶装置１１４
と、ネットワーク装置１１５とが配設されている。上記
入力装置１１１は、本発明の自動設計システムが入力対
象としている回路データに関する情報と、設計処理命令
の種類、例えば機能検証、論理設計、レイアウト設計等
およびＣＡＤツールの実行に必要なパラメータ等に関す
る情報を与えるための装置である。出力装置１１２は入
力された回路データおよび設計処理命令に対して設計さ
れた結果の回路データおよびツール実行過程の情報等を
出力する装置である。処理装置１１３は、記憶装置１１
４に格納された各種プログラムを実行することによりＣ
ＡＤツールを用いた設計処理を行うものである。ネット
ワーク装置１１５は、処理装置１１３とネットワーク１
５０との間の信号の授受を行うものである。入力装置１
１１としては、スケマティックエントリーシステム、フ
ァイル、テキストエディタ等が用いられる。また、出力
装置１１２としては、グラフィックディスプレイ、プロ
ッター、ファイル等が用いられる。さらに、処理装置１
１３としては、汎用コンピュータ、エンジニアリングワ
ークステーション、パーソナルコンピュータ等が用いら
れる。
【００２８】一方、リモートマシンであるＨｏｓｔ２，
Ｈｏｓｔ３，Ｈｏｓｔ４には、それぞれＨｏｓｔ１にお
ける機能とほぼ同じ機能を有する処理装置１２３，１３
３，１４３と、記憶装置１２４，１３４，１４４と、ネ
ットワーク装置１２５、１３５、１４５とが配設されて
いるが、入力装置や出力装置は設けられていない。
Ｈｏｓｔ３，Ｈｏｓｔ４には、それぞれＨｏｓｔ１にお
ける機能とほぼ同じ機能を有する処理装置１２３，１３
３，１４３と、記憶装置１２４，１３４，１４４と、ネ
ットワーク装置１２５、１３５、１４５とが配設されて
いるが、入力装置や出力装置は設けられていない。
【００２９】次に、ツール実行手段４１によるＣＡＤツ
ールの実行処理について、図３および図４を参照しなが
ら説明する。
ールの実行処理について、図３および図４を参照しなが
ら説明する。
【００３０】図３は、ツール実行手段４１におけるＣＡ
Ｄツール実行処理の流れの例を示すフロ―チャ―トであ
る。図４は、ツール実行手段４１におけるＣＡＤツール
と回路データの流れの一例を示す説明図である。
Ｄツール実行処理の流れの例を示すフロ―チャ―トであ
る。図４は、ツール実行手段４１におけるＣＡＤツール
と回路データの流れの一例を示す説明図である。
【００３１】まず、図３に示すステップＳＲ１で、機能
設計を行い、ステップＳＲ２で、機能保証を行う。すな
わち、図４に示すように、機能記述データ４０１は、す
でに機能設計が終了され入力部１より入力されたデータ
であり、この機能記述データ４０１は記憶部３に格納さ
れ、データ管理手段４３を介して保持されている。この
機能記述データ４０１に対して、機能検証ツール４１１
の実行により、データの正当性が確認される。
設計を行い、ステップＳＲ２で、機能保証を行う。すな
わち、図４に示すように、機能記述データ４０１は、す
でに機能設計が終了され入力部１より入力されたデータ
であり、この機能記述データ４０１は記憶部３に格納さ
れ、データ管理手段４３を介して保持されている。この
機能記述データ４０１に対して、機能検証ツール４１１
の実行により、データの正当性が確認される。
【００３２】次に、ステップＳＲ３で論理設計を行い、
ステップＳＲ４で論理検証を行う。すなわち、図４に示
すように、機能記述データ４０１に対して論理設計ツー
ル４１２の実行により、論理データ４０２を生成し、こ
れに対しても同様に、論理検証ツール４１３によってデ
ータの正当性を確認する。
ステップＳＲ４で論理検証を行う。すなわち、図４に示
すように、機能記述データ４０１に対して論理設計ツー
ル４１２の実行により、論理データ４０２を生成し、こ
れに対しても同様に、論理検証ツール４１３によってデ
ータの正当性を確認する。
【００３３】そして、ステップＳＲ５でレイアウト設計
を行い、ステップＳＲ６でレイアウト検証を行う。すな
わち、図４に示すように、レイアウト設計ツール４１４
の実行により、レイアウトデータ４０３を生成し、生成
されたデータの正当性をレイアウト検証ツール４１５で
確認し、結果の回路データをデータ管理部４３を通して
出力部２より出力する。
を行い、ステップＳＲ６でレイアウト検証を行う。すな
わち、図４に示すように、レイアウト設計ツール４１４
の実行により、レイアウトデータ４０３を生成し、生成
されたデータの正当性をレイアウト検証ツール４１５で
確認し、結果の回路データをデータ管理部４３を通して
出力部２より出力する。
【００３４】ただし、以上の設計処理の間には、機能設
計をし終わった回路から順に検証するとか、機能検証の
処理１と機能検証の処理２のうちどちらかが終了すれば
論理設計するといった、設計工程の規約がある。また、
機能検証に関しては、ある回路モジュールの機能設計が
終了し、別のあるモジュールの機能検証が終了していれ
ば、機能検証可能であるといったこともある。また、こ
こでツールと言っているものには、ツール間のデータフ
ォーマットの違いなどによるデータ変換処理を処理の前
後に組み込んだツールも含まれる。
計をし終わった回路から順に検証するとか、機能検証の
処理１と機能検証の処理２のうちどちらかが終了すれば
論理設計するといった、設計工程の規約がある。また、
機能検証に関しては、ある回路モジュールの機能設計が
終了し、別のあるモジュールの機能検証が終了していれ
ば、機能検証可能であるといったこともある。また、こ
こでツールと言っているものには、ツール間のデータフ
ォーマットの違いなどによるデータ変換処理を処理の前
後に組み込んだツールも含まれる。
【００３５】次に、ＣＡＤツール管理方法に関する実施
例について、図５−図９を参照しながら説明する。
例について、図５−図９を参照しながら説明する。
【００３６】図５は、ツール管理手段４２におけるツー
ル管理方法の処理手順を示すフロ―チャ―トである。ま
ず、図５に示すステップＳＴ１では、入力部１より入力
された回路データおよび設計処理命令に対して、その設
計処理に必要な設計処理フローに含まれるＣＡＤツール
を抽出し、図６に示すような予め定義されたＣＡＤツー
ル間の実行依存関係情報に基づいて、処理ツールの優先
順位付けを行う。
ル管理方法の処理手順を示すフロ―チャ―トである。ま
ず、図５に示すステップＳＴ１では、入力部１より入力
された回路データおよび設計処理命令に対して、その設
計処理に必要な設計処理フローに含まれるＣＡＤツール
を抽出し、図６に示すような予め定義されたＣＡＤツー
ル間の実行依存関係情報に基づいて、処理ツールの優先
順位付けを行う。
【００３７】図６は、ＣＡＤツール間の実行依存関係情
報の定義の一例を示す説明図であって、この定義では、
ツールの実行開始と終了のタイミングを記述したもので
ある。同図において、符号（：−）は、左側の条件に対
して右側の条件が必要であること（ライセンス）を示
し、符号（＆＆）はＡＮＤを意味し、符号（：：）はＯ
Ｒを意味する。この例では、Ｔｏｏｌ６は、Ｔｏｏｌ３
およびＴｏｏｌ５の実行が終わっていることを条件に実
行の開始が可能である。Ｔｏｏｌ５は、Ｔｏｏｌ１，Ｔ
ｏｏｌ４およびＴｏｏｌ５の実行が終わっていることを
条件に実行が可能である。Ｔｏｏｌ４は、実行環境が許
可する限りいつでも実行の開始が可能である。Ｔｏｏｌ
３は、Ｔｏｏｌ１又はＴｏｏｌ２の実行が終われば、実
行の開始が可能である。Ｔｏｏｌ２は、Ｔｏｏｌ１およ
びＴｏｏｌ２の実行が終わっていることを条件に実行の
開始が可能である。さらに、Ｔｏｏｌ１は、Ｔｏｏｌ１
自身の実行が終わっていることを条件に実行の開始が可
能である。例えば機能検証が終了していないのに論理設
計を開始してはいけないことを意味する。ここでのツー
ル間実行依存関係は、１つのデータに関するものを取り
上げた。すなわち、１つの回路モジュールの処理を実行
する場合における設計処理の流れを示したものになって
いる。
報の定義の一例を示す説明図であって、この定義では、
ツールの実行開始と終了のタイミングを記述したもので
ある。同図において、符号（：−）は、左側の条件に対
して右側の条件が必要であること（ライセンス）を示
し、符号（＆＆）はＡＮＤを意味し、符号（：：）はＯ
Ｒを意味する。この例では、Ｔｏｏｌ６は、Ｔｏｏｌ３
およびＴｏｏｌ５の実行が終わっていることを条件に実
行の開始が可能である。Ｔｏｏｌ５は、Ｔｏｏｌ１，Ｔ
ｏｏｌ４およびＴｏｏｌ５の実行が終わっていることを
条件に実行が可能である。Ｔｏｏｌ４は、実行環境が許
可する限りいつでも実行の開始が可能である。Ｔｏｏｌ
３は、Ｔｏｏｌ１又はＴｏｏｌ２の実行が終われば、実
行の開始が可能である。Ｔｏｏｌ２は、Ｔｏｏｌ１およ
びＴｏｏｌ２の実行が終わっていることを条件に実行の
開始が可能である。さらに、Ｔｏｏｌ１は、Ｔｏｏｌ１
自身の実行が終わっていることを条件に実行の開始が可
能である。例えば機能検証が終了していないのに論理設
計を開始してはいけないことを意味する。ここでのツー
ル間実行依存関係は、１つのデータに関するものを取り
上げた。すなわち、１つの回路モジュールの処理を実行
する場合における設計処理の流れを示したものになって
いる。
【００３８】次に、図５に示すステップＳＴ２では、各
々のＣＡＤツールの処理を行う対象となる回路データの
構成より、回路規模等を考慮して、処理データの優先順
位付けを行う。
々のＣＡＤツールの処理を行う対象となる回路データの
構成より、回路規模等を考慮して、処理データの優先順
位付けを行う。
【００３９】図７（ａ），（ｂ）は、設計対象回路の回
路構成情報の一例を示した説明図であって、図７（ａ）
は、回路の階層関係を示し、図７（ｂ）は回路の具体的
な構成を示す。回路ｍａｉｎには、サブ回路ｓｕｂＡ、
ｓｕｂＢ、ｓｕｂＣが配置されており、サブ回路ｓｕｂ
Ｂには、サブ回路ｓｕｂＢＡおよびｓｕｂＢＢが配設さ
れている。回路ｍａｉｎ中の各サブ回路の回路規模は、
大きい側から順に挙げると回路ｃｐｕ，ｓｕｂＢ，ｓｕ
ｂＡ，ｓｕｂＣとなっている。
路構成情報の一例を示した説明図であって、図７（ａ）
は、回路の階層関係を示し、図７（ｂ）は回路の具体的
な構成を示す。回路ｍａｉｎには、サブ回路ｓｕｂＡ、
ｓｕｂＢ、ｓｕｂＣが配置されており、サブ回路ｓｕｂ
Ｂには、サブ回路ｓｕｂＢＡおよびｓｕｂＢＢが配設さ
れている。回路ｍａｉｎ中の各サブ回路の回路規模は、
大きい側から順に挙げると回路ｃｐｕ，ｓｕｂＢ，ｓｕ
ｂＡ，ｓｕｂＣとなっている。
【００４０】このような回路構成の場合、例えば、回路
ｍａｉｎのレイアウト設計は、サブ回路ｓｕｂＡ，ｓｕ
ｂＢ，ｓｕｂＣのレイアウト設計が全て終了しないと実
行できない。従って、処理ツールの優先順位としては、
ブロック内Ｐ＆Ｒツールの方が、ブロック間Ｐ＆Ｒツー
ルよりも高い。また、ブロック内でブロック間配線を行
わなければならない回路ｓｕｂＢ、回路規模の大きい回
路ｃｐｕ、回路ｓｕｂＡ、回路ｓｕｂＣの順に処理デー
タの優先順位が付けられる。例えば後述のように（図
９）、同じブロック内Ｐ＆ＲツールのライセンスがＡ１
とＡ２の２本があるような場合で、レイアウト設計を並
列に実行するためには、処理データの優先順位の高いも
のから割り当てていく必要がある。この場合には、後述
のようなデータとツールの割り当てが行われる。
ｍａｉｎのレイアウト設計は、サブ回路ｓｕｂＡ，ｓｕ
ｂＢ，ｓｕｂＣのレイアウト設計が全て終了しないと実
行できない。従って、処理ツールの優先順位としては、
ブロック内Ｐ＆Ｒツールの方が、ブロック間Ｐ＆Ｒツー
ルよりも高い。また、ブロック内でブロック間配線を行
わなければならない回路ｓｕｂＢ、回路規模の大きい回
路ｃｐｕ、回路ｓｕｂＡ、回路ｓｕｂＣの順に処理デー
タの優先順位が付けられる。例えば後述のように（図
９）、同じブロック内Ｐ＆ＲツールのライセンスがＡ１
とＡ２の２本があるような場合で、レイアウト設計を並
列に実行するためには、処理データの優先順位の高いも
のから割り当てていく必要がある。この場合には、後述
のようなデータとツールの割り当てが行われる。
【００４１】最後に、図５に示すステップＳＴ３では、
ステップＳＴ１およびＳＴ２で付けられたツールとデー
タの優先順位と、図８に示すような実行環境情報とに基
づき、各処理を図２に示す各実行ホストマシンＨｏｓｔ
１，Ｈｏｓｔ２，Ｈｏｓｔ３，Ｈｏｓｔ４，…に割り当
てる。つまり、どの実行ホストマシンで、どのツール
で、どの回路データに基づき処理するかを割り当てるの
である。これら一連の処理は、設計の過程で随時行って
もかまわない。
ステップＳＴ１およびＳＴ２で付けられたツールとデー
タの優先順位と、図８に示すような実行環境情報とに基
づき、各処理を図２に示す各実行ホストマシンＨｏｓｔ
１，Ｈｏｓｔ２，Ｈｏｓｔ３，Ｈｏｓｔ４，…に割り当
てる。つまり、どの実行ホストマシンで、どのツール
で、どの回路データに基づき処理するかを割り当てるの
である。これら一連の処理は、設計の過程で随時行って
もかまわない。
【００４２】図８は、ＣＡＤツールの実行環境情報の定
義の一例を示す説明図である。ただし、上記図６，図７
に対応するものではない。この例では、各ツールの実行
ホストマシンや必要なメモリ容量等を定義している。Ｔ
ｏｏｌ１の実行ホストマシンとしては、Ｈｏｓｔ１又は
Ｈｏｓｔ２が必要であり、２ＭバイトのＤｉｓｋ容量や
Ｍｅｍｏｒｙ容量が必要である。Ｔｏｏｌ２の実行ホス
トマシンとしては、Ｈｏｓｔ２又はＨｏｓｔ３と、Ｈｏ
ｓｔ４とが必要である。Ｔｏｏｌ３の実行ホストマシン
としてはいずれのＨｏｓｔでもよい。このような定義に
基づいて、ツールの実行が各マシンに割り当てられる。
義の一例を示す説明図である。ただし、上記図６，図７
に対応するものではない。この例では、各ツールの実行
ホストマシンや必要なメモリ容量等を定義している。Ｔ
ｏｏｌ１の実行ホストマシンとしては、Ｈｏｓｔ１又は
Ｈｏｓｔ２が必要であり、２ＭバイトのＤｉｓｋ容量や
Ｍｅｍｏｒｙ容量が必要である。Ｔｏｏｌ２の実行ホス
トマシンとしては、Ｈｏｓｔ２又はＨｏｓｔ３と、Ｈｏ
ｓｔ４とが必要である。Ｔｏｏｌ３の実行ホストマシン
としてはいずれのＨｏｓｔでもよい。このような定義に
基づいて、ツールの実行が各マシンに割り当てられる。
【００４３】図９は、ツール管理手段４２によるデータ
とツールの割り当て結果の一例を示し、この場合は上記
図７に示す回路構成に対応している。この図に示す例で
は、ブロック内Ｐ＆Ｒツールとしては、ツールＡ１とツ
ールＡ２との２台があり、ブロック間Ｐ＆Ｒツールとし
てはツールＢがある。そして、ツールＡ１とツールＡ２
とは並列的に実行可能であり、これらの２台のツールＡ
１，Ａ２とツールＢとは並列的に実行可能である。その
場合、まず回路ｓｕｂＢのレイアウトが終了しないとブ
ロック間Ｐ＆ＲツールＢによるレイアウト処理ができな
いので、ブロック内Ｐ＆ＲツールＡ２により回路ｓｕｂ
ＢＡと回路ｓｕｂＢＢのレイアウトを順次行うよう優先
順位を割り当てる一方、同時にブロック内Ｐ＆Ｒツール
Ａ１により回路ｓｕｂＡや回路ｓｕｂＣよりも回路規模
の大きい回路ｃｐｕから先にレイアウトを行うよう割り
当てる。そして、回路ｓｕｂＢＡおよびｓｕｂＢＢのレ
イアウトが終了した時点から、ブロック間ツールＰ＆Ｒ
により回路ｃｐｕの次に回路規模の大きい回路ｓｕｂＢ
のレイアウトを行い、同時にブロック内ツールＡ２で、
残りの回路ｓｕｂＡとｓｕｂＣのうち回路規模の大きい
回路ｓｕｂＡのレイアウトを行い、ブロック内Ｐ＆Ｒツ
ールＡ１で回路ｃｐｕのレイアウトが終了してから回路
ｓｕｂＣのレイアウトを行うよう優先順位を割り当て
る。
とツールの割り当て結果の一例を示し、この場合は上記
図７に示す回路構成に対応している。この図に示す例で
は、ブロック内Ｐ＆Ｒツールとしては、ツールＡ１とツ
ールＡ２との２台があり、ブロック間Ｐ＆Ｒツールとし
てはツールＢがある。そして、ツールＡ１とツールＡ２
とは並列的に実行可能であり、これらの２台のツールＡ
１，Ａ２とツールＢとは並列的に実行可能である。その
場合、まず回路ｓｕｂＢのレイアウトが終了しないとブ
ロック間Ｐ＆ＲツールＢによるレイアウト処理ができな
いので、ブロック内Ｐ＆ＲツールＡ２により回路ｓｕｂ
ＢＡと回路ｓｕｂＢＢのレイアウトを順次行うよう優先
順位を割り当てる一方、同時にブロック内Ｐ＆Ｒツール
Ａ１により回路ｓｕｂＡや回路ｓｕｂＣよりも回路規模
の大きい回路ｃｐｕから先にレイアウトを行うよう割り
当てる。そして、回路ｓｕｂＢＡおよびｓｕｂＢＢのレ
イアウトが終了した時点から、ブロック間ツールＰ＆Ｒ
により回路ｃｐｕの次に回路規模の大きい回路ｓｕｂＢ
のレイアウトを行い、同時にブロック内ツールＡ２で、
残りの回路ｓｕｂＡとｓｕｂＣのうち回路規模の大きい
回路ｓｕｂＡのレイアウトを行い、ブロック内Ｐ＆Ｒツ
ールＡ１で回路ｃｐｕのレイアウトが終了してから回路
ｓｕｂＣのレイアウトを行うよう優先順位を割り当て
る。
【００４４】以上の結果、回路ｓｕｂＢのレイアウトが
終了するのは、ブロック間Ｐ＆ＲツールＢにより回路ｓ
ｕｂＢのブロック間のＰ＆Ｒが終了した時点なので、そ
の後、回路ｍａｉｎのレイアウトが開始される。
終了するのは、ブロック間Ｐ＆ＲツールＢにより回路ｓ
ｕｂＢのブロック間のＰ＆Ｒが終了した時点なので、そ
の後、回路ｍａｉｎのレイアウトが開始される。
【００４５】なお、回路データの回路構成からは、全く
独立に設計処理が行える回路に関する情報が抽出され
て、ツール管理で用いられる。例えば、個々のサブ回路
ｓｕｂＡ、ｓｕｂＢ、ｓｕｂＣの機能設計から論理設計
までの処理は、全く独立に行っても構わない場合があ
る。その時には、回路ｓｕｂＢの機能設計の終了を待た
ずに回路ｓｕｂＣの論理設計を行えることになる。
独立に設計処理が行える回路に関する情報が抽出され
て、ツール管理で用いられる。例えば、個々のサブ回路
ｓｕｂＡ、ｓｕｂＢ、ｓｕｂＣの機能設計から論理設計
までの処理は、全く独立に行っても構わない場合があ
る。その時には、回路ｓｕｂＢの機能設計の終了を待た
ずに回路ｓｕｂＣの論理設計を行えることになる。
【００４６】例えば、レイアウト設計の設計環境の決定
は、論理データ生成の後で、その回路規模を考慮して行
うというような場合がある。従って、設計工程のクリテ
ィカルパスを延ばさずに効率的に設計できるという利点
がある。
は、論理データ生成の後で、その回路規模を考慮して行
うというような場合がある。従って、設計工程のクリテ
ィカルパスを延ばさずに効率的に設計できるという利点
がある。
【００４７】
【発明の効果】本発明によれば、ＬＳＩ設計等の設計作
業における煩雑なＣＡＤツールの実行を自動化するにあ
たり、整合性のとれたＣＡＤツールの管理が行える。特
に、設計作業の並列化が実現でき、グループによる協調
設計も可能となる。また、実行マシンの自動選択によ
り、マシン負荷を考慮して、実行ホストマシンを割り当
てるので、効率的かつ安定した設計環境が提供できる。
そのため、計算機を用いたＬＳＩ設計において、設計工
数およびコストが削減する等の効果がある。
業における煩雑なＣＡＤツールの実行を自動化するにあ
たり、整合性のとれたＣＡＤツールの管理が行える。特
に、設計作業の並列化が実現でき、グループによる協調
設計も可能となる。また、実行マシンの自動選択によ
り、マシン負荷を考慮して、実行ホストマシンを割り当
てるので、効率的かつ安定した設計環境が提供できる。
そのため、計算機を用いたＬＳＩ設計において、設計工
数およびコストが削減する等の効果がある。
【図１】本発明の実施例に係る回路の自動設計システム
の基本的な構成を概念的に示したブロック図である。
の基本的な構成を概念的に示したブロック図である。
【図２】本発明の実施例に係る自動設計システムのハー
ドウェア構成を示すブロック図である。
ドウェア構成を示すブロック図である。
【図３】ツール実行手段におけるＣＡＤツール実行処理
の流れの例を示すフロ―チャ―ト図である。
の流れの例を示すフロ―チャ―ト図である。
【図４】ツール実行手段におけるＣＡＤツールと回路デ
ータの流れの一例を示す説明図である。
ータの流れの一例を示す説明図である。
【図５】ツール管理手段におけるツール管理方法の処理
の基本的な流れを示すフロ―チャ―ト図である。
の基本的な流れを示すフロ―チャ―ト図である。
【図６】ＣＡＤツール間の実行依存関係情報の定義例を
示す説明図である。
示す説明図である。
【図７】設計対象回路の回路構成情報の例を示した説明
図である。
図である。
【図８】ＣＡＤツールの実行環境情報の定義例を示す説
明図である。
明図である。
【図９】ツール管理手段によるツールおよびデータの割
り当て結果を示す説明図である。
り当て結果を示す説明図である。
１ 入力部 ２ 出力部 ３ 記憶部 ４ 処理部 ３１ 回路データ記憶手段 ３２ ツール記憶手段 ３３ 実行依存関係情報記憶手段 ３４ 実行環境情報記憶手段 ４１ ツール実行手段 ４２ ツール管理手段 ４３ データ管理手段 ４４ ユーザインタフェース
Claims (7)
- 【請求項１】 入力された複数の回路に関する回路デー
タに対して、複数のＣＡＤツールを適用させて回路の設
計を行う際のＣＡＤツール管理方法であって、 上記複数のＣＡＤツール実行の処理順序に優先順位付け
を行う処理ツール順位付け過程と、 上記回路のデータの構成に基づき、回路データの処理順
序に優先順位付けを行う処理データ順位付け過程と、 上記各過程で得られたＣＡＤツールの優先順位およびデ
ータの優先順位からＣＡＤツールおよび回路データの割
り当てを行いＣＡＤツールの実行を指示する処理割り当
て過程とを有することを特徴とするＣＡＤツール管理方
法。 - 【請求項２】 請求項１記載のＣＡＤツール管理方法に
おいて、 上記処理ツール順位付け過程では、 予め定義したＣＡＤツール間の実行依存関係に関する情
報に応じて、ＣＡＤツールの優先順位付けを行うことを
特徴とするＣＡＤツール管理方法。 - 【請求項３】 請求項１又は２記載のＣＡＤツール管理
方法において、 上記処理割り当て過程では、 予め定義したＣＡＤツールの実行マシンに関する実行環
境情報に応じて、ＣＡＤツールの実行マシンを決定する
ことを特徴とするＣＡＤツール管理方法。 - 【請求項４】 請求項１，２又は３記載のＣＡＤツール
管理方法において、 上記処理データ順位付け過程では、 上記回路データ内に含まれる情報から得られる回路規模
を回路データの処理の優先順位付けの指標とすることを
特徴とするＣＡＤツール管理方法。 - 【請求項５】 請求項１，２，３又は４記載のＣＡＤツ
ール管理方法において、 上記処理データ順位付け過程では、 上記回路データに適用するＣＡＤツールに対して、上記
処理ツール順位付け過程で付けられたＣＡＤツールの優
先順位を優先順位付けの１つの指標とすることを特徴と
するＣＡＤツール管理方法。 - 【請求項６】 複数のＣＡＤツールを適用して複数の回
路の設計を行うように構成された回路の自動設計システ
ムにおいて、 上記複数の回路に関する複数の回路データの信号および
該各回路データに対する設計処理命令の信号を入力する
入力部と、 上記複数の回路データに関する情報を格納するための回
路データ記憶手段と複数のＣＡＤツールに関する情報を
格納するためのツール記憶手段とを有する記憶部と、 上記入力部からの信号を受け上記記憶部に記憶される情
報に基づきＣＡＤツールの実行を行うツール実行手段を
有する処理部と、 該処理部で処理された結果の回路データを出力する出力
部とを備えるとともに、 上記記憶部には、予め定義されたＣＡＤツール間の実行
依存関係に関する情報を記憶する実行依存関係情報記憶
手段と、予め定義されたＣＡＤツールの実行環境に関す
る情報を記憶する実行環境情報記憶手段とが配設され、 上記処理部には、上記実行依存関係情報，上記実行環境
情報及び上記回路データ記憶手段に格納された回路デー
タの構成に関する情報から、ＣＡＤツールの適用順序、
実行環境を決定し、上記ツール実行手段に指示するツー
ル管理手段が配設されていることを特徴とする回路の自
動設計システム。 - 【請求項７】 請求項６記載の回路の自動設計システム
において、 上記処理部には、上記回路データ記憶手段に格納された
回路データの版数管理と、上記ツール実行手段の処理に
必要な回路データの保持とを行うデータ管理手段を備え
たことを特徴とする回路の自動設計システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6229632A JPH0896018A (ja) | 1994-09-26 | 1994-09-26 | Ｃａｄツール管理方法および回路の自動設計システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6229632A JPH0896018A (ja) | 1994-09-26 | 1994-09-26 | Ｃａｄツール管理方法および回路の自動設計システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0896018A true JPH0896018A (ja) | 1996-04-12 |
Family
ID=16895245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6229632A Withdrawn JPH0896018A (ja) | 1994-09-26 | 1994-09-26 | Ｃａｄツール管理方法および回路の自動設計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0896018A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012203441A (ja) * | 2011-03-23 | 2012-10-22 | Nec Corp | 建物設計支援装置及び建物設計支援方法 |
| US8566758B2 (en) | 2006-10-27 | 2013-10-22 | Fujitsu Limited | Data dependency managing apparatus, design data dependency managing method and program |
| US8677367B2 (en) | 2009-03-31 | 2014-03-18 | Mitsubishi Electric Corporation | Execution order decision device |
| KR102917332B1 (ko) * | 2025-05-16 | 2026-01-23 | 서클주식회사 | 집적 회로 설계 플랫폼 및 시스템 |
-
1994
- 1994-09-26 JP JP6229632A patent/JPH0896018A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8566758B2 (en) | 2006-10-27 | 2013-10-22 | Fujitsu Limited | Data dependency managing apparatus, design data dependency managing method and program |
| US8677367B2 (en) | 2009-03-31 | 2014-03-18 | Mitsubishi Electric Corporation | Execution order decision device |
| JP2012203441A (ja) * | 2011-03-23 | 2012-10-22 | Nec Corp | 建物設計支援装置及び建物設計支援方法 |
| KR102917332B1 (ko) * | 2025-05-16 | 2026-01-23 | 서클주식회사 | 집적 회로 설계 플랫폼 및 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6574788B1 (en) | Method and system for automatically generating low level program commands as dependency graphs from high level physical design stages | |
| US6757882B2 (en) | Self-describing IP package for enhanced platform based SOC design | |
| KR100745959B1 (ko) | 집적 회로의 개발 방법 및 집적 회로의 개발 방법을 기록한 프로그램 기록 매체 | |
| US6026226A (en) | Local compilation in context within a design hierarchy | |
| NL192892C (nl) | Computer-ondersteund systeem voor het ontwerpen van geïntegreerde schakelingen. | |
| US20030009730A1 (en) | Enhanced platform based SOC design including exended peripheral selection and automated IP customization facilitation | |
| WO2007081594A2 (en) | Non-graphical model dependencies in graphical modeling environments | |
| WO1990011569A1 (en) | Computer-aided engineering | |
| JP4994393B2 (ja) | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 | |
| US5912819A (en) | Method for designing an architectural system | |
| US8245163B1 (en) | Partial compilation of circuit design with new software version to obtain a complete compiled design | |
| JP3899104B2 (ja) | システム開発方法及びデータ処理システム | |
| CN118394176B (zh) | 一种基于Python的时钟网络自动生成的方法和装置 | |
| JP2002140379A (ja) | 高位合成方法および高位合成装置 | |
| JP2010257164A (ja) | 半導体集積回路装置の設計方法およびプログラム | |
| Riccobene et al. | Designing a unified process for embedded systems | |
| US20090241075A1 (en) | Test chip validation and development system | |
| CN120805811A (zh) | 一种异质集成芯粒系统规范化设计方法 | |
| JPH0896018A (ja) | Ｃａｄツール管理方法および回路の自動設計システム | |
| Peñil et al. | Automatic synthesis from UML/MARTE models using channel semantics | |
| US20070271080A1 (en) | Model generation method for software/hardware collaboration design | |
| US20040143813A1 (en) | System development supporting apparatus, system development supporting method, and computer-readable recorded medium | |
| US8024681B2 (en) | Hierarchical HDL processing method and non-transitory computer-readable storage medium | |
| JP2002230063A (ja) | 割込み構造局所化の装置および方法およびプログラム | |
| Gerstlauer et al. | System-on-chip specification style guide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |