JPH0896150A - 図形描画装置及び図形データ分割方法 - Google Patents
図形描画装置及び図形データ分割方法Info
- Publication number
- JPH0896150A JPH0896150A JP23318794A JP23318794A JPH0896150A JP H0896150 A JPH0896150 A JP H0896150A JP 23318794 A JP23318794 A JP 23318794A JP 23318794 A JP23318794 A JP 23318794A JP H0896150 A JPH0896150 A JP H0896150A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- memory
- stored
- graphic
- coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】
【目的】複雑な回路等を用いず、テクスチャマッピング
処理でテクスチャソースとなる画像データを記憶したメ
モリからの読出しアクセス速度を向上させる。 【構成】３次元図形の多角形面にテクスチャソースとし
ての画像データを貼付けて表現するテクスチャマッピン
グ機能を有する図形描画装置において、画像データを矩
形ブロック状に分割して各ブロック内の画素がそれぞれ
同一ページになるように格納するＤＲＡＭ32と、このＤ
ＲＡＭ32に格納された画像データに対して前記多角形面
内の座標値をもってデータ参照を要求するポリゴン描画
エンジン31と、前記ＤＲＡＭ32に格納された画像データ
のアドレス位置を前記ポリゴン描画エンジン31で得られ
た座標値から生成するアドレス生成器35とを備える。
処理でテクスチャソースとなる画像データを記憶したメ
モリからの読出しアクセス速度を向上させる。 【構成】３次元図形の多角形面にテクスチャソースとし
ての画像データを貼付けて表現するテクスチャマッピン
グ機能を有する図形描画装置において、画像データを矩
形ブロック状に分割して各ブロック内の画素がそれぞれ
同一ページになるように格納するＤＲＡＭ32と、このＤ
ＲＡＭ32に格納された画像データに対して前記多角形面
内の座標値をもってデータ参照を要求するポリゴン描画
エンジン31と、前記ＤＲＡＭ32に格納された画像データ
のアドレス位置を前記ポリゴン描画エンジン31で得られ
た座標値から生成するアドレス生成器35とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、３次元コンピュータグ
ラフィックスでテクスチャマッピング機能を有する図形
描画装置及び図形データ分割方法に関する。
ラフィックスでテクスチャマッピング機能を有する図形
描画装置及び図形データ分割方法に関する。
【０００２】
【従来の技術】従来、３次元コンピュータグラフィック
スにおいて、予めペイントツールなどによって描かれた
絵や、イメージスキャナによって取込んだ画像等をテク
スチャ（模様）ソースとしての画像データとし、多角形
面（ポリゴン）にこの画像データを貼付けて表現するテ
クスチャマッピング機能を有する図形描画装置がある。
この種の図形描画装置では、テクスチャソースとなる画
像データを単純な２次元配列として、通常はＤＲＡＭで
構成されるメモリに格納しており、座標（ｕ，ｖ）で表
わされるテクスチャソースデータ上の点の情報を引出す
ために、アドレス生成機で （アドレス）＝ｕ＋ｖ×（ｕがとり得る最大値以上の定数）＋（オフセット） …(1) の計算を行ない、メモリの対応するアドレス位置をアク
セスするようになっていた。
スにおいて、予めペイントツールなどによって描かれた
絵や、イメージスキャナによって取込んだ画像等をテク
スチャ（模様）ソースとしての画像データとし、多角形
面（ポリゴン）にこの画像データを貼付けて表現するテ
クスチャマッピング機能を有する図形描画装置がある。
この種の図形描画装置では、テクスチャソースとなる画
像データを単純な２次元配列として、通常はＤＲＡＭで
構成されるメモリに格納しており、座標（ｕ，ｖ）で表
わされるテクスチャソースデータ上の点の情報を引出す
ために、アドレス生成機で （アドレス）＝ｕ＋ｖ×（ｕがとり得る最大値以上の定数）＋（オフセット） …(1) の計算を行ない、メモリの対応するアドレス位置をアク
セスするようになっていた。
【０００３】これは逆に、表示画面上での表示座標を
（ｘ，ｙ）とすると ｕ＝ｆu （ｘ，ｙ），且つ ｖ＝ｆv （ｘ，ｙ） …(2) という座標変換を行ないつつ、上記メモリをアクセスし
て画像データを読出し、画像出力用の例えばＶ−ＲＡＭ
等のメモリへデータ転送することである。
（ｘ，ｙ）とすると ｕ＝ｆu （ｘ，ｙ），且つ ｖ＝ｆv （ｘ，ｙ） …(2) という座標変換を行ないつつ、上記メモリをアクセスし
て画像データを読出し、画像出力用の例えばＶ−ＲＡＭ
等のメモリへデータ転送することである。
【０００４】このようにテクスチャマッピング処理で
は、格納した画像データをメモリから読出す際、メモリ
に格納された順にアクセスするのではなく、上記計算に
基づいた座標により表示画面上に１画素生成する毎にラ
ンダムアクセスを行なうこととなる。
は、格納した画像データをメモリから読出す際、メモリ
に格納された順にアクセスするのではなく、上記計算に
基づいた座標により表示画面上に１画素生成する毎にラ
ンダムアクセスを行なうこととなる。
【０００５】図６は、ＤＲＡＭで構成されるメモリＩＭ
に格納した画像データに対し、時計方向に４５°回転さ
せる簡単な座標変換を施して読出す場合の、アクセスす
るアドレスの順序を例示するもので、図示する如くメモ
リＩＭのエリアを斜めに順次走査するように各アドレス
をアクセスして画像データを記憶したメモリＩＭから順
次画像データを読出し、これを次段の画像出力用のメモ
リ上で展開するようになっている。
に格納した画像データに対し、時計方向に４５°回転さ
せる簡単な座標変換を施して読出す場合の、アクセスす
るアドレスの順序を例示するもので、図示する如くメモ
リＩＭのエリアを斜めに順次走査するように各アドレス
をアクセスして画像データを記憶したメモリＩＭから順
次画像データを読出し、これを次段の画像出力用のメモ
リ上で展開するようになっている。
【０００６】このように、どうしてもメモリから画像デ
ータを読出す際にランダムアクセスを行なわなくてはな
らず、読出しに時間を要して高速に処理することが困難
となっていた。
ータを読出す際にランダムアクセスを行なわなくてはな
らず、読出しに時間を要して高速に処理することが困難
となっていた。
【０００７】そこで従来では、例えば画像データを記憶
させるメモリとして、高速アクセスが可能なキャッシュ
メモリを用いる方法や、ＤＲＡＭの高速ページモードを
利用する方法等が取られていた。
させるメモリとして、高速アクセスが可能なキャッシュ
メモリを用いる方法や、ＤＲＡＭの高速ページモードを
利用する方法等が取られていた。
【０００８】
【発明が解決しようとする課題】しかしながら上記キャ
ッシュメモリを用いる方法では、通常のコンピュータシ
ステムに用いられる汎用プロセッサと異なり、テクスチ
ャマッピング処理によるテクスチャソースへのアクセス
は、一度参照したデータを再度すぐに参照する確率がき
わめて低い。そのため、キャッシュメモリとしての充分
な効果を期待するには非常に大きな容量のキャッシュメ
モリが必要となり、コストパフォーマンスが悪いという
不具合があった。
ッシュメモリを用いる方法では、通常のコンピュータシ
ステムに用いられる汎用プロセッサと異なり、テクスチ
ャマッピング処理によるテクスチャソースへのアクセス
は、一度参照したデータを再度すぐに参照する確率がき
わめて低い。そのため、キャッシュメモリとしての充分
な効果を期待するには非常に大きな容量のキャッシュメ
モリが必要となり、コストパフォーマンスが悪いという
不具合があった。
【０００９】また、上記ＤＲＡＭの高速ページモードを
利用する方法では、ＤＲＡＭの同一ページ成分「ｖ」内
でエレメント成分「ｕ」のアドレスを変化させながらア
クセスを行なう分には問題ないが、例えば上記図６では
１画素移動する毎に発生しているように、ページブレイ
クが多発する確率が高く、性能を活かすことができな
い。
利用する方法では、ＤＲＡＭの同一ページ成分「ｖ」内
でエレメント成分「ｕ」のアドレスを変化させながらア
クセスを行なう分には問題ないが、例えば上記図６では
１画素移動する毎に発生しているように、ページブレイ
クが多発する確率が高く、性能を活かすことができな
い。
【００１０】このように、テクスチャマッピング処理に
よるテクスチャソースを記憶したメモリへのアクセスを
複雑な構成の回路を用いることなしに高速化することは
困難であった。
よるテクスチャソースを記憶したメモリへのアクセスを
複雑な構成の回路を用いることなしに高速化することは
困難であった。
【００１１】本発明は上記の如き実情に鑑みてなされた
もので、その目的とするところは、複雑な回路等を用い
ることなく、テクスチャマッピング処理でテクスチャソ
ースとなる画像データを記憶したメモリから該画像デー
タを読出す際のアクセス速度を向上させることが可能な
図形描画装置及び図形データ分割方法を提供することに
ある。
もので、その目的とするところは、複雑な回路等を用い
ることなく、テクスチャマッピング処理でテクスチャソ
ースとなる画像データを記憶したメモリから該画像デー
タを読出す際のアクセス速度を向上させることが可能な
図形描画装置及び図形データ分割方法を提供することに
ある。
【００１２】
【課題を解決するための手段】すなわち本発明は、３次
元図形の多角形面にテクスチャソースとしての画像デー
タを貼付けて表現するテクスチャマッピング機能を有す
る図形描画装置において、画像データを矩形ブロック状
に分割して各ブロック内の画素がそれぞれ同一ページに
なるように格納するメモリと、このメモリに格納された
画像データに対して前記多角形面内の座標値をもってデ
ータ参照を要求する座標生成手段と、前記メモリに格納
された画像データのアドレス位置を前記座標生成手段で
得られた座標値から生成するアドレス生成手段とを備え
るようにしたものである。
元図形の多角形面にテクスチャソースとしての画像デー
タを貼付けて表現するテクスチャマッピング機能を有す
る図形描画装置において、画像データを矩形ブロック状
に分割して各ブロック内の画素がそれぞれ同一ページに
なるように格納するメモリと、このメモリに格納された
画像データに対して前記多角形面内の座標値をもってデ
ータ参照を要求する座標生成手段と、前記メモリに格納
された画像データのアドレス位置を前記座標生成手段で
得られた座標値から生成するアドレス生成手段とを備え
るようにしたものである。
【００１３】
【作用】上記のような構成とすることにより、隣接する
画素の画像データがメモリの同一ページ内に記憶されて
いる可能性が非常に高くなるため、メモリから画像デー
タを読出す際のページブレイクの発生を低く抑えること
ができ、結果としてアクセス速度を向上させることが可
能となる。
画素の画像データがメモリの同一ページ内に記憶されて
いる可能性が非常に高くなるため、メモリから画像デー
タを読出す際のページブレイクの発生を低く抑えること
ができ、結果としてアクセス速度を向上させることが可
能となる。
【００１４】
【実施例】以下本発明をパーソナルコンピュータに適用
した場合の一実施例について図面を参照して説明する。
図１はその回路構成を示すもので、11はマイクロプロセ
ッサ（ＣＰＵ）、12は同マイクロプロセッサ11によりア
クセスされるＲＡＭ、13は同ＲＯＭである。
した場合の一実施例について図面を参照して説明する。
図１はその回路構成を示すもので、11はマイクロプロセ
ッサ（ＣＰＵ）、12は同マイクロプロセッサ11によりア
クセスされるＲＡＭ、13は同ＲＯＭである。
【００１５】マイクロプロセッサ（以下ＣＰＵと称す）
11は装置全体の制御を行なうもので、上記ＲＡＭ12及び
ＲＯＭ13をアクセスして、入力指示に従うＯＳの起動
で、任意のアプリケーションプログラムに基づいた処理
等を実行する。
11は装置全体の制御を行なうもので、上記ＲＡＭ12及び
ＲＯＭ13をアクセスして、入力指示に従うＯＳの起動
で、任意のアプリケーションプログラムに基づいた処理
等を実行する。
【００１６】ＲＡＭ12は、読込んだアプリケーションプ
ログラムにしたがった各制御情報を記憶するもので、３
次元図形の画像描画を行なうアプリケーションプログラ
ムの実行時には種々の図形データと共にテクスチャソー
スとなる画像データを記憶する。ＲＯＭ13は、上記ＯＳ
その他の固定的情報を記憶する。
ログラムにしたがった各制御情報を記憶するもので、３
次元図形の画像描画を行なうアプリケーションプログラ
ムの実行時には種々の図形データと共にテクスチャソー
スとなる画像データを記憶する。ＲＯＭ13は、上記ＯＳ
その他の固定的情報を記憶する。
【００１７】また、14はキ―ボ―ド、15はマウス、17は
表示部であるカラーＬＣＤ（液晶表示パネル）、20はフ
ロッピィディスク装置（ＦＤＤ）、22はハードディスク
装置（ＨＤＤ）である。
表示部であるカラーＬＣＤ（液晶表示パネル）、20はフ
ロッピィディスク装置（ＦＤＤ）、22はハードディスク
装置（ＨＤＤ）である。
【００１８】キ―ボ―ド14は、各種指示やデータその
他、画像描画を行なうアプリケーションプログラム実行
等に必要な入力情報をキ―ボ―ドインタフェース（ＫＢ
−ＩＦ）16を介してＣＰＵ11へ入力する。このキ―ボ―
ドインタフェース16はマウス15のコントローラも兼用し
ており、マウス15で入力された座標移動方向及び距離の
情報とボタンクリックの信号もこのキ―ボ―ドインタフ
ェース16を介して上記ＣＰＵ11へ入力される。
他、画像描画を行なうアプリケーションプログラム実行
等に必要な入力情報をキ―ボ―ドインタフェース（ＫＢ
−ＩＦ）16を介してＣＰＵ11へ入力する。このキ―ボ―
ドインタフェース16はマウス15のコントローラも兼用し
ており、マウス15で入力された座標移動方向及び距離の
情報とボタンクリックの信号もこのキ―ボ―ドインタフ
ェース16を介して上記ＣＰＵ11へ入力される。
【００１９】カラーＬＣＤ17は、例えば６４０ドット×
４８０ドットのドットマトリックスタイプの透過型液晶
表示パネルで構成され、その背面側には図示しないバッ
クライト装置を備え、２６万色中の１６色を用いて各種
ウィンドウや処理中のアプリケーションプログラムに基
づく図形画像等をカラー表示する。表示コントロ―ラ
（表示−ＣＮＴ）18は、ＣＰＵ11の制御の下にＶＲＡＭ
19に表示画像を展開しながらカラーＬＣＤ17の表示制御
を行なうもので、カラーＬＣＤ17で表示する１６色を２
６万色中から選択するためのパレット等を備えている。
４８０ドットのドットマトリックスタイプの透過型液晶
表示パネルで構成され、その背面側には図示しないバッ
クライト装置を備え、２６万色中の１６色を用いて各種
ウィンドウや処理中のアプリケーションプログラムに基
づく図形画像等をカラー表示する。表示コントロ―ラ
（表示−ＣＮＴ）18は、ＣＰＵ11の制御の下にＶＲＡＭ
19に表示画像を展開しながらカラーＬＣＤ17の表示制御
を行なうもので、カラーＬＣＤ17で表示する１６色を２
６万色中から選択するためのパレット等を備えている。
【００２０】フロッピィディスク装置20は、ディスクイ
ンタフェース（ＦＤＤ−ＩＦ）21を介してＣＰＵ11の制
御の下に、作成されたデータファイル等を記憶する。ハ
ードディスク装置22は、ディスクインタフェース（ＨＤ
Ｄ−ＩＦ）23を介してＣＰＵ11の制御の下に、作成され
たデータファイル等を記憶する。
ンタフェース（ＦＤＤ−ＩＦ）21を介してＣＰＵ11の制
御の下に、作成されたデータファイル等を記憶する。ハ
ードディスク装置22は、ディスクインタフェース（ＨＤ
Ｄ−ＩＦ）23を介してＣＰＵ11の制御の下に、作成され
たデータファイル等を記憶する。
【００２１】続く図２は上記図１で示したパーソナルコ
ンピュータにて３次元図形の描画表示を行なうアプリケ
ーションプログラムを実行し、テクスチャマッピングを
行なう場合の機能構成を模式的に示すもので、31が上記
ＣＰＵ11に相当し、ポリゴン（多角形面）の描画制御を
行なうポリゴン描画エンジン、32が上記ＲＡＭ12の一部
領域に相当し、テクスチャソースとなる画像データを記
憶するＤＲＡＭ、33がそのまま上記ＶＲＡＭ19に相当
し、描画結果を展開記憶して記憶内容を表示に供する表
示用メモリとしてのＶＲＡＭ33である。
ンピュータにて３次元図形の描画表示を行なうアプリケ
ーションプログラムを実行し、テクスチャマッピングを
行なう場合の機能構成を模式的に示すもので、31が上記
ＣＰＵ11に相当し、ポリゴン（多角形面）の描画制御を
行なうポリゴン描画エンジン、32が上記ＲＡＭ12の一部
領域に相当し、テクスチャソースとなる画像データを記
憶するＤＲＡＭ、33がそのまま上記ＶＲＡＭ19に相当
し、描画結果を展開記憶して記憶内容を表示に供する表
示用メモリとしてのＶＲＡＭ33である。
【００２２】ポリゴン描画エンジン31は、外部ホストか
らバス34を介して入力される描画コマンドに従って動作
し、上記ＤＲＡＭ32、ＶＲＡＭ33を直接あるいは間接に
アクセスし、ＶＲＡＭ33上にポリゴンの画像を描画させ
るもので、アドレス生成器35に対してテクスチャソース
となる画像データ上の点を示す座標（ｕ，ｖ）あるいは
直接ＶＲＡＭ33のアドレス値を送出する。
らバス34を介して入力される描画コマンドに従って動作
し、上記ＤＲＡＭ32、ＶＲＡＭ33を直接あるいは間接に
アクセスし、ＶＲＡＭ33上にポリゴンの画像を描画させ
るもので、アドレス生成器35に対してテクスチャソース
となる画像データ上の点を示す座標（ｕ，ｖ）あるいは
直接ＶＲＡＭ33のアドレス値を送出する。
【００２３】アドレス生成器35は、ポリゴン描画エンジ
ン31から送られてきたのが座標であれば対応するＤＲＡ
Ｍ32のページ番号とエレメント番号とからなるアドレス
を生成し、アドレスであればそのアドレス値をそのまま
用いてＤＲＡＭ32をアクセスする。
ン31から送られてきたのが座標であれば対応するＤＲＡ
Ｍ32のページ番号とエレメント番号とからなるアドレス
を生成し、アドレスであればそのアドレス値をそのまま
用いてＤＲＡＭ32をアクセスする。
【００２４】ＤＲＡＭ32では、アドレス生成器35のアク
セス位置に記憶している画像データの画素情報が読出さ
れ、パレット36及びセレクタ37へ送出される。パレット
36は、変換テーブルメモリ38と共に上記表示コントロ―
ラ18内に配設されるもので、上記ＤＲＡＭ32からの画像
データの画素情報を用いて変換テーブルメモリ38を参照
し、ＲＧＢ各原色の輝度情報を読出して上記セレクタ37
へ送出する。
セス位置に記憶している画像データの画素情報が読出さ
れ、パレット36及びセレクタ37へ送出される。パレット
36は、変換テーブルメモリ38と共に上記表示コントロ―
ラ18内に配設されるもので、上記ＤＲＡＭ32からの画像
データの画素情報を用いて変換テーブルメモリ38を参照
し、ＲＧＢ各原色の輝度情報を読出して上記セレクタ37
へ送出する。
【００２５】セレクタ37は、ＤＲＡＭ32から読出された
画像データの画素情報あるいはパレット36からの輝度情
報のいずれか一方を選択してポリゴン描画エンジン31へ
送出するもので、ポリゴン描画エンジン31はこのセレク
タ37から送られてきた画素情報あるいは輝度情報をＶＲ
ＡＭ33（19）に展開して格納させ、上記カラーＬＣＤ17
にて表示出力させる。
画像データの画素情報あるいはパレット36からの輝度情
報のいずれか一方を選択してポリゴン描画エンジン31へ
送出するもので、ポリゴン描画エンジン31はこのセレク
タ37から送られてきた画素情報あるいは輝度情報をＶＲ
ＡＭ33（19）に展開して格納させ、上記カラーＬＣＤ17
にて表示出力させる。
【００２６】次いで上記実施例の動作について説明す
る。図３（１）はテクスチャソースとなる原画像データ
を示し、図３（２）はこの画像データを格納した状態の
ＤＲＡＭ32を示すものである。図示する如く画像データ
は、Δｕ画素×Δｖ画素（図では４画素×４画素）で表
わされる矩形ブロックに分割され、各ブロック内の画素
がそれぞれ同一ページとなるようにＤＲＡＭ32に格納さ
れる。例えば、図３（１）の画像データ中、座標（ｕ，
ｖ）が（０，０）（１，０）で表わされる画素情報を含
む左上のブロック内の全画素情報が点線の矢印αで示す
ようにＤＲＡＭ32のページ「ｐｇ ｎ」にすべて格納さ
れるもので、この場合に座標（０，０）（１，０）の画
素情報はＤＲＡＭ32のページ番号「ｐｇ ｎ」上のエレ
メント番号「ｅｌ ０」「ｅｌ １」のアドレス位置に
格納される。このとき、 Δｕ＝２iu，且つ Δｖ ２iv …(3) のようにΔｕ，Δｖは２の乗数にとり、ＤＲＡＭ32の１
ページに１ブロック分の画素情報が格納できるように予
め設定されるものである。
る。図３（１）はテクスチャソースとなる原画像データ
を示し、図３（２）はこの画像データを格納した状態の
ＤＲＡＭ32を示すものである。図示する如く画像データ
は、Δｕ画素×Δｖ画素（図では４画素×４画素）で表
わされる矩形ブロックに分割され、各ブロック内の画素
がそれぞれ同一ページとなるようにＤＲＡＭ32に格納さ
れる。例えば、図３（１）の画像データ中、座標（ｕ，
ｖ）が（０，０）（１，０）で表わされる画素情報を含
む左上のブロック内の全画素情報が点線の矢印αで示す
ようにＤＲＡＭ32のページ「ｐｇ ｎ」にすべて格納さ
れるもので、この場合に座標（０，０）（１，０）の画
素情報はＤＲＡＭ32のページ番号「ｐｇ ｎ」上のエレ
メント番号「ｅｌ ０」「ｅｌ １」のアドレス位置に
格納される。このとき、 Δｕ＝２iu，且つ Δｖ ２iv …(3) のようにΔｕ，Δｖは２の乗数にとり、ＤＲＡＭ32の１
ページに１ブロック分の画素情報が格納できるように予
め設定されるものである。
【００２７】このように画像データがＤＲＡＭ32に格納
された状態で、外部ホストからバス34を介してポリゴン
描画エンジン31に描画コマンドが入力されると、ポリゴ
ン描画エンジン31はこの描画コマンドを解析する。テク
スチャマッピングが必要な場合、ポリゴン描画エンジン
31はＤＲＡＭ32に格納されているテクスチャソースとし
ての画像データを順次走査してアクセスさせるべく、原
画像における点位置を座標（ｕ，ｖ）の形式でアドレス
生成器35に送出する。
された状態で、外部ホストからバス34を介してポリゴン
描画エンジン31に描画コマンドが入力されると、ポリゴ
ン描画エンジン31はこの描画コマンドを解析する。テク
スチャマッピングが必要な場合、ポリゴン描画エンジン
31はＤＲＡＭ32に格納されているテクスチャソースとし
ての画像データを順次走査してアクセスさせるべく、原
画像における点位置を座標（ｕ，ｖ）の形式でアドレス
生成器35に送出する。
【００２８】アドレス生成器35は、この座標（ｕ，ｖ）
に対して上記図３で示した対応関係によりＤＲＡＭ32に
おけるページ番号とエレメント番号とからなるアドレス
を生成する。すなわち、その手順を示すと、 (i) ｕをiuビットだけ右方向にシフトしてＨu とす
る。 (ii) ｖをivビットだけ右方向にシフトしてＨv とす
る。 (iii) ｕの下位iuビットを取出し、Ｌu とする。 (iv) ｖの下位ivビットを取出し、Ｌv とする。 (v) Ｈv にＭu （ｕがとり得る最大値以上の定数）を
乗じ、これにＨu を加算し、さらにデータの先頭ページ
を意味するオフセットＡを加算してその和をページ番号
とする。 (vi) Ｌv をiuビットだけ左方向にシフトしたものとＬ
u の論理和をとってエレメント番号とする。
に対して上記図３で示した対応関係によりＤＲＡＭ32に
おけるページ番号とエレメント番号とからなるアドレス
を生成する。すなわち、その手順を示すと、 (i) ｕをiuビットだけ右方向にシフトしてＨu とす
る。 (ii) ｖをivビットだけ右方向にシフトしてＨv とす
る。 (iii) ｕの下位iuビットを取出し、Ｌu とする。 (iv) ｖの下位ivビットを取出し、Ｌv とする。 (v) Ｈv にＭu （ｕがとり得る最大値以上の定数）を
乗じ、これにＨu を加算し、さらにデータの先頭ページ
を意味するオフセットＡを加算してその和をページ番号
とする。 (vi) Ｌv をiuビットだけ左方向にシフトしたものとＬ
u の論理和をとってエレメント番号とする。
【００２９】このように、ごく簡単な演算を施すのみで
アドレスを生成することができるもので、上記(v) の処
理で乗算を行なうが、一般的にＭu は４（ビット）程度
の小さい数であるので乗算器を構成する上でのハードウ
ェアコストはごく少なくてすむ。
アドレスを生成することができるもので、上記(v) の処
理で乗算を行なうが、一般的にＭu は４（ビット）程度
の小さい数であるので乗算器を構成する上でのハードウ
ェアコストはごく少なくてすむ。
【００３０】アドレス生成器35で生成されたページ番号
とエレメント番号からなるアドレスがＤＲＡＭ32に送ら
れてアクセスがなされると、ＤＲＡＭ32の該当アドレス
にある画素情報が読出され、パレット36及びセレクタ37
に送出される。このアドレス生成器35によるＤＲＡＭ32
へのアクセスが連続して行なわれる際、上記図３に示し
たような格納方法をとっているために、元の画像データ
における隣接する画素情報がＤＲＡＭ32の同一ページ内
に格納されている確率が非常に高く、ページブレイクに
よりアクセス時間に遅延を生じる確率が低くなるため、
結果的に画像データの読出しを高速で処理できることと
なる。
とエレメント番号からなるアドレスがＤＲＡＭ32に送ら
れてアクセスがなされると、ＤＲＡＭ32の該当アドレス
にある画素情報が読出され、パレット36及びセレクタ37
に送出される。このアドレス生成器35によるＤＲＡＭ32
へのアクセスが連続して行なわれる際、上記図３に示し
たような格納方法をとっているために、元の画像データ
における隣接する画素情報がＤＲＡＭ32の同一ページ内
に格納されている確率が非常に高く、ページブレイクに
よりアクセス時間に遅延を生じる確率が低くなるため、
結果的に画像データの読出しを高速で処理できることと
なる。
【００３１】図４は上記図６に示した場合と同様に、元
の画像データに対して時計方向に４５°回転させる簡単
な座標変換を施して表示出力させる場合を例示したもの
で、図４（１）がテクスチャソースとなる原画像データ
を示し、図４（２）はこの画像データを格納した状態の
ＤＲＡＭ32を示すものである。
の画像データに対して時計方向に４５°回転させる簡単
な座標変換を施して表示出力させる場合を例示したもの
で、図４（１）がテクスチャソースとなる原画像データ
を示し、図４（２）はこの画像データを格納した状態の
ＤＲＡＭ32を示すものである。
【００３２】図４（１）に示す元の画像データを実線の
矢印で示すように斜めに順次走査するように座標変換す
るものとした場合、画像データを格納したＤＲＡＭ32の
各アドレスを指定する際の順序は図４（２）に示すよう
になる。
矢印で示すように斜めに順次走査するように座標変換す
るものとした場合、画像データを格納したＤＲＡＭ32の
各アドレスを指定する際の順序は図４（２）に示すよう
になる。
【００３３】すなわち、まずページ「ｐｇ ｎ」の各エ
レメント「ｅｌ ４（Ｉ）」「ｅｌ１（ＩＩ）」「ｅｌ
８（ＩＩＩ）」「ｅｌ ５」「ｅｌ ２（ＩＶ）」
「ｅｌ １２（Ｖ）」「ｅｌ ９」「ｅｌ ６」及び
「ｅｌ ３（ＶＩ）」それぞれに格納された画素情報を
順次連続してアクセスする。この間、ページの移動はな
いのでページブレイクは発生しない。
レメント「ｅｌ ４（Ｉ）」「ｅｌ１（ＩＩ）」「ｅｌ
８（ＩＩＩ）」「ｅｌ ５」「ｅｌ ２（ＩＶ）」
「ｅｌ １２（Ｖ）」「ｅｌ ９」「ｅｌ ６」及び
「ｅｌ ３（ＶＩ）」それぞれに格納された画素情報を
順次連続してアクセスする。この間、ページの移動はな
いのでページブレイクは発生しない。
【００３４】次いでページ「ｐｇ ｎ＋３」のエレメン
ト「ｅｌ ０（ＶＩＩ）」、ページ「ｐｇ ｎ」のエレ
メント「ｅｌ １３（ＶＩＩＩ）」それぞれに格納され
た画素情報を順次連続してアクセスする。この間、ペー
ジ「ｐｇ ｎ」から「ｐｇｎ＋３」へ、そして「ｐｇ
ｎ＋３」から「ｐｇ ｎ」へと２回のページブレイクが
発生する。
ト「ｅｌ ０（ＶＩＩ）」、ページ「ｐｇ ｎ」のエレ
メント「ｅｌ １３（ＶＩＩＩ）」それぞれに格納され
た画素情報を順次連続してアクセスする。この間、ペー
ジ「ｐｇ ｎ」から「ｐｇｎ＋３」へ、そして「ｐｇ
ｎ＋３」から「ｐｇ ｎ」へと２回のページブレイクが
発生する。
【００３５】次いで、ページ「ｐｇ ｎ」のエレメント
「ｅｌ １０」及び「ｅｌ ７（ＩＸ）」それぞれに格
納された画素情報を順次連続してアクセスする。この
間、ページブレイクは発生しない。
「ｅｌ １０」及び「ｅｌ ７（ＩＸ）」それぞれに格
納された画素情報を順次連続してアクセスする。この
間、ページブレイクは発生しない。
【００３６】その後、ページ「ｐｇ ｎ＋１」のエレメ
ント「ｅｌ ０（Ｘ）」、ページ「ｐｇ ｎ＋３」のエ
レメント「ｅｌ ４（ＸＩ）」及び「ｅｌ １（ＸＩ
Ｉ）」、ページ「ｐｇ ｎ」のエレメント「ｅｌ １４
（ＸＩＩＩ）」及び「ｅｌ １１（ＸＩＶ）」、ページ
「ｐｇ ｎ＋１」のエレメント「ｅｌ ４（ＸＶ）」及
び「ｅｌ １（ＸＶＩ）」それぞれに格納された画素情
報を順次連続してアクセスする。この間、ページ「ｐｇ
ｎ」から「ｐｇ ｎ＋１」へ、「ｐｇ ｎ＋１」から
「ｐｇ ｎ＋３」へ、「ｐｇ ｎ＋３」から「ｐｇ
ｎ」へ、そして「ｐｇ ｎ」から「ｐｇ ｎ＋１」へと
計４回のページブレイクが発生する。
ント「ｅｌ ０（Ｘ）」、ページ「ｐｇ ｎ＋３」のエ
レメント「ｅｌ ４（ＸＩ）」及び「ｅｌ １（ＸＩ
Ｉ）」、ページ「ｐｇ ｎ」のエレメント「ｅｌ １４
（ＸＩＩＩ）」及び「ｅｌ １１（ＸＩＶ）」、ページ
「ｐｇ ｎ＋１」のエレメント「ｅｌ ４（ＸＶ）」及
び「ｅｌ １（ＸＶＩ）」それぞれに格納された画素情
報を順次連続してアクセスする。この間、ページ「ｐｇ
ｎ」から「ｐｇ ｎ＋１」へ、「ｐｇ ｎ＋１」から
「ｐｇ ｎ＋３」へ、「ｐｇ ｎ＋３」から「ｐｇ
ｎ」へ、そして「ｐｇ ｎ」から「ｐｇ ｎ＋１」へと
計４回のページブレイクが発生する。
【００３７】図５（１）は上記一連のＤＲＡＭ32の指定
アドレスを座標（ｕ，ｖ）の形で羅列したもので、図中
に矢印で示した箇所がページブレイクの発生を示してい
る。２０個分の画素情報をアクセスして読出す間に、都
合６回のページブレイクが発生している。
アドレスを座標（ｕ，ｖ）の形で羅列したもので、図中
に矢印で示した箇所がページブレイクの発生を示してい
る。２０個分の画素情報をアクセスして読出す間に、都
合６回のページブレイクが発生している。
【００３８】これに対して、上記図６に示した通り元の
画像データの２次元配列をそのままＤＲＡＭ32に格納し
た従来の方法によれば、同様にＤＲＡＭ32から読出す際
の指定アドレスは図５（２）に示すようになり、図中に
矢印で示すように各アクセス位置ですべてページブレイ
クが発生することとなるので、都合１９回のページブレ
イクが発生することとなる。
画像データの２次元配列をそのままＤＲＡＭ32に格納し
た従来の方法によれば、同様にＤＲＡＭ32から読出す際
の指定アドレスは図５（２）に示すようになり、図中に
矢印で示すように各アクセス位置ですべてページブレイ
クが発生することとなるので、都合１９回のページブレ
イクが発生することとなる。
【００３９】なお、上記ページブレイクの発生回数をよ
り低減させるためには、言うまでもなく、ＤＲＡＭ32の
１ページ内に格納できる画素数を増やし、元の画像デー
タを分割する矩形ブロックの大きさ（Δｕ×Δｖ）をよ
り大きく、１つの画像に使用するブロック個数をより少
なくすることにある。そのためには、ＤＲＡＭ32自体の
記憶容量を大きくする方法と共に、格納される各画素情
報の情報量を減らすことが考えられる。
り低減させるためには、言うまでもなく、ＤＲＡＭ32の
１ページ内に格納できる画素数を増やし、元の画像デー
タを分割する矩形ブロックの大きさ（Δｕ×Δｖ）をよ
り大きく、１つの画像に使用するブロック個数をより少
なくすることにある。そのためには、ＤＲＡＭ32自体の
記憶容量を大きくする方法と共に、格納される各画素情
報の情報量を減らすことが考えられる。
【００４０】そこで本案では、ＤＲＡＭ32から読出され
た画素情報を基にパレット36が変換テーブルメモリ38を
参照してＲＧＢ各原色の輝度情報を読出し、セレクタ3
7、ポリゴン描画エンジン31を介して表示用のメモリで
あるＶＲＡＭ33（19）に展開させるようにしている。
た画素情報を基にパレット36が変換テーブルメモリ38を
参照してＲＧＢ各原色の輝度情報を読出し、セレクタ3
7、ポリゴン描画エンジン31を介して表示用のメモリで
あるＶＲＡＭ33（19）に展開させるようにしている。
【００４１】すなわち、テクスチャソースの画像データ
の各画素情報が本来ＲＧＢ各色でＣｔビット（通常４〜
８ビット）の情報量を有するものとすると、１画素あた
り３Ｃｔビットの情報量が必要となる。一方、一般的な
傾向として１枚のテクスチャソースの画像では使用され
る色に偏りがあり、数十乃至数百色程度しか使われてい
ないことが多い。
の各画素情報が本来ＲＧＢ各色でＣｔビット（通常４〜
８ビット）の情報量を有するものとすると、１画素あた
り３Ｃｔビットの情報量が必要となる。一方、一般的な
傾向として１枚のテクスチャソースの画像では使用され
る色に偏りがあり、数十乃至数百色程度しか使われてい
ないことが多い。
【００４２】そこで、カラーパレット機能を用い、ＤＲ
ＡＭ32に格納させる画素情報の情報量を１画素あたり３
ＣｔビットからＣｐ（＜＜３Ｃｔ）ビットに削減するこ
とにより、ＤＲＡＭ32の１ページあたりに格納可能な画
素情報の数を増やすことができるものである。
ＡＭ32に格納させる画素情報の情報量を１画素あたり３
ＣｔビットからＣｐ（＜＜３Ｃｔ）ビットに削減するこ
とにより、ＤＲＡＭ32の１ページあたりに格納可能な画
素情報の数を増やすことができるものである。
【００４３】もし、このようなパレット機能を採用せ
ず、ＤＲＡＭ32に格納される画素情報がそのままＲＧＢ
各原色の輝度情報から構成されている場合には、ＤＲＡ
Ｍ32から読出した画素情報を直接セレクタ37で選択して
ポリゴン描画エンジン31へ供することにより、ＶＲＡＭ
33（19）に展開させることができる。
ず、ＤＲＡＭ32に格納される画素情報がそのままＲＧＢ
各原色の輝度情報から構成されている場合には、ＤＲＡ
Ｍ32から読出した画素情報を直接セレクタ37で選択して
ポリゴン描画エンジン31へ供することにより、ＶＲＡＭ
33（19）に展開させることができる。
【００４４】なお、上記ＤＲＡＭ32に格納されている画
像データが、上記図３で示した如く元の画像データを矩
形ブロックに分割して各ブロック内の画素がそれぞれ同
一ページとなるように格納したものではなく、ただ単に
元の画像データの２次元配列そのままに格納したもので
ある場合には、アドレス生成器35ではポリゴン描画エン
ジン31から座標（ｕ，ｖ）の形式で送られてくるアドレ
スに対して上記(i) 〜(vi)で示した演算を実行せず、そ
のままの形式でＤＲＡＭ32に送出して当該アドレスをア
クセスさせることとなる。
像データが、上記図３で示した如く元の画像データを矩
形ブロックに分割して各ブロック内の画素がそれぞれ同
一ページとなるように格納したものではなく、ただ単に
元の画像データの２次元配列そのままに格納したもので
ある場合には、アドレス生成器35ではポリゴン描画エン
ジン31から座標（ｕ，ｖ）の形式で送られてくるアドレ
スに対して上記(i) 〜(vi)で示した演算を実行せず、そ
のままの形式でＤＲＡＭ32に送出して当該アドレスをア
クセスさせることとなる。
【００４５】
【発明の効果】以上詳記した如く本発明によれば、隣接
する画素の画像データがメモリの同一ページ内に記憶さ
れている可能性が非常に高くなるため、メモリから画像
データを読出す際のページブレイクの発生を低く抑える
ことができ、結果としてアクセス速度を向上させること
が可能な図形描画装置及び図形データ分割方法を提供す
ることができる。
する画素の画像データがメモリの同一ページ内に記憶さ
れている可能性が非常に高くなるため、メモリから画像
データを読出す際のページブレイクの発生を低く抑える
ことができ、結果としてアクセス速度を向上させること
が可能な図形描画装置及び図形データ分割方法を提供す
ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る全体の回路構成を示す
ブロック図。
ブロック図。
【図２】同実施例に係る機能構成を模式的に示すブロッ
ク図。
ク図。
【図３】同実施例に係る動作を説明するための図。
【図４】同実施例に係る動作を説明するための図。
【図５】同実施例に係る動作を説明するための図。
【図６】テクスチャマッピング機能による一般的な画像
の読出しアクセスの順序を例示する図。
の読出しアクセスの順序を例示する図。
11…ＣＰＵ、12…ＲＡＭ、13…ＲＯＭ、14…キ―ボ―
ド、15…マウス、17…カラーＬＣＤ、19，33…ＶＲＡ
Ｍ、20…フロッピィディスク装置（ＦＤＤ）、22…ハー
ドディスク装置（ＨＤＤ）、31…ポリゴン描画エンジ
ン、32…ＤＲＡＭ、34…バス、35…アドレス生成器、36
…パレット、37…セレクタ、38…変換テーブルメモリ。
ド、15…マウス、17…カラーＬＣＤ、19，33…ＶＲＡ
Ｍ、20…フロッピィディスク装置（ＦＤＤ）、22…ハー
ドディスク装置（ＨＤＤ）、31…ポリゴン描画エンジ
ン、32…ＤＲＡＭ、34…バス、35…アドレス生成器、36
…パレット、37…セレクタ、38…変換テーブルメモリ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9365−5Ｈ Ｇ０６Ｆ 15/72 ４５０ Ａ
Claims (5)
- 【請求項１】 与えられた頂点座標の組で定義される多
角形面を描画する図形描画装置において、 前記多角形面内の各画素を決定すべく用いられる画像デ
ータを、矩形ブロック状に分割して各ブロック内の画素
がそれぞれ同一ページとなるように格納するメモリと、 このメモリに格納された画像データに対して前記多角形
面内の座標値をもってデータ参照を要求する座標生成手
段と、 前記メモリに格納された画像データのアドレス位置を前
記座標生成手段で得られた座標値から生成するアドレス
生成手段とを具備したことを特徴とする図形描画装置。 - 【請求項２】 ３次元図形の多角形面にテクスチャソー
スとしての画像データを貼付けて表現するテクスチャマ
ッピング機能を有する図形描画装置において、 画像データを矩形ブロック状に分割して各ブロック内の
画素がそれぞれが同一ページになるように格納するメモ
リと、 このメモリに格納された画像データに対して前記多角形
面内の座標値をもってデータ参照を要求する座標生成手
段と、 前記メモリに格納された画像データのアドレス位置を前
記座標生成手段で得られた座標値から生成するアドレス
生成手段とを具備したことを特徴とする図形描画装置。 - 【請求項３】 前記メモリに格納された画像データで用
いる色情報を多数の色情報から選択的に記憶するパレッ
トをさらに具備したことを特徴とする請求項１または請
求項２記載の図形描画装置。 - 【請求項４】 与えられた頂点座標の組で定義される多
角形面を描画する図形描画装置に適用される図形データ
分割方法において、 前記多角形面内の各画素を決定すべく用いられる画像デ
ータを、矩形ブロック状に分割して各ブロック内の画素
がそれぞれ同一ページとなるようにメモリに格納し、 このメモリに格納された画像データに対して前記多角形
面内の座標値をもってデータ参照を要求し、 前記メモリに格納された画像データのアドレス位置を前
記座標生成手段で得られた座標値から生成することを特
徴とする図形データ分割方法。 - 【請求項５】 ３次元図形の多角形面にテクスチャソー
スとしての画像データを貼付けて表現するテクスチャマ
ッピング機能を有する図形描画装置に適用される図形デ
ータ分割方法において、 画像データを矩形ブロック状に分割して各ブロック内の
画素がそれぞれが同一ページになるようにメモリに格納
し、 このメモリに格納された画像データに対して前記多角形
面内の座標値をもってデータ参照を要求し、 前記メモリに格納された画像データのアドレス位置を前
記座標生成手段で得られた座標値から生成することを特
徴とする図形データ分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23318794A JPH0896150A (ja) | 1994-09-28 | 1994-09-28 | 図形描画装置及び図形データ分割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23318794A JPH0896150A (ja) | 1994-09-28 | 1994-09-28 | 図形描画装置及び図形データ分割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0896150A true JPH0896150A (ja) | 1996-04-12 |
Family
ID=16951108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23318794A Pending JPH0896150A (ja) | 1994-09-28 | 1994-09-28 | 図形描画装置及び図形データ分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0896150A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09231383A (ja) * | 1996-02-08 | 1997-09-05 | Ind Technol Res Inst | ミップマップ・リップマップテキスチャ線型アドレシングメモリ構成及びアドレス発生器 |
| EP0810553A3 (en) * | 1996-05-17 | 1999-09-01 | Seiko Epson Corporation | Texture mapping apparatus |
| JP2002063593A (ja) * | 2000-08-23 | 2002-02-28 | Nintendo Co Ltd | グラフィクスシステムにおいて直接および間接テクスチャを処理するための方法および装置 |
| JP2010539579A (ja) * | 2007-09-12 | 2010-12-16 | イマジネイション テクノロジーズ リミテッド | ３次元コンピュータ画像を生成する方法及びシステム |
-
1994
- 1994-09-28 JP JP23318794A patent/JPH0896150A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09231383A (ja) * | 1996-02-08 | 1997-09-05 | Ind Technol Res Inst | ミップマップ・リップマップテキスチャ線型アドレシングメモリ構成及びアドレス発生器 |
| EP0810553A3 (en) * | 1996-05-17 | 1999-09-01 | Seiko Epson Corporation | Texture mapping apparatus |
| JP2002063593A (ja) * | 2000-08-23 | 2002-02-28 | Nintendo Co Ltd | グラフィクスシステムにおいて直接および間接テクスチャを処理するための方法および装置 |
| JP2011065677A (ja) * | 2000-08-23 | 2011-03-31 | Nintendo Co Ltd | グラフィクスシステムにおいて直接および間接テクスチャを処理するための方法および装置 |
| JP2010539579A (ja) * | 2007-09-12 | 2010-12-16 | イマジネイション テクノロジーズ リミテッド | ３次元コンピュータ画像を生成する方法及びシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3240821B2 (ja) | 高機能画像メモリｌｓｉ及びそれを用いた表示装置 | |
| US6765581B2 (en) | Display apparatus and method capable of rotating an image by 180 degrees | |
| US7609281B1 (en) | Accelerated rotation for displaying an image | |
| US5956049A (en) | Hardware that rotates an image for portrait-oriented display | |
| JP3413201B2 (ja) | ウィンドウ型及び他の表示オペレーションのためのグラフィックス制御プレーン | |
| US7746351B2 (en) | Systems and methods for updating a frame buffer based on arbitrary graphics calls | |
| GB2374776A (en) | 3D Text objects | |
| JPH09245179A (ja) | コンピュータグラフィックス装置 | |
| JP5616223B2 (ja) | デジタル画像をキャプチャするためのシステム及び方法 | |
| US20050012751A1 (en) | Systems and methods for efficiently updating complex graphics in a computer system by by-passing the graphical processing unit and rendering graphics in main memory | |
| JPH0896150A (ja) | 図形描画装置及び図形データ分割方法 | |
| CA1200025A (en) | Graphic and textual image generator for a raster scan display | |
| CN112346890B (zh) | 一种复杂图形离屏渲染方法及系统 | |
| JP2003504697A (ja) | 副標本化テクスチャ端縁部のアンチエイリアシング | |
| US6756978B1 (en) | Apparatus and method for sharing antialiasing memory across multiple displays | |
| JP2003331313A (ja) | 画像処理プログラム | |
| JPH0934411A (ja) | 画像表示装置および液晶表示コントローラ | |
| JP2005346605A (ja) | アンチエイリアス描画方法およびこれを用いた描画装置 | |
| JPS63137378A (ja) | グラフイツクス処理システム | |
| JP2021111129A (ja) | 画像処理装置、画像処理方法、及びプログラム | |
| JP2000057370A (ja) | デ―タ転送速度制限環境で三次元図形デ―タを画像をレンダリングする方法および装置 | |
| JP4107517B2 (ja) | Ｘｙマップメモリを用いた部分的ポリゴン描画方法 | |
| JP2897441B2 (ja) | イメージ処理方法及び装置 | |
| US5305431A (en) | Method and system for rendering polygons on a raster display | |
| JP3517982B2 (ja) | 図形描画装置 |